Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5830619B2 - electronic translator - Google Patents
[go: Go Back, main page]

JPS5830619B2 - electronic translator - Google Patents

electronic translator

Info

Publication number
JPS5830619B2
JPS5830619B2 JP57115580A JP11558082A JPS5830619B2 JP S5830619 B2 JPS5830619 B2 JP S5830619B2 JP 57115580 A JP57115580 A JP 57115580A JP 11558082 A JP11558082 A JP 11558082A JP S5830619 B2 JPS5830619 B2 JP S5830619B2
Authority
JP
Japan
Prior art keywords
word
key
control circuit
comparison
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57115580A
Other languages
Japanese (ja)
Other versions
JPS5816371A (en
Inventor
晴美 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP57115580A priority Critical patent/JPS5830619B2/en
Publication of JPS5816371A publication Critical patent/JPS5816371A/en
Publication of JPS5830619B2 publication Critical patent/JPS5830619B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00Handling natural language data
    • G06F40/40Processing or translation of natural language
    • G06F40/58Use of machine translation, e.g. for multi-lingual retrieval, for server-side translation for client devices or for real-time translation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Machine Translation (AREA)

Description

【発明の詳細な説明】 この発明は、電子式翻訳機に関する。[Detailed description of the invention] The present invention relates to an electronic translator.

近年、例えば日本語の単語を入力するとその単語を英訳
して表示する電子式翻訳機が開発されている。
In recent years, electronic translators have been developed that, when a Japanese word is input, the translated word is translated into English and displayed.

しかして、この種翻訳機は、容量の限られているメモリ
内にできるだけ多くの単語を収録する必要があることか
ら、動詞の過去形、形容詞の比較級などの変化語形のう
ち規則的なものについてはメモリに記憶させていない。
However, because this type of translator needs to store as many words as possible in its memory, which has limited capacity, it is necessary to store as many words as possible in its memory, which has limited capacity. is not stored in memory.

従って、叙上の如き単語の翻訳は原形のみにしか行なう
ことができず、使用者は翻訳したい単語を自分の原形に
直してから翻訳機に入力しなければならないという問題
があった。
Therefore, the above-mentioned words can only be translated in their original form, and the user has to convert the word he or she wishes to translate into its original form before inputting it into the translator.

この発明は上記事情に鑑みて威されたもので、規則的な
語形変化をする単語については、その変化語形をメモリ
に記憶しておくことなく、変化語形の翻訳を可能とする
と共にサーチ速度を向上し得る電子式翻訳機を提供する
ことを目的とする。
This invention was developed in view of the above circumstances, and for words that have regular inflections, it is possible to translate the inflections without storing the inflections in memory, and it also speeds up the search. The purpose is to provide an improved electronic translator.

以下、図面を参照してこの発明の一実施例を説明する。Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図にこの発明を採用した電子式翻訳機の平面図を示
す。
FIG. 1 shows a plan view of an electronic translator employing the present invention.

翻訳機の本体1上面には各種キ一群2が配設され、3は
パワーオン及びオールクリアキー、4はパワーオフキー
、5は日本語入力モードを指示するキー、6は英語入力
モードを指示するキー、7は入力された単語または文は
翻訳を指示するキー、8は1文字訂正キー、9は小文字
指定キー、10はスペースキーである。
A group of various keys 2 are arranged on the top surface of the main body 1 of the translator, 3 is a power on and all clear key, 4 is a power off key, 5 is a key for instructing Japanese input mode, and 6 is a key for instructing English input mode. 7 is a key for instructing translation of an input word or sentence, 8 is a single character correction key, 9 is a lowercase letter designation key, and 10 is a space key.

一方、残りのキーは英語または日本語の入力をするため
のキーで、上記和キー5を操作した後は各キーに記され
ているカナが人力され、英キー6を操作した後は各キー
に記されているアルファベットが入力される。
On the other hand, the remaining keys are keys for inputting English or Japanese. After operating the above Japanese key 5, the kana written on each key is input manually, and after operating the English key 6, each key is input manually. The alphabet written in is input.

また、11は表示部であり、例えば2o桁の5×7ドツ
トマトリクス液晶表示装置からなる。
Further, numeral 11 denotes a display section, which is comprised of, for example, a 5.times.7 dot matrix liquid crystal display device with 20 digits.

次に、第2図にこの発明を採用した電子式翻訳機の全体
構成を示す。
Next, FIG. 2 shows the overall configuration of an electronic translator employing the present invention.

20は上記各キ一群のキー操作信号を解読して、アルフ
ァベットキー、カナキー等のキーコードをキーバッファ
21へ送出し、また和キー5、英キー6、訳キー7等の
コントロールキーのキー操作時にはそのキーコードを制
御回路22へ送出するデコーダである。
20 decodes the key operation signals of each group of keys and sends the key codes of alphabet keys, kana keys, etc. to the key buffer 21, and also controls key operations of control keys such as Japanese key 5, English key 6, translation key 7, etc. Sometimes it is a decoder that sends the key code to the control circuit 22.

この制御回路22はシステム全体を制御するもので、マ
イクロインストラフシラン、タイミング制御回路等を備
えている。
This control circuit 22 controls the entire system and includes a micro-instrument system, a timing control circuit, and the like.

また、上記制御回路22には、メモリ22Mが接続され
る。
Further, a memory 22M is connected to the control circuit 22.

このメモリ22Mには演算用レジスタ、フラグレジスタ
等が構成される。
This memory 22M includes arithmetic registers, flag registers, and the like.

しかして、上記キーバッファ21は入力されて来たキャ
ラクタを順次シフトして保持し、上記制御回路22から
信号線aを介して読み出し信号が与えられたときに、記
憶している単語情報をパスラインbを介して比較回路2
3へ送出する。
The key buffer 21 sequentially shifts and holds the input characters, and when a read signal is given from the control circuit 22 via the signal line a, the stored word information is passed through. Comparator circuit 2 via line b
Send to 3.

この比較回路23にはパスラインCを介して第1のRO
Mパターン24から出力されるデータが供給され、上記
制御回路22からパスラインaを介して印加される比較
指令に従って上記キーバッファ21のデータと第4のR
OMパターン24のデータを比較し、比較結果をパスラ
インaを介して制御回路22へ出力すると共に、比較の
結果一致したキャラクタ部分をパスラインdを介して制
御回路22へ送出する。
This comparison circuit 23 is connected to the first RO via a pass line C.
The data output from the M pattern 24 is supplied, and the data in the key buffer 21 and the fourth R pattern are
The data of the OM pattern 24 is compared, and the comparison result is output to the control circuit 22 via the pass line a, and the character portion that matches as a result of the comparison is sent to the control circuit 22 via the pass line d.

上記第1のROMパターン24は第3図に示すような記
憶構成となっており、単語の語形変化における語尾部分
と、その語尾が使用されるときの状況フラグを記憶して
いる。
The first ROM pattern 24 has a storage structure as shown in FIG. 3, and stores the ending part of the inflection of a word and a status flag when the ending is used.

なお語尾部分は頭尾を逆に記憶している。Note that the ending part of the word is memorized in reverse order.

一方、25は第2のROMパターンで、英語領域からな
り、第4図に示すように、単語とその品詞情報及び対訳
となる単語が記憶されているアドレスを記憶している。
On the other hand, 25 is a second ROM pattern, which consists of an English area, and as shown in FIG. 4, stores words, their part-of-speech information, and addresses where words to be translated are stored.

しかして、例えばrsTOPJという単語は過去形が「
5TOPPEDJとなって、原形の語尾Pに同じ文字P
を重ね、その後に1−EDJを付加している。
For example, the past tense of the word rsTOPJ is ``
It becomes 5TOPPEDJ, with the same letter P at the end of the original word P.
, and 1-EDJ is added after that.

このように語形変化のとき原形の語尾を重ねる単語は、
原形の語尾に特殊マーク「△」と重ねるべきキャラクタ
とを付加している。
In this way, words that overlap the ending of the base form when inflected are:
A special mark "△" and a character to be overlapped are added to the end of the original word.

この第2のROMパターン25に記憶されている単語は
判別回路26、パスラインeを介して上記比較回路23
に供給され、制御回路22からパスラインd、bを介し
て送出されるデータと比較される。
The words stored in this second ROM pattern 25 are passed to the discrimination circuit 26 and to the comparison circuit 23 via the path line e.
and is compared with data sent from the control circuit 22 via path lines d and b.

上記第1のROMパターン24及び第2のROMパター
ン25のアドレス指定は、制御回路22からパスライン
fを介して出力されるアドレス指定信号をROMアドレ
スデコーダ2γでデコードして得られるアドレス情報に
よって各々なされる。
Addressing of the first ROM pattern 24 and the second ROM pattern 25 is performed using address information obtained by decoding an addressing signal outputted from the control circuit 22 via the path line f by the ROM address decoder 2γ. It will be done.

上記判別回路26は第2のROMパターン25から読み
出した単語中に特殊マークがあるか否かを判別し、特殊
マークが検出されるまでのキャラクタをパスラインeを
介して比較回路に送出すると共に、特殊マーク検出信号
を信号線gを介して制御回路22へ送出する回路で、そ
の詳細は後述する。
The discrimination circuit 26 discriminates whether or not there is a special mark in the word read from the second ROM pattern 25, and sends the characters until the special mark is detected to the comparison circuit via the path line e. , a circuit that sends a special mark detection signal to the control circuit 22 via the signal line g, the details of which will be described later.

また、28は比較処理の結果、入力した単語に一致した
第2のROMパターン25内の単語と共に記憶されてい
る対訳アドレスを記憶するアドレスバッファで、このア
ドレスバッファ28に記憶されたデータをROMアドレ
スデコーダ21でデコードして第2のROMパターン2
5のアドレスを指定する。
Further, 28 is an address buffer for storing a bilingual address stored together with the word in the second ROM pattern 25 that matches the input word as a result of the comparison process. The decoder 21 decodes the second ROM pattern 2.
Specify address 5.

29は表示制御回路、30は表示装置であり、入力単語
及び訳語を表示する。
29 is a display control circuit, and 30 is a display device, which displays input words and translated words.

次に、第5図により判別回路26の構成を説明する。Next, the configuration of the discrimination circuit 26 will be explained with reference to FIG.

第2のROMパターン25から出力された単語データは
アンドゲート51を介してバッファ52に書込まれ、パ
スラインeを介して比較回路23へ送出される。
The word data output from the second ROM pattern 25 is written into the buffer 52 via the AND gate 51, and sent to the comparison circuit 23 via the pass line e.

また、上記第2のROMパターン25からのデータはデ
コーダ53に入力されてデコードされ、特殊マーク「
」が検出されるとナントゲート54に対し“1”信号を
出力する。
Further, the data from the second ROM pattern 25 is input to the decoder 53 and decoded, and the special mark "
” is detected, a “1” signal is output to the Nant gate 54.

一方、55はS−R型フリップフロップで、第1のRO
Mパターン24のデータに対する比較処理の際一致デー
タが得られた場合にセット信号Sが得られなかった場合
にリセット信号Rが制御回路22から印加される。
On the other hand, 55 is an S-R type flip-flop, and the first RO
When matching data is obtained in the comparison process for the data of the M pattern 24, a reset signal R is applied from the control circuit 22 when the set signal S is not obtained.

このフリップフロップ550セツト時出力信号は上記ナ
ントゲート54に供給される。
The output signal of this flip-flop 550 when set is supplied to the Nant gate 54.

従って、このナントゲート54は、翻訳モードが英語→
日本語モードで第1のROMパターン24に対する比較
処理の際に一致出力が得られたときに、第2のROMパ
ターン25から読み出した単語に特殊マークが検出され
たときのみその出力は0″になる。
Therefore, this Nantes Gate 54 has a translation mode of English→
When a matching output is obtained during the comparison process for the first ROM pattern 24 in the Japanese mode, only when a special mark is detected in the word read from the second ROM pattern 25, the output becomes 0''. Become.

しかして、このナントゲート54からの出力信号は上記
アンドゲート51ヘゲート信号として供給されると共に
、信号線gを介して制御回路22に対し比較処理停止要
求信号として出力される。
The output signal from the Nandt gate 54 is supplied to the AND gate 51 as a gate signal, and is also outputted to the control circuit 22 via the signal line g as a comparison processing stop request signal.

次に、上記の様に構成される本実施例の動作について説
明する。
Next, the operation of this embodiment configured as described above will be explained.

まずrsPEAKsJという単語を翻訳する場合を例に
とると、初めに英キー6を操作して英語入力モードに設
定する。
First, taking the case of translating the word rsPEAKsJ as an example, first operate the English key 6 to set the English input mode.

この際、英キー6の操作信号はキーデコーダ20により
解読され、そのキーコードが制御回路22に送出される
ことにより、制御回路22は英語人力モードに設定され
る。
At this time, the operation signal of the English key 6 is decoded by the key decoder 20, and the key code is sent to the control circuit 22, whereby the control circuit 22 is set to the English manual mode.

次に、アルファベットキーによりr 5PEAKSJを
入力すると、各アルファベットのコードがキーデコーダ
20で作成され、キーバッファ21に入力される。
Next, when r5PEAKSJ is input using the alphabet keys, codes for each alphabet are created by the key decoder 20 and input into the key buffer 21.

続いて訳キー7を操作すると、その操作信号は制御回路
22に与えられ、制御回路22はパスラインaを介して
キーバッファ21に読み出し指令を与え、且つ比較回路
23に対し比較指令を出力すると共にパスラインfを介
して第1のROMパターン24の先頭アドレスを指定す
ることによって比較処理が開始される。
Next, when the translation key 7 is operated, the operation signal is given to the control circuit 22, and the control circuit 22 gives a read command to the key buffer 21 via the pass line a, and also outputs a comparison command to the comparison circuit 23. At the same time, the comparison process is started by specifying the start address of the first ROM pattern 24 via the path line f.

この際、キーバッファ21に記憶されている単語の後ろ
から第1のROMパターン24の内容と比較していくも
のとする。
At this time, the words stored in the key buffer 21 are compared with the contents of the first ROM pattern 24 starting from the end.

すなわち、rSPEAKSJはrsKAEPsJの順に
比較処理を行なうことになる。
That is, rSPEAKSJ is compared in the order of rsKAEPsJ.

まず、第1のROMパターン24からrDJが読み出さ
れてキーバッファ21の内容と共に比較回路23に入力
され、比較処理が行なわれるが、一致しないので比較回
路23は不一致信号をパスラインaを介して制御回路2
2に送出する。
First, rDJ is read from the first ROM pattern 24 and inputted to the comparison circuit 23 together with the contents of the key buffer 21, and a comparison process is performed. control circuit 2
Send to 2.

その結果、第1のROMパターン24のアドレスがイン
クリメントされて、次は1−DEJとの比較がなされる
As a result, the address of the first ROM pattern 24 is incremented and then compared with 1-DEJ.

同様にして第1のROMパターン24からrsJが読み
出されたとき、rSPEAKSJの最後の「S」の一致
が検出され、比較回路23はパスラインaを介して制御
回路22に対し一致信号を出力する。
Similarly, when rsJ is read from the first ROM pattern 24, a match of the last "S" of rSPEAKSJ is detected, and the comparison circuit 23 outputs a match signal to the control circuit 22 via the path line a. do.

制御回路22はこの一致信号を受けて、パスラインaを
介して判別回路26内のフリップフロップ55にセット
信号Sを印加する。
The control circuit 22 receives this coincidence signal and applies a set signal S to the flip-flop 55 in the discrimination circuit 26 via the path line a.

また、上記第1のROMパターン24から読み出された
データ「S」と共に記載されている状況を示すフラグ情
報は、比較回路23及びパスラインdを介して制御回路
22へ送られ、メモIJ22M内に構成されるフラグレ
ジスタに書き込まれる。
Further, the flag information indicating the situation written together with the data "S" read from the first ROM pattern 24 is sent to the control circuit 22 via the comparison circuit 23 and the path line d, and is stored in the memo IJ22M. is written to the flag register configured in

また、制御回路22はキーバッファ21に記憶されてい
る単語のうち一致したキャラクタを削除した残りのキャ
ラクタをメモリ22Mに書き込む。
Furthermore, the control circuit 22 deletes the matching characters from the words stored in the key buffer 21 and writes the remaining characters into the memory 22M.

これによりrsPEAKjがメモリ22Mに貯えられる
As a result, rsPEAKj is stored in the memory 22M.

次に、このメモリ22Mに貯えられたデータと第2のR
OMパターン25に記載されているデータの比較処理が
行なわれる。
Next, the data stored in this memory 22M and the second R
Comparison processing of the data written in the OM pattern 25 is performed.

まず、制御回路22はパスラインfを介して第2のRO
Mパターン25の先頭アドレスを指定する。
First, the control circuit 22 connects the second RO via the pass line f.
Specify the start address of M pattern 25.

第2のROMパターン25からは指定されたアドレスの
単語が読み出され、判別回路26のアンドゲート51及
びデコーダ53に供給される。
The word at the designated address is read from the second ROM pattern 25 and supplied to the AND gate 51 and decoder 53 of the discrimination circuit 26 .

このとき、翻訳モートは英語→日本語モードであり、且
つフリップフロップ55がセットされている。
At this time, the translation mode is English→Japanese mode, and the flip-flop 55 is set.

しかして、第2のROMパターン25における rsPEAKJのアドレスが指定されたとき、読み出さ
れたデータは上記アンドゲート51及びデコーダ53に
「S」、rPJ、「E十・・・・・・・・の順で供給さ
れるが、特殊マークはデコーダ53にて検出されないの
で、ナントゲート54の出力は“191となるから、第
2のROMパターン25から出力されたデータはそのま
まアンドゲート51を介して順次バッファ52に書込ま
れる。
Therefore, when the address of rsPEAKJ in the second ROM pattern 25 is designated, the read data is sent to the AND gate 51 and decoder 53 as "S", rPJ, "E0... However, since the special mark is not detected by the decoder 53, the output of the Nante gate 54 is "191", so the data output from the second ROM pattern 25 is directly passed through the AND gate 51. The data are sequentially written into the buffer 52.

そして、比較回路23へ送られて、上述のメモIJ22
Mに書き込まれたデータとの比較がなされ、一致が検出
されると、第2のROMパターン25のrsPEAKJ
と共に記憶されている品詞情報と対訳アドレスが判別回
路26、比較回路23、パスラインdを介して制御回路
22に読み込まれ、その品詞が動詞であることが判断さ
れる。
Then, it is sent to the comparison circuit 23, and the above-mentioned memo IJ22
A comparison is made with the data written in M, and if a match is detected, rsPEAKJ of the second ROM pattern 25 is
The part of speech information and bilingual address stored together with the part of speech are read into the control circuit 22 via the discrimination circuit 26, comparison circuit 23, and pass line d, and it is determined that the part of speech is a verb.

しかして、上記第1のROMパターン24で読み出され
た「S」の状況フラグとしては「複数形」と「3人称単
数現在形」の情報がメモ’J22M内のフラグレジスタ
に保持されているが、rsPEAKJが動詞であること
により、「3人称単数現在形」、であることがわかり、
「複数形」のフラグはクリアされる。
Therefore, as the status flag of "S" read in the first ROM pattern 24, the information of "plural form" and "third person singular present tense" is held in the flag register in the memo 'J22M. However, since rsPEAKJ is a verb, it can be seen that it is "third person singular present tense",
The "plural" flag is cleared.

また、対訳アドレスはROMアドレスバッファ28に書
込まれた後、第2のROMパターン25を指定し、rs
PEAKJの訳である「ハナス」という単語メモlJ2
2Mに読み出す。
Further, after the bilingual address is written to the ROM address buffer 28, the second ROM pattern 25 is designated and the rs
Word memo ``Hanas'' which is the translation of PEAKJ lJ2
Read out to 2M.

以上の動作によって得られた訳語「ハナス」がフラグ情
報と共に表示制御回路29を介して表示装置30へ送ら
れ、表示部11に例えば第6図aに示すような形態で表
示される。
The translated word "hanas" obtained by the above operation is sent to the display device 30 via the display control circuit 29 together with the flag information, and is displayed on the display section 11 in the format shown in FIG. 6a, for example.

更に、rcATcHEsJと入力した場合も上記同様の
動作により、第1のROMパターン24からrEsjが
、第20R,0Mパターン25からrCATCHJが検
索され、訳語「ツカマエル」が得られる。
Furthermore, when rcATcHEsJ is input, rEsj is retrieved from the first ROM pattern 24 and rCATCHJ is retrieved from the 20R, 0M pattern 25 by the same operation as described above, and the translated word "Tsukamaeru" is obtained.

しかして、次にrsTOPPEDJの如き原形の語尾が
変形している単語を入力した場合について説明する。
Next, a case will be explained in which a word such as rsTOPPEDJ is input in which the ending of the original word is changed.

第1のROMパターン24の検索については上記同様の
動作が行なわれ、rEDJの一致が得られる。
Regarding the search for the first ROM pattern 24, the same operation as above is performed, and a match of rEDJ is obtained.

このときメモリ22MにはrsTOPPJが記憶されて
いる。
At this time, rsTOPPJ is stored in the memory 22M.

ここで第2のROMパターン25に対する比較処理にお
いて、第2のROMパターン25内にはrSTOP△P
」の形で単語が記憶されている。
In the comparison process for the second ROM pattern 25, rSTOPΔP is found in the second ROM pattern 25.
” words are memorized.

そして、「S」rTjrOJrPJまでは上記同様にし
てバツフア52に書込まれるが、特殊マーク「△」が読
み出されたときはデコーダ53から゛′l″信号が出力
され、ナントゲート54の出力が0″となって特殊マー
ク「△」はアンドゲート51でインヒビットされる。
Then, up to "S" rTjrOJrPJ are written to the buffer 52 in the same manner as above, but when the special mark "△" is read out, the decoder 53 outputs the "'l" signal, and the output of the Nant gate 54 is 0'', and the special mark "△" is inhibited by the AND gate 51.

同時に、ナントゲート54の出力の゛′0″0″信号線
gを介して比較動作停止要求信号として制御回路22に
与えられる。
At the same time, it is applied to the control circuit 22 as a comparison operation stop request signal via the ``0''0'' signal line g of the output of the Nant gate 54.

従って制御回路22は1キヤラクタだけ比較動作を停止
する。
Therefore, the control circuit 22 stops the comparison operation for one character.

そして、第2のROMパターン25から上記特殊マーク
「△」に続いて次のキャラクタ「P」が読み出されると
、デコーダ53の出力が再び0″となり、ナントゲート
54の出力が+l lI+となってアンドゲート51が
開かれる。
Then, when the next character "P" following the special mark "△" is read from the second ROM pattern 25, the output of the decoder 53 becomes 0" again, and the output of the Nant gate 54 becomes +l lI+. AND gate 51 is opened.

このため上記第2のROMパターン25から読み出され
たキャラクタrPJがアンドゲート51を介してバッフ
ァ52に書き込まれる。
Therefore, the character rPJ read from the second ROM pattern 25 is written into the buffer 52 via the AND gate 51.

また、上記ナントゲート54の出力が“1″となること
によって、制御回路22は比較回路23に比較指令を与
える。
Further, when the output of the Nant gate 54 becomes "1", the control circuit 22 gives a comparison command to the comparison circuit 23.

これにより比較動作が再開され、メモlJ22Mに記憶
されているデータrSTOPPJと第2のROMパター
ン25から読み出されたrsTOPPJとの一致が検出
される。
As a result, the comparison operation is restarted, and a match between the data rSTOPPJ stored in the memory lJ22M and rsTOPPJ read from the second ROM pattern 25 is detected.

この一致検出により、第2のROMパターン25のrs
’rop△P」の対訳アドレスがアドレスバッファ28
に書き込まれ、第2のROMパターン25の対応する訳
語の記憶されているアドレスを指定することによって、
訳語「トマル」が読み出され、第6図すに示すように表
示部11に表示される。
By this coincidence detection, the rs of the second ROM pattern 25
The translation address of 'rop△P' is address buffer 28
By specifying the address where the corresponding translated word is stored in the second ROM pattern 25,
The translated word "Tomal" is read out and displayed on the display unit 11 as shown in FIG.

なお、以上の説明においては原形で入力された場合の検
索動作について説明しなかったが、入力された単語は初
めにそのままの形で第2のROMパターン25に対する
検索処理を行ない、一致する単語が発見されなかった場
合に、上述の語尾部分の検索処理にはいれば良い。
Although the above explanation did not explain the search operation when the word is input in its original form, the input word is first searched in the second ROM pattern 25 in its original form, and a matching word is found. If it is not found, it is sufficient to proceed to the above-mentioned word ending search process.

そして、第2のROMパターン2に対する検索時は、判
別回路26内のデコーダ53が特殊マークを検出したと
きに発生するナントゲート54011071信号が、比
較処理終了要求ではなく一時停止要求として作用するこ
とにより、特殊マークを削除した形で比較がなされるも
のである。
When searching for the second ROM pattern 2, the Nante gate 54011071 signal generated when the decoder 53 in the discrimination circuit 26 detects a special mark acts as a temporary stop request instead of a comparison process end request. , the comparison is made with the special marks removed.

また、上記実施例においでは、3人称単数現在形、複数
形、過去形など状況を示すフラグを読み出して、訳語表
示時に該当する状況を表示するようにしたが、このフラ
グ情報を基に、訳語自体をその状況に合った形に変形す
るようにしても良い。
In addition, in the above embodiment, flags indicating situations such as third person singular present tense, plural form, past tense, etc. are read out and the corresponding situation is displayed when displaying the translated word. Based on this flag information, the translated word is displayed. It may be possible to transform itself into a shape that suits the situation.

更にまた、上記実施例においては、英語を入力したとき
の処理を例にとって説明したが、日本語を入力したとき
にも同様の原理によって処理できるものである。
Furthermore, in the above embodiment, the processing when English is input is explained as an example, but when Japanese is input, the processing can be performed based on the same principle.

以上詳述したように、この発明によれば、単語を辞書メ
モリからサーチする際、語尾のキャラクタから比較を行
なって規則変化語尾を検出し、入力単語から規則変化語
尾部分を除いて基本語を得るようにしたので、変化語形
をメモリに記憶することなく、その翻訳を行なうことが
できる。
As described in detail above, according to the present invention, when searching for a word from the dictionary memory, a comparison is made from the character at the end of the word to detect a regular declension ending, and the basic word is obtained by removing the regular deformation ending part from the input word. Since the inflectional forms can be obtained, the translation can be performed without storing the inflectional forms in memory.

また、入力単語の語尾から比較を開始することにより、
規則変化語尾を容易にかつ確実に検出でき、翻訳の処理
速度を向上することができる。
Also, by starting the comparison from the end of the input word,
Rule change endings can be detected easily and reliably, and translation processing speed can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明の一実施例を示すもので、第1図は翻訳機
本体の平面図、第2図はシステム全体の構成を示すブロ
ック図、第3図は第2図における第1のROMパターン
の記憶状態図、第4図は同じく第2のROMパターンの
記憶状態図、第5図は同じく判別回路の構成を示す図、
第6図a、bは表示状態の一例を示す図である。 22・・・・・・制御回路、23・・・・・・比較回路
、24・・・・・・第1のROMパターン、25・・・
・・・第2のROMパターン、26・・・・・・判別回
路。
The drawings show one embodiment of the present invention; FIG. 1 is a plan view of the main body of the translator, FIG. 2 is a block diagram showing the overall system configuration, and FIG. 3 is the first ROM pattern in FIG. 2. 4 is a storage state diagram of the second ROM pattern, and FIG. 5 is a diagram showing the configuration of the discrimination circuit.
FIGS. 6a and 6b are diagrams showing an example of a display state. 22... Control circuit, 23... Comparison circuit, 24... First ROM pattern, 25...
...Second ROM pattern, 26...Discrimination circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 第1の言語の単語と第2の言語の単語を辞書メモリ
に記載し入力された単語を上記辞書メモリをサーチする
ことによってその単語の対訳となる単語を読み出す電子
式翻訳機において、規則的語形変化する単語の語形変化
語尾部分を逆向きに記憶してなる語尾用辞書メモリと、
入力された単語を語尾方向から上記語尾用辞書メモリの
記憶内容と順次比較する手段と、この比較手段により一
致を検出した際、上記入力単語より語尾部分を除いて基
本語とする手段とを具備したことを特徴とする電子式翻
訳機。
1. In an electronic translator that records words in a first language and words in a second language in a dictionary memory, and searches the dictionary memory for the input word to read out a word that is a parallel translation of the word, A dictionary memory for word endings that stores the inflectional endings of words that change in inflection in the opposite direction;
A means for sequentially comparing the input word with the stored contents of the word-ending dictionary memory from the ending direction, and a means for removing the ending part from the input word and using it as a base word when a match is detected by the comparing means. An electronic translation machine that is characterized by:
JP57115580A 1982-07-05 1982-07-05 electronic translator Expired JPS5830619B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57115580A JPS5830619B2 (en) 1982-07-05 1982-07-05 electronic translator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115580A JPS5830619B2 (en) 1982-07-05 1982-07-05 electronic translator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55154828A Division JPS5953591B2 (en) 1980-11-04 1980-11-04 electronic translator

Publications (2)

Publication Number Publication Date
JPS5816371A JPS5816371A (en) 1983-01-31
JPS5830619B2 true JPS5830619B2 (en) 1983-06-30

Family

ID=14666100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115580A Expired JPS5830619B2 (en) 1982-07-05 1982-07-05 electronic translator

Country Status (1)

Country Link
JP (1) JPS5830619B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852003A (en) * 1987-11-18 1989-07-25 International Business Machines Corporation Method for removing enclitic endings from verbs in romance languages

Also Published As

Publication number Publication date
JPS5816371A (en) 1983-01-31

Similar Documents

Publication Publication Date Title
JPS5830619B2 (en) electronic translator
JPS5953591B2 (en) electronic translator
JPH033260B2 (en)
JPH0123817B2 (en)
JPS6028033B2 (en) electronic translator
JPS6116117B2 (en)
JPH03129568A (en) Document processor
JPH0314162A (en) document processing device
JPH10198664A (en) Japanese language input system and medium for recorded with japanese language input program
JP2001134564A (en) Electronic dictionary
JPS62145463A (en) Kana-kanji conversion method
JP2744241B2 (en) Character processor
JP2837848B2 (en) Electronic dictionary
JP3273778B2 (en) Kana-kanji conversion device and kana-kanji conversion method
JPS6257055A (en) Japanese word processor
JPS6217266B2 (en)
JPS596417B2 (en) electronic translator
JPS62180465A (en) Kana-kanji converting system
JPS60217452A (en) Japanese word input processing unit
JPS60112175A (en) Abbreviation conversion system of kana (japanese syllabary)/kanji (chinese character) convertor
JPH03109672A (en) Electronic translator
JPS6217785B2 (en)
JPH09146944A (en) Japanese syllabary and chinese character converting device
JPH06149868A (en) Dictionary registration device
JPH028956A (en) Document processor