JPS584964B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 この機関は、プラズマ表示器を用いて正負両極性に渡全
範囲のアナログ入力信号の大きさを棒グラフ的に表示す
る表示装置に関する。

この種の表示装置に使用するプラズマ表示器は、アノー
ドとカソードとを放電ガス中に密封し、両電極間に電圧
を加えればその間に放電を起してカソードが点灯するこ
とを利用するもので、表示器のフロントガラス内面に形
成した透明導電膜のアノードに対して表示器のバックシ
ート面に多数のカソードを表示目盛相当位置に対向配列
し、アノードにはアオログ信号レベルに比例した時間幅
のパルス電圧を加え、カソード群には最下位のカソード
から最上位のカソードまで時分割的にローレベル（低い
電圧）を加えることによって点灯するカソードの数をア
ノード信号の時間幅に比例させ、アナログ入力信号の大
きさを棒グラフ的に表示するものである。

このようなプラズマ表示器により正負両極性に渡る範囲
のアナログ入力信号を表示するには、表示面中央を零点
とし、アナログ入力信号の正負に応じて零点から上又は
下のカソード群を入力信号レベルに比例した数だけ点灯
させることで正負も表示するいわゆる零センターの表示
器が考えられる。

ところで、プラズマ表示器にはカソードの駆動が簡単に
なるセルフスキャン型のものがある。

このセルフスキャン型プラズマ表示器は、複数のカソー
ドにその点灯のためのパルス電圧を加えるにおいても既
に点灯しているカソードに隣接するカソードのみを点灯
させ得る放電の移行を利用し、隣接するカソードは互い
に異なるグループに属するようにカソード群のグループ
分けをし、同じグループのカソード群は共通カソード端
子として引出し、グループ毎のカソード端子を順次駆動
することでカソード群の下位から上位まで時分割的に点
灯させることができる。

これにより、カソードはその外部引出し端子を最小３端
子にでき、その駆動回路も３相のパルス電圧を発生する
簡単な構成になる。

このようなセルフスキャン型プラズマ表示器で上記の零
センター表示器を構成するには特殊な表示器、駆動回路
を必要とし、コスト高となる問題があった。

この発明の目的は、一般的なセルフスキャン型プラズマ
表示器を使用して入力信号の正負極性も表示でき、さら
に後に示す効果も得られる表示装置を提供するにある。

この発明においては、セルフスキャン型プラズマ表示器
にて入力信号の絶対値を表示し、表示器の近傍に備える
極性符号表示器にて入力信号の正。

負を符号表示するようにしたものである。

以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明における表示部の一実施例を示す。

プラズマ表示器Ｄｐはセルフスキャン型とし、カソード
の最下位を入力信号レベル０％、最上位を入力信号レベ
ル１００％とし、入力信号レベルに比例した数のカソー
ドを点灯させることで入力信号の絶対値を棒グラフ表示
する。

極性符号表示器Ｄｐｃはプラズマ表示器ＤＰ近傍に配置
した正極性表示体Ｄｐｃ十と負極性表示体ＤＰウーＯ一
方を発光させることで入力信号の極性表示をする。

この極性符号表示器Ｄｐｃとしては発光ダイオード等の
発光素子を使用できるが、プラズマ表示器ＤＰ自体に極
性符号表示器を備えるものにもできる。

すなわち、プラズマ表示器には極性符号形状に構成した
カソード及びこのカソードに対向させたアノード（絶対
値表示のアノードと一体）を備え、入力信号の極性に応
じて該カソードを選択駆動することで極性表示できる。

また、極性符号を（＋）と（−）にする場合は複数のカ
ソードで（＋）形状に構成し、カソードの選択駆動で（
＋）表示と（−）表示を切換えることもできる。

これは、発光ダイオード等を使用した表示器の場合にも
同等に適用できる。

第２図はこの発明における駆動部の一実施例を示す。

２重積分型アナログーデジタル変換器ＡＤは、第５図に
示すように、積分器１、コンパレータ２、カウンタ３、
スイッチ駆動回路４を内蔵している。

内蔵のカウンタ３は端子ｆを通してクロック発生器ＣＬ
Ｋからのクロックを計数する。

カウンタ３が変換開始から一定計数値に達するまでの一
定時間ＴＭは内蔵のスイッチ駆動回路４０制御出力で端
子すを介してスイッチ素子Ｓ。

をＯＮさせる。

これにより、内蔵の積分器１はＴＭ時間だけアナログ入
力信号Ｅｉｎを抵抗Ｒ６および端子ａを通して積分する
。

積分器１の出力にはコンパレータ２を接続しており、コ
ンパレータ２は零電位と積分器１の出力を比較し、アナ
ログ入力信号Ｅｉｎの極性の正、負を判別し、その信号
をスイッチ駆動回路４に導へスイッチ駆動回路４はアナ
ログ入力信号Ｅｉｎの正負判別信号に応じて一定時間Ｔ
Ｍ時間積分の後に端子ｄ又はｅを介してスイッチ素子Ｓ
１又はＳ２をＯＮ、端子すを介してスイッチ素子Ｓ。

をＯＦＦにし、アナログ入力信号Ｅｉｎとは逆極性の基
準電圧＋Ｅｓ又は−Ｅｓを抵抗Ｒ１又はＲ２および端子
Ｃを通して積分器１の積分入力にする。

これにより、積分器１の出力は、第３図Ｉに示す如く、
アナログ入力信号ＥｉｎのＴＭ時間積分値から零点に向
かった減算積分になり、零電位に達したことをコンパレ
ータ２が検出する。

この検出でスイッチ駆動回路４はスイッチ素子Ｓｌ又は
Ｓ２をＯＦＦにし、スイッチ素子Ｓ。

をＯＮにして再びアナログ入力信号Ｅｉｎの積分を開始
する。

同時に、カウンタ３は一定時間ＴＭの出力を得るための
クロック計数を端子ｆを介して開始する。

従って、入力信号ＥｉｎのＴＭ時間積分終了時点−から
コンパレータ２の零検出までの積分時間Ｔｘはアナログ
入力信号Ｅｉｎの大きさに比例する。

この時間ＴｘはスイッチＳ１又はＳ２がＯＮする時間に
相当し、従ってスイッチ駆動回路４かもアナログ−デジ
タル変換器ＡＤ出力として端子ｇを介して積分時間Ｔｘ
の時間幅のパルスが出力され、このパルスがアノードド
ライバＤＡを通してプラズマ表示器ＤＰのアノード電圧
に加えられる。

なな、第３図Ｓｏ、Ｓｌ、Ｓ２は夫々スイッチ素子Ｓ。

、Ｓｌ。Ｓ２のＯＮ、ＯＦＦ状態を示す。

一方、クロック発生器ＣＬＫのクロックは変換器Ｆの入
力にし、変換器Ｆにおいてプラズマ表示器ＤＰのカソー
ド端子数Ｎに応じたＮ相のクロックに変換する。

このＮ相のクロックはカソードドライバＤＫを通してプ
ラズマ表示器ＤＰのグループ分けしたカソードを順次ド
ライブする。

従ってプラズマ表示器ＤＰは第３図Ｋに示す如く、アノ
ード電圧が加えられる時間すなわちＴｘ待時間はアナロ
グ入力信号Ｅｉｎに比例した数のカソードが点灯してＥ
ｉｎの絶対値を棒グラフ表示できる。

極性表示は、アナログ−デジタル変換器ＡＤの端子ｄ又
はｅには入力信号Ｅｉｎの極性に応じてスイッチ素子Ｓ
１又はＳ２をＯＮさせるための信号が出力されるので、
この信号を抵抗Ｒ３，Ｒ４を通して極性表示用の発光素
子（図示の場合は発光ダイオード）Ｄｐｃ＋又はＤｐｃ
−を点灯させることでできる。

なお、プラズマ表示器ＤＰでの表示を入力信号Ｅｉｎの
極性に応じて指示スパンを変更させるには、基準電圧＋
Ｅｓ又は−Ｅｓの値を所望のスパンに応じたものにする
こと、又は抵抗Ｒ１又はＲ２の抵抗値を変えることでで
きる。

第４図は指示スパンをｌ：２にする場合を示し、正負極
性に応じたスケールにしている。

以上説明した如く、この発明はセルフスキャン型プラズ
マ表示器で入力信号の絶対値を棒グラフ表示し、極性符
号表示器で入力信号の極性表示をするため、プラズマ表
示器の駆動回路が簡単になるし、通常のプラズマ表示器
を使用できそのコストダウンを図れる。

また、零センター表示器に比べて入力信号のフルスケー
ルが倍になり、その指示精度（単位長あたりのカソード
数で決まる）を上げることができること、もしくは同じ
指示精度で表示量の読み取りが容易になる効果がある。

【図面の簡単な説明】

第１図はこの発明における表示部の一実施例を示す図、
第２図はこの発明における駆動部の一実施例を示すブロ
ック図、第３図は第２図の動作を説明するためのタイム
チャート、第４図はこの発明における表示部の他の実施
例を示す図、第５図は本発明の要部の具体例を示す回路
図である。 ＤＰ：プラズマ表示器、Ｄｐｃ：極性符号表示器、ＡＤ
：アナログ−デジタル変換器、ＤＡニアノートドライバ
、ＤＫ：カソードドライバ、ＣＬＫ：クロック発生器、
Ｆ：変換器。

Claims (1)

1. 【特許請求の範囲】 １ アノードに対して多数のカソードを表示目盛相当位
   置に配列し、アノードにはアナログ入力信号に比例した
   時間幅のパルス電圧を加え、カソード群には下位のカソ
   ードから上位のカソードまでその点灯のための電圧を順
   次印加することでアナログ入力信号の大きさを棒グラフ
   的に表示できるセルフスキャン型プラズマ表示器ＤＰと
   、このプラズマ表示器の近傍に配置されアナログ入力信
   号の極性を表示できる極性符号表示器Ｄｐｃと、アナロ
   グ入力信号Ｅｉｎおよび正極性の第１基準信号十Ｅｓま
   たは負極性の第２基準信号−Ｅｓがそれぞれスイッチ素
   子Ｓ。 、Ｓｌ、Ｓ２を介して与えられて、初めにアナログ入力
   信号の積分を行ない、その後それとは逆極性に第１基準
   信号または第２基準信号の積分を行なう積分器１と、こ
   の積分器出力を零電位と比較してアナログ入力信号の正
   負判別信号を出力するコンパレータ２と、このコンパレ
   ータ出力に基づき、アナログ入力信号とは逆極性の第１
   基準信号または第２基準信号が前記積分器に与えられる
   ように前記スイッチ素子を制御するスイッチ駆動回路４
   と、前記積分器出力が零電位に達したら前記コンパレー
   タ出力に基づいてクロックの計数を開始し、計数値が一
   定計数値に達するまでの一定時間ＴＭ、前記スイッチ駆
   動回路を介して前記積分器にアナログ入力信号が与えら
   れるようにするカウンタ３と、前記クロックを多相タロ
   ツクに変換して前記プラズマ表示器のカソードに印加す
   る変換器Ｆとを備え、前記積分器に第１基準信号または
   第２基準信号が与えられている時間Ｔｘに相当する時間
   幅のパルスを前記プラズマ表示器のアノードに供給して
   前記プラズマ表示器にはアナログ入力信号の絶対値を表
   示させ、かつ、前記第１基準信号または第２基準信号を
   前記積分器に供給させるための前記スイッチ駆動回路出
   力を前記極性符号表示器に与えて前記アナログ入力信号
   の極性を表示させるようにしたことを特徴と干る表示装
   置。