JPS584965B2 - 表示装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、プラズマ表示器を用いてアナログ入力信号
の大きさを棒グラフ的に表示する表示装置に関する。

この種の表示装置に使用するプラズマ表示器は、アノー
ドとカソードとを放電ガス中に密封し、両電極間に電圧
を加えればその間に放電を起してカソードが点灯するこ
とを利用するもので、表示器のフロントガラス内面に形
成した透明導電膜のアノードに対して表示器のバックシ
ート面に多数のカソードを表示目盛相当位置に対向配列
し、アノードにはアナログ信号レベルに比例した時間幅
のパルス電圧を加え、カソード群には最下位のカソード
から最上位のカソードまで時分割的にローレベル（低い
電圧）を加えることによって点灯するカソードの数をア
ノード信号の時間幅に比例させ、アナログ入力信号の大
きさを棒グラフ的に表示するものである。

このようなプラズマ表示器において、そのフロントガラ
スもしくはフロントガラス面上に設ける目盛板に所定間
隔で主目盛線を印し、この主目盛線が意味する表示量の
大きさを表わすための数字を印すことにより、棒グラフ
表示の読み取りを容易にする。

従って、従来はプラズマ表示器に主目盛線及び数字を印
すにおいて、主目盛線とその目盛線に相当するカソード
との相対位置を正確に合わせる困難な処理を必要とした
。

この主目盛線とカソードとの位置合せに関しては、プラ
ズマ表示器が持つ精度の高いデジタル表示機能の特徴を
生かすうえで重要なものである。

この発明の目的は、主目盛線を印す処理が不要になり、
表示量の大きさを表わす数字とその数字に相当するカソ
ードとの対応づけも完全なものになり、表示量の読み取
りが正確、容易になる表示装置を提供するにある。

この発明においては、主目盛線相当のカソードに加えら
れる駆動電圧信号の時間幅は、他のカソードに加えられ
る駆動電圧信号の時間幅よりも長くされる。

このようにすることにより、本発明においては、主目盛
線に相当するカソードは他のカソードよりも明るく点灯
される。

第１図はこの発明の一実施例を示すブロック図である。

アナログ入力信号ＥｉｎはコンパレータＣ０Ｍ１に加え
、このコンパレータＣ０Ｍ１にてランプ電圧発生器Ｒか
らのランプ電圧と比較する３プラズマ表示器Ｄｐのフル
スパンに相当する電圧ＥｆをコンパレータＣ０Ｍ２に加
え、このコンパレータＣ０Ｍ２でランプ電圧と比較する
。

コンパレータＣ０Ｍ２の比較出力はランプ電圧発生器Ｒ
、カウンタＣ及び変換器Ｆをリセットする。

ランプ電圧発生器Ｒはそのリセット毎にランプ電圧発生
を開始する。

従って、ランプ電圧発生器ＲとコンパレータＣ０Ｍ２と
の閉回路で、発生するランプ電圧はプラズマ表示器ＤＰ
のフルスパンに相当する電圧までの上昇で再び零復帰す
る繰返しの鋸歯状波形になる。

そして、コンパレータＣ０Ｍ１の出力はアナログ入力信
号Ｅｉｎの大きさに比例した時間幅のパルス信号になり
、このパルス信号はアノードドライバＤＡを通してプラ
ズマ表示！ＤｐのアノードＡに加える電圧にされる。

次に、カウンタＣはそのリセットからクロック発生器Ｃ
ＬＫのクロックの計数を開始する１２進カウンタである
。

ナントゲートＮＡ１はカウンタＣの計数値１０でナント
ゲートＮＡ２のゲートを閉じると共にランプ電圧発生器
Ｒのランプ電圧変化を抑止（ホールド）する。

このナントゲートＮＡ、の動作はカウンタＣの計数値が
フルカウント１２になるまで行なう。

ナントゲートＮＡ２はそのゲート期間だけクロックの通
過を抑止する。

変換器ＦはナントゲートＮＡ２を通したクロックを入力
とし、プラズマ表示器ＤＰのカソード数Ｎに応じたＮ相
のクロックに変換する。

このＮ相のクロックはカソードドライバＤＫを通してプ
ラズマ表示器ＤＰのカソード端子に加えられる。

ここで、プラズマ表示器ＤＰはセルフスキャン型にし、
第２図に示す如く、そのカソード群は３、つのグループ
に分け、各グループを共通に接続してカソード端子ＫＡ
１．ＫＡ２．ＫＡ３として引出したものである。

このセルフスキャン型プラズマ表示器は、第２図の構成
の場合、移相したクロックパルスを端子ＫＡ１．ＫＡ２
．ＫＡ３にシーケンシャル（ＫＡｌ、ＮＡ２．ＮＡ３．
ＫＡｌ、ＮＡ２・・・・・・・・・）に加えることで最
下位のカソードから最上位のカソードまで順次点灯する
。

この実施例においては第２図に示すセルフスキャン型プ
ラズマ表示器を使用する場合であり、変換器Ｆはクロッ
クパルスを３相のクロックに１゜Ｋ２．に３に変換し、
カソードドライバＤＫも３相分のドライブ回路を備える
ものである。

上記構成の動作を第３図のタイムチャートを参照して説
明する。

プラズマ表示器ＤＰにはそのアノードにアナログ入力電
圧Ｅｉｎの大きさに比例した時間幅のパルス電圧が加え
られる。

一方、クロック発生器ＣＬＫからのクロックに対して、
カウンタＣの出力ｃ（Ａ）、Ｃ（Ｂ）、Ｃ（Ｃ）、Ｃ（
Ｄ）は第３図に示す如き１２進の波形になる。

従って、ナントゲ−）ＮＡ、の出力でゲートがかけられ
るナントゲートＮＡ２の出力は、１０クロック信号毎に
時間幅の異なるクロック信号となる。

このクロック信号を３相のクロックに変換する変換器Ｆ
の出力Ｆ（Ｋｌ）、Ｆ（Ｋ２）、Ｆ（Ｋａ）は図示の如
くなり、カソードドライバＤＫを通してカソードに加え
られる。

従って、プラズマ表示器ＤＰは１０クロツク毎にカソー
ド端子に加えられるクロック電圧信号幅が他のクロック
電圧信号幅より大きくなり、ｎＸ１０番目のカソードの
発光量が他のカソードに比べて太き（なる。

なお、カソードに加えるクロック電圧信号幅の拡張に対
するアノードに加えるパルス電圧の時間幅拡張はナンド
ゲー）ＮＡ１の出力によるランプ電圧発生器Ｒのホール
ドでなされる。

即ち、変換器Ｆのクロック計数停止に対してランプ電圧
変化を停止し、カソードの点灯時間延長分だけアノード
に加えるパルス電圧幅を延長してその表示をアナログ入
力信号の大きさに合致させる。

第４図はプラズマ表示器ＤＰでの表示状態を示し、カソ
ード数２００の表示器において５０Ｘｎ（ｎは１．２．
３）番目のカソードの発光量を他のカソードに比べて太
き（した場合である。

この場合、カウンタＣは５２進のカウンタにし、ナント
ゲートＮＡ２は計数値５０を検出する。

なお、上記実施例においては、アナログ入力信号の大き
さに比例した時間幅のパルス信号を得るのに、ランプ電
圧とアナログ入力信号との比較で行なう場合を示したが
、他の交換手段でも良い。

例えば、アナログ−デジタル変換器でアナログ入力信号
をデジタル値に変換し、デジタル値をプログラム値とす
るプログラムカウンタによるクロック計数でアノード電
圧信号を得ることができる。

その際、ナントゲートＮＡ１の出力でプログラムカウン
タのクロック計数を抑止することで所定間隔のカソード
点灯時間の延長分を補償する。

また、主目盛線相当のカソードに対応するクロックの幅
を変える手段は第１図に示すカウンタＣとナンドゲー）
ＮＡ１．ＮＡ２の構成に限らず、同等の機能を持つもの
であれば良い。

第５図に他の実施列を示す。

クロック発生器ＣＬＫのクロックを直接に変換器Ｆに与
えてＮ相のクロックに変換すると共に分周回路ＤＶにて
分周する。

この分周回路ＤＶはプラズマ表示器ＤＰのカソード数の
クロックを計数することで変換器Ｆのリセット及びラン
プ電圧発生器Ｒをリセットをして表示を初期状態に戻す
。

この機能は第１図に示すコンパレータＣ０Ｍ２に相当す
る。

比較回路Ｃ０Ｍ３は分周回路ＤＶにおいて計数されたク
ロックの数を予め設定した数（主目盛線相当の数）と比
較し、一致したときにタイマー回路Ｔをトリガする。

タイマー回路Ｔはその起動毎に所定時間だけクロック発
生器ＣＬＫのクロック出力の抑止及びランプ電圧発生器
Ｒのランプ電圧変化をホールドする。

これにより、タイマー回路Ｔのタイマ時間だけ主目盛線
相当のカソードの電圧信号幅が他のカソードより太き（
なり、該カソードが明るく点灯する。

以上説明した如（、この発明による表示装置は、主目盛
線に相当するカソードを他のカソードに比べて明る（点
灯させるようにしたため、カソード自体が主目盛線にな
り、プラズマ表示器には主目盛線を印す処理が不要にな
るし、表示量を表わす数字とその数字に相当するカソー
ドとの対応づけが完全なものになり、表示量の読み取り
が正確、容易になる効果がある。

なお、主目盛線に相当するカソードを他のカソードに比
べて明るく点灯させる表示方法としては、（１）本発明
の如き、主目盛線相当のカソードに加える駆動電圧信号
の時間幅を他のカソードに加える駆動電圧信号の時間幅
よりも長（するようにした電圧時間幅拡張方法。

（２）主目盛線相当のカソードに加える駆動電圧信号の
レベル（波高値）を他のカソードに加える駆動電圧信号
のレベル（波高値）よりも太き（するようにした電圧レ
ベル（波高値）拡張方法。

０２つの方法が考えられる。

しかしながら、本発明による電圧時間幅拡張方法におい
ては、たとえばクロック発生器ＣＬＫから発生されたク
ロックパルスの通過をゲート回路で辺止することにより
、プラズマ表示器ＤＰのカソードに加えられる電圧信号
の時間幅を長くすることができる。

従って、クロック発生器ＣＬＫから発生されるパルスの
時間幅は１種類でもよい。

ところが、電圧波高値拡張方法の場合には、主目盛線相
当のカソードに加える駆動電圧レベルとその他のカソー
ドに加える駆動電圧レベルとの２種類の電圧レベルを有
さねばならず、しかもこれらを切換えてカソードに供給
するスイッチ回路が必要となり、従って回路構成が複雑
化するという欠点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図におけるプラズマ表示器の構成図、第３図は第
１図の動作を説明するためのタイムチャート、第４図は
この発明におけるプラズマ表示器の表示状態を例示する
図、第５図はこの発明の他の実施例を示すブロック図で
ある。 Ｃ０Ｍ１．Ｃ０Ｍ２：コンパレータ、ＤＡニアノードド
ライバ、Ｒ：ランプ電圧発生器、ＣＬＫ：クロック発生
器、Ｃ：カウンタ、ＮＡ１．ＮＡ２：ナンドゲート、Ｆ
：変換器、ＤＫ：カソードドライバ、ＤＰ：プラズマ表
示器。

Claims (1)

【特許請求の範囲】
1. １ アノードに対して多数のカソードを表示目盛相当位
   置に配列し、アノードにはアナログ入力信号に比例した
   時間幅のパルス電圧を加え、カソード群には下位のカソ
   ードから上位のカソードまでその点灯のための駆動電圧
   を順次印加することでアナログ入力信号の大きさを棒グ
   ラフ的に表示できるプラズマ表示器を備え、プラズマ表
   示器の表示面に所定間隔毎に印す主目盛線相当のカソー
   ドに加える、駆動電圧信号の時間幅を他のカソードに加
   える駆動電圧信号の時間幅よりも長（したことを特徴と
   する表示装置。