Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS5854897A - Driving device for pulse motor - Google Patents
[go: Go Back, main page]

JPS5854897A - Driving device for pulse motor - Google Patents

Driving device for pulse motor

Info

Publication number
JPS5854897A
JPS5854897A JP15533281A JP15533281A JPS5854897A JP S5854897 A JPS5854897 A JP S5854897A JP 15533281 A JP15533281 A JP 15533281A JP 15533281 A JP15533281 A JP 15533281A JP S5854897 A JPS5854897 A JP S5854897A
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
signals
pulse motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15533281A
Other languages
Japanese (ja)
Inventor
Toshihiro Kobayashi
俊博 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Shimazu Seisakusho KK
Original Assignee
Shimadzu Corp
Shimazu Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp, Shimazu Seisakusho KK filed Critical Shimadzu Corp
Priority to JP15533281A priority Critical patent/JPS5854897A/en
Publication of JPS5854897A publication Critical patent/JPS5854897A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00Arrangements for controlling dynamo-electric motors rotating step by step

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

PURPOSE:To decrease the number of signal cables, and to reduce cost by transmitting signals having different pulse width by means of the same signal wire, discriminating signals in response to pulse width at the receiving circuit section side and driving and controlling the pulse motor. CONSTITUTION:The receiving circuit section 11 containing a pulse motor driving circuit and a pulse signal generating section 12 are connected by a transmission cable 13, and the transmission cable 13 is formed by the signal wire 14 and a common wire 15. The pulse signal generating circuit 12 is formed by a fundametnal pulse generator 16 and signal generators 17, 18 generating up signals and down signals, periods thereof are the same and pulse width thereof differs, on the basis of fundamental pulses from the fundamental pulse generator 16. The receiving circuit section 11 discrimates pulses received in response to pulse width, and outputs the up signals and the down signals. Accordingly, the pulse motor is driven.

Description

【発明の詳細な説明】 この発明は遠隔操作の可能なパルスモータ駆動装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse motor drive device that can be remotely controlled.

従来、遠隔地にあるパルスモータを駆動させるため、第
1図に示すようにパルスモータ駆動回路を含む受信回路
部1と、パルス信号発生器2を伝送ケーブルろで接続し
、アップ信号及びダウン信号をパルス信号発生回路2か
ら受信回路部1に送るようにしているが、この伝送ケー
ブルはアップ信号線4.ダウン信号線5及び共通線6か
らなるものであり受信回路部1ヘアツブ信号を送る場合
にはアップスイッチ7を入れ、ダウン信号を送る場合は
ダウンスイッチ8を入れるようにしている。
Conventionally, in order to drive a pulse motor located in a remote location, a receiving circuit section 1 including a pulse motor drive circuit and a pulse signal generator 2 are connected through a transmission cable as shown in FIG. is sent from the pulse signal generating circuit 2 to the receiving circuit section 1, and this transmission cable is connected to the up signal line 4. It consists of a down signal line 5 and a common line 6, and the up switch 7 is turned on when sending a hairline signal to the receiving circuit section 1, and the down switch 8 is turned on when sending a down signal.

このような従来のパルスモータ駆動装置はケーブルを6
本も引かなければならず、ケーブルは高価なものである
だけに装!ir、l:全体が高価になるという欠点があ
った。
This kind of conventional pulse motor drive device uses 6 cables.
I had to carry the books, and the cables were expensive, so I didn't have to carry them! ir, l: There was a drawback that the whole was expensive.

この発明の目的は上記従来装置の欠点を解消し。An object of the present invention is to eliminate the drawbacks of the above-mentioned conventional devices.

使用ケーブル本数の少ない安価なパルスモータ駆動装置
を提供するにある。
To provide an inexpensive pulse motor drive device that uses fewer cables.

以上の目的を達成するためにこの発明のパルスモータ駆
動装置はパルス信号発生回路でパルス幅の相違するアッ
プ信号とダウン信号を発生し、これを同一の1云送ケー
ブルで受信回路部まで伝送し受信回路部の方で送られて
来たパルスの幅に応じてアップ信号とダウンは号を識別
するようにしている。
In order to achieve the above object, the pulse motor drive device of the present invention generates an up signal and a down signal with different pulse widths in a pulse signal generation circuit, and transmits these signals to a receiving circuit section using the same 1-wire transmission cable. The up signal and down signal are identified according to the width of the pulse sent by the receiving circuit.

以下図面に示す実施例によりこの発明の詳細な説明する
The present invention will be described in detail below with reference to embodiments shown in the drawings.

第2図はこの発明の一実施例であるパルスモータ駆動装
置の接続図である。また第6図は第2図実施例装置の受
信回路部の詳細を示す回路ブロック図であり、第5図に
第2図、第ろ図に示す実施例装置の各部信号波形が示さ
れている。
FIG. 2 is a connection diagram of a pulse motor drive device which is an embodiment of the present invention. Further, FIG. 6 is a circuit block diagram showing details of the receiving circuit section of the embodiment device shown in FIG. 2, and FIG. 5 shows signal waveforms of each part of the embodiment device shown in FIGS. .

第2図においてパルスモータ駆動回路を含む受信回路部
11とパルス信号発生回路12は伝送ケ−7”)v13
で接続されており、伝送ケープ)v13は信号線14及
び共通線15より構成されている。
In FIG. 2, the receiving circuit section 11 including the pulse motor drive circuit and the pulse signal generating circuit 12 are connected to the transmission case 7'')v13.
The transmission cape (v13) is composed of a signal line 14 and a common line 15.

またパルス信号発生回路12は基本パルス発生器16、
この基本パルス発生器12よりの基本パルスに基いて周
期が同じでありパルス幅すなわちデユティの異なるアッ
プ信号とダウン信号を発生する信号発生器17.18か
ら構成されておシ、アップ信号発生器17の出力はアッ
プスイッチ19を介して、ダウン信号発生器18の出力
はダウンスイッチ20を介していずれも信号線14に接
続されている。
Further, the pulse signal generation circuit 12 includes a basic pulse generator 16,
The up signal generator 17 is composed of signal generators 17 and 18 that generate up signals and down signals having the same period and different pulse widths, that is, duties, based on the basic pulses from the basic pulse generator 12. The output of the down signal generator 18 is connected to the signal line 14 via the up switch 19, and the output of the down signal generator 18 is connected to the signal line 14 via the down switch 20.

受信回路部11は信号線14が接続されるINと共通線
15が接続されるCOMの入力端子を有しており、受信
回路部11は第3図に示すように構成されている。すな
わち入力端子INはアンプ21を介してコンデンサ22
に接続されコンデンサ22はアンプ23を経てワンショ
ットマルチ回路24に接続されるとともに抵抗25を介
してアース接続されている。コンデンサ22はアンプ2
3゜抵抗25とで微分回路26を構成している。
The receiving circuit section 11 has input terminals IN to which the signal line 14 is connected and COM to which the common line 15 is connected, and the receiving circuit section 11 is configured as shown in FIG. In other words, the input terminal IN is connected to the capacitor 22 via the amplifier 21.
The capacitor 22 is connected to a one-shot multi-circuit 24 via an amplifier 23, and is also grounded via a resistor 25. Capacitor 22 is amplifier 2
A differentiating circuit 26 is constituted by the 3° resistor 25.

ワンショットマルチ回路24の出力端は排他論理和回路
27の入力の1端に接続されるとともにフリップフロッ
プ回路28のCK端子に接続されている。また上記アン
プ21の出力端はさらに排他論理和回路27の入力の他
端に接続されるとともに、フリップフロップ回路28の
D端子に接続されている。さらに刊他論理和回路27の
出力端はアンド回路29.アンド回路60の入力の1端
に接続されており、フリップフロップ回路28のQ出力
端子はアンド回路290入力の他端に、Q出力端子はア
ンド回路3Qの入力の他端にそれぞれ接続されている。
The output terminal of the one-shot multi-circuit 24 is connected to one input terminal of the exclusive OR circuit 27 and also to the CK terminal of the flip-flop circuit 28 . The output terminal of the amplifier 21 is further connected to the other input terminal of the exclusive OR circuit 27 and to the D terminal of the flip-flop circuit 28. Furthermore, the output terminal of the OR circuit 27 is an AND circuit 29. It is connected to one end of the input of the AND circuit 60, the Q output terminal of the flip-flop circuit 28 is connected to the other end of the input of the AND circuit 290, and the Q output terminal is connected to the other end of the input of the AND circuit 3Q. .

?!たり1」ツクパルス発生器61よりのクロツクパル
ヌがアンド回路29とアンド回路30のさらに他の入力
の一端に加えられるように接続されている。そしてアン
ド回路29はパルスモータをアップ動作するクロック信
号を、まだアンド回路30はパルスモータをダウン動作
するクロック信号を導出し、パルスモーク駆動回路62
に加えられるように構成されている。
? ! The clock pulse from the clock pulse generator 61 is connected so as to be applied to one end of the other inputs of the AND circuit 29 and the AND circuit 30. The AND circuit 29 derives a clock signal to operate the pulse motor up, and the AND circuit 30 derives a clock signal to operate the pulse motor down.
It is configured to be added to.

次に以上のように接続構成される第2図、第3図装置の
動作を説明する。
Next, the operation of the apparatuses shown in FIGS. 2 and 3, which are connected and configured as described above, will be explained.

パルス信号発生回路12のアップ信号発生器17は、第
5図(alに示すアップ信号を発生する。このT アップ信号はパルス周期Tの/2.すなわち/2よりも
大きいパルス幅T1を持つ信号である。一方ダウン信号
発生器18は第5図(b)に示すダウン信号を発生する
。このダウン信号は/2よりも小さなパルス幅T2を持
つ信号である。
The up signal generator 17 of the pulse signal generation circuit 12 generates the up signal shown in FIG. On the other hand, the down signal generator 18 generates the down signal shown in FIG. 5(b). This down signal is a signal having a pulse width T2 smaller than /2.

アップスイッチ19もしくはダウンスイッチ20のいず
れかが押されると、アップ信号発生器17よりのアップ
信号もしくはダウン信号発生器18よυのダウン信号が
、信号線14を経て受信回路部11の入力端子INに加
えられる。そしてこの入力信号がアンプ21を経て微分
回路26に加えられ立上、!lll微分される。アップ
信け、ダウン入力信号のいずれが入力されるにしろ微分
回路26の出力信号はi、l’S5図(C)のようにな
る。次にこの微分信号(e)がワンショットマルチ回路
24に加えられ。
When either the up switch 19 or the down switch 20 is pressed, an up signal from the up signal generator 17 or a down signal from the down signal generator 18 is sent to the input terminal IN of the receiving circuit section 11 via the signal line 14. added to. This input signal is then applied to the differentiating circuit 26 via the amplifier 21 and rises! Ill is differentiated. Regardless of whether an up input signal or a down input signal is input, the output signal of the differentiating circuit 26 is as shown in FIG. i,l'S5 (C). Next, this differential signal (e) is applied to the one-shot multi-circuit 24.

ワンショットマルチ回路24がセットされる。このセッ
ト出力は周期Tの/2だけ持続するように設定されてい
るのでその信号波形は第5図(山に示す通シとなる。ワ
ンショットマルチ回路24の出力の立下りでフリップフ
ロップ回路28がトリガされる。
One-shot multi-circuit 24 is set. Since this set output is set to last for /2 of the period T, its signal waveform is as shown in FIG. is triggered.

今、たとえばアップスイッチ17が押された場合を考え
ると、アップ信号(コリが受信回路部11の入力端子I
 Nを経て、アンプ21の出力端に導出され、この信号
がり1他論理和回路27の入力の他端に加えられるとと
もに、フリップフロップ回路28の1)端子にも加えら
れる。アップ信!%’(alはワンショットマルチ回路
24の出力が立下る点すなわちパルス周期Tの中点では
ハイレベルであるのでフリップフロップ回路28はセッ
トされる。そしてフリップフロップ回路28のQ端子波
形は第5図(g)に示す通りとなる。また排他論理和回
路27の入力の一端にはワンショットマルチ回路24の
出力が加えられるので、排他論理和回路27はアップ信
号(a)とワンショットマルチ回路24出力の排他論理
和をとることになる。排他論理和がとれるのは周期Tの
中点以降一定の期間(TI−/2)なので、排他論理和
回路27の出力は第5図+8)に示す信号となる。
Now, for example, if we consider the case where the up switch 17 is pressed, the up signal
This signal is applied to the other input end of the OR circuit 27 and also to the 1) terminal of the flip-flop circuit 28. Up believe! %'(al is at a high level at the point where the output of the one-shot multi-circuit 24 falls, that is, at the midpoint of the pulse period T, so the flip-flop circuit 28 is set.The Q terminal waveform of the flip-flop circuit 28 is the fifth The result is as shown in Figure (g).Also, since the output of the one-shot multi-circuit 24 is added to one end of the input of the exclusive-OR circuit 27, the exclusive-OR circuit 27 receives the up signal (a) and the one-shot multi-circuit The exclusive OR of the 24 outputs is taken.Since the exclusive OR can be taken for a certain period (TI-/2) after the midpoint of the period T, the output of the exclusive OR circuit 27 is shown in Figure 5 +8). This is the signal that indicates.

次にフリップフロップ回路28のQ出力と排他論理和回
路27の出力(e)とクロックパルス発生器31の出力
山がアンド回路29の入力に加えられるのでアンド回路
29の出力は第5図(4)に示す信号となる。この出力
信号がパルスモータ駆動回路32に加えられ、パルスモ
ータをアップ動作させる0 なおアップ信号(a)が入力端子INに継続して加えら
れる間は、フリップフロップ回路28はセット状態で維
持されるので、Q出力はローレベルなのでアンド回路3
0には出力、すなわちダウン動作信号が導出されること
はない。
Next, the Q output of the flip-flop circuit 28, the output (e) of the exclusive OR circuit 27, and the output peak of the clock pulse generator 31 are added to the input of the AND circuit 29, so the output of the AND circuit 29 is as shown in FIG. ) is the signal shown. This output signal is applied to the pulse motor drive circuit 32 to cause the pulse motor to operate up. Note that while the up signal (a) is continuously applied to the input terminal IN, the flip-flop circuit 28 is maintained in the set state. Therefore, since the Q output is low level, AND circuit 3
No output, ie, a down operation signal, is derived at 0.

アップスイッチ17にかえて今度はダウンスイッチ18
が押されるどアンプ21の出力にはダウン信号(b)が
導出され、この信号がフリップフロップ回路2日のD端
子と、IJ1他論理和回路27の入力の他端に加えられ
る。フリップフロップ回路28がトリガされる周期Tの
中心点ではダウン信号(b)はローレベルであす、それ
ゆえフリップフロップ回路28はリセット状態となりQ
出力端子は第5図(1+)の通りとなる。逆にQ出力端
子はハイレベルとなる。壕だ排他論理和回路27もダウ
ン信号(b)とワンショットマルチ回路24の出力Fd
)の排他論理和をとるから、排他論理和がとれるのは周
期Tの中点以前一定の期間(T2〜シ)であり排他論理
和回路27の出力は第5図(「)に示す信号となる。次
にフリップフロップ回路28のQ出力と排他論理和回路
27の出力(「)とクロックパルス発生器31の出力(
夏)がアンド回路30の入力に加えられるのでアンド回
路30の出力は第5図(10に示す信号となる。この出
力信号(lc)がパルスモータ駆動回路32に加えられ
、パルスモータをダウン動作させる。
Instead of up switch 17, now down switch 18
When is pressed, a down signal (b) is derived from the output of the amplifier 21, and this signal is applied to the D terminal of the flip-flop circuit 2 and the other end of the input of the IJ1 and other OR circuit 27. At the center point of the period T when the flip-flop circuit 28 is triggered, the down signal (b) is at a low level, so the flip-flop circuit 28 is in a reset state and Q
The output terminal is as shown in FIG. 5 (1+). Conversely, the Q output terminal becomes high level. The exclusive OR circuit 27 also receives the down signal (b) and the output Fd of the one-shot multi-circuit 24.
), the exclusive OR can be obtained for a certain period (T2 to T2) before the midpoint of the period T, and the output of the exclusive OR circuit 27 is the signal shown in FIG. Next, the Q output of the flip-flop circuit 28, the output of the exclusive OR circuit 27 (), and the output of the clock pulse generator 31 (
Since summer) is added to the input of the AND circuit 30, the output of the AND circuit 30 becomes the signal shown in FIG. let

々おダウン信号(b)が入力端子INに継続して加えら
れる間はフリップフロップ回路28はリセット状態で維
持されるのでQ出力はローレベルでありアンド回路29
には出力、すなわちアップ動作信号が導出されることは
ない。
While the down signal (b) is continuously applied to the input terminal IN, the flip-flop circuit 28 is maintained in a reset state, so the Q output is at a low level and the AND circuit 29
No output, ie, up operation signal, is derived.

以上のようにしてアップスイッチあるいはダウンスイッ
チが押されている間、断続的に一定量のアップ動作信号
、ダウン動作信号が得られる。
As described above, while the up switch or the down switch is pressed, a certain amount of up operation signal and down operation signal can be obtained intermittently.

第4図はこの発明の他の実施例を示すパルスモータ駆動
装置の接続図である。第4図において。
FIG. 4 is a connection diagram of a pulse motor drive device showing another embodiment of the present invention. In Fig. 4.

受信回路部41とパルス信号発生器42がオプティカル
ファイバケープ)v43で結合されており。
The receiving circuit section 41 and the pulse signal generator 42 are coupled by an optical fiber cape (v43).

アップ信号発生器47よりのアップ信号がアップスイッ
チ49をあるいはダウン信号発生器48よりのダウン信
号がダウンスイッチ50を介して発光ダイオード51に
流れ、アップ信号あるいはダウン信号のパルス幅に応じ
たパルス光をオプティカルファイバケープ)v43で伝
送し、これをホトトランジスタ52で受はパルス光を電
気信号に変換して後は第6図に示す回路と同様の回路5
3でパルレフ幅に応じアップ動作信号あるいはダウン動
作信号を得るものである。この実施例によればわずか1
本のオプティカルファイバで遠隔操作信号を送ることが
できる。
The up signal from the up signal generator 47 flows through the up switch 49, or the down signal from the down signal generator 48 flows through the down switch 50 to the light emitting diode 51, which generates pulsed light according to the pulse width of the up signal or down signal. is transmitted using an optical fiber cape (optical fiber cape) V43, which is received by a phototransistor 52, converts the pulsed light into an electrical signal, and then a circuit 5 similar to the circuit shown in FIG.
3, an up operation signal or a down operation signal is obtained depending on the pulse reflex width. According to this example, only 1
Remote control signals can be sent through the book's optical fiber.

寿お上記実施例においてはパルス発生器より発生される
アップ信号や、ダウン信号がパルス幅一定の場合につい
て説明したが、入力信号のアナログ量に応じたパルス幅
信号を伝送して受信側でこのパルス幅に応じてパルスモ
ータの■f装制御を行なってもよい。第6図にその一例
を示している。
In the above embodiment, we have explained the case where the up signal and down signal generated by the pulse generator have a constant pulse width. The pulse motor may be controlled in accordance with the pulse width. An example is shown in FIG.

信号の伝送系は第4図と同様のものを使用している。図
において1人力アナログ電圧EHとフィードバック電圧
EfがE i = E「の時、パルス幅信号変換器62
はデユティ比1/2のパルス幅信号を導出するが、 E
 i ) E rO時は犬なるパルス幅の信号に変換し
、Ei(Elの場合は小なるパルス幅の信号に変換して
オプティカルファイバケーブル63を経て受信回路部6
1にアナログ信号の偏差電圧に応じたパルス幅信号を送
り、アナログ信号に比例したパルスモータの位置制御を
行なっている。
A signal transmission system similar to that shown in FIG. 4 is used. In the figure, when the manual analog voltage EH and the feedback voltage Ef are E i = E, the pulse width signal converter 62
derives a pulse width signal with a duty ratio of 1/2, but E
i) When E rO, it is converted into a signal with a dog pulse width, and when Ei (El, it is converted into a signal with a small pulse width) and sent to the receiving circuit section 6 via the optical fiber cable 63.
1, a pulse width signal corresponding to the deviation voltage of the analog signal is sent to control the position of the pulse motor proportional to the analog signal.

以上のようにこの発明のパルスモータ駆動装置によれば
、パルス信号発生器側でパルス幅の異なる信号を発生し
これを同一の信号線で伝送し受信回路部側でパルス幅に
応じた信号識別を行ないパルスモータの駆動制御を行な
うものであるから。
As described above, according to the pulse motor drive device of the present invention, the pulse signal generator side generates signals with different pulse widths, these are transmitted through the same signal line, and the receiving circuit side identifies the signals according to the pulse widths. This is because it performs drive control of the pulse motor.

従来のものに比して信号線ケーブルを減らすことができ
、安価なパルスモータ駆動装置を得ることができる。
The number of signal line cables can be reduced compared to the conventional one, and an inexpensive pulse motor drive device can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のパルスモータ駆動装置を示す接続図、第
2図はこの発明の一実施例を示すパルスモータ駆動装置
の接続図、”(π6図は第2図の実施例装置の受信回路
部の詳細な回路ブロック図、第4図はこの発明の他の実
施例を示すパルスモータ駆動装置の接続図、第5図は第
2図、第5図に示す実施例装置の動作を説明するだめの
信号波形図。 第6図はこの発明の利用例を示すパルスモータ駆動装置
の概略図である。 11・41・61:受信回路部、 12・42:パルス
信号発生回路、  13:伝送ケーブル。 14:信号線、 15:共通線、 16・46:基本パ
ルス信畳−発生器、 17・47:アツプ信号肇生器、
  18・48:ダウン信号発生器、  19・49ニ
アツブスイツチ。 20・50:ダウンヌイツチ、  24:ワンショツ1
−マルチ回1洛、  26:%1分回路。 27:排他論理和回路、 28:フリツプフロツプ回゛
烙、 29・60:アンド回路。 31:クロツク信号発生器、  32:パルスモーク駆
動回路、43・66:オプテイカルフアイバケーブル、
 51・71:発光ダイオード、  52・72:ホト
トランジヌタ。 62:パルス幅信号変換器。 特許出願人    株式会社島津製作所代理人 弁理士
  中 村 茂 信
Fig. 1 is a connection diagram showing a conventional pulse motor drive device, Fig. 2 is a connection diagram of a pulse motor drive device showing an embodiment of the present invention, and Fig. 6 is a receiving circuit of the embodiment device shown in Fig. FIG. 4 is a connection diagram of a pulse motor drive device showing another embodiment of the present invention, and FIG. 5 explains the operation of the embodiment device shown in FIGS. 2 and 5. No signal waveform diagram. Fig. 6 is a schematic diagram of a pulse motor drive device showing an example of use of the present invention. 11, 41, 61: Receiving circuit section, 12, 42: Pulse signal generation circuit, 13: Transmission cable 14: Signal line, 15: Common line, 16/46: Basic pulse signal generator, 17/47: Up signal generator,
18/48: Down signal generator, 19/49 Near turn switch. 20/50: Down Nuitchi, 24: One shot 1
-Multi times 1 Raku, 26:% 1 minute circuit. 27: Exclusive OR circuit, 28: Flip-flop circuit, 29/60: AND circuit. 31: Clock signal generator, 32: Pulse smoke drive circuit, 43/66: Optical fiber cable,
51/71: Light emitting diode, 52/72: Phototransducer. 62: Pulse width signal converter. Patent applicant Shimadzu Corporation Representative Patent attorney Shigeru Nakamura

Claims (3)

【特許請求の範囲】[Claims] (1)パルスモータ駆動回路を含む受信回路部と。 前記パルスモータ駆動回路にアップ動作を指示するため
の信号もしくはダウン動作を指示するための信号を発生
する回路と、前記受信回路部に前記信号発生回路よりの
アップ信号もしくはダウン信号を伝送する伝送線とよシ
なるパルスモータ駆動装置において。 前記信号発生回路はパルス幅の異なるアップ信号とダウ
ン信号を発生させる回路であり、これらアップ信号及び
ダウン信号を同一の伝送線で伝送するようにし、前記受
信回路部は前記パルス幅の相違する信号を受けて前記両
信号を識別する回路を備え、パルス幅に応じて識別され
たアップ信号もしくはダウンi−tでパルスモータを駆
動することを特徴とするパルスモータ駆動装置。
(1) A receiving circuit section including a pulse motor drive circuit. A circuit that generates a signal for instructing the pulse motor drive circuit to perform an up operation or a signal for instructing a down operation, and a transmission line that transmits an up signal or a down signal from the signal generation circuit to the receiving circuit section. In Toyoshi's pulse motor drive device. The signal generating circuit is a circuit that generates up signals and down signals with different pulse widths, and these up signals and down signals are transmitted through the same transmission line, and the receiving circuit section generates up signals and down signals with different pulse widths. What is claimed is: 1. A pulse motor driving device comprising: a circuit for receiving and identifying the two signals, and driving a pulse motor using an up signal or a down signal identified according to a pulse width.
(2)前記伝送線は、前記パルス幅の相違するアップも
しくはダウン信号を伝送する信号ケーブルと共通ケーブ
ルの2線よシなることを特徴とする特許請求の範囲第1
項記載のパルスモータ駆動装置。
(2) The transmission line is comprised of two wires: a signal cable for transmitting up or down signals having different pulse widths, and a common cable.
The pulse motor drive device described in .
(3)  前記伝送線は1本のオプチカルファイバーケ
ーブルであり、このオプチカルファイバケーブルにパル
ス幅の異なる光パルスをのせることを特徴とする特許請
求の範囲第1項記載のパルスモータ駆動装置。
(3) The pulse motor drive device according to claim 1, wherein the transmission line is a single optical fiber cable, and optical pulses having different pulse widths are carried on this optical fiber cable.
JP15533281A 1981-09-29 1981-09-29 Driving device for pulse motor Pending JPS5854897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15533281A JPS5854897A (en) 1981-09-29 1981-09-29 Driving device for pulse motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15533281A JPS5854897A (en) 1981-09-29 1981-09-29 Driving device for pulse motor

Publications (1)

Publication Number Publication Date
JPS5854897A true JPS5854897A (en) 1983-03-31

Family

ID=15603572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15533281A Pending JPS5854897A (en) 1981-09-29 1981-09-29 Driving device for pulse motor

Country Status (1)

Country Link
JP (1) JPS5854897A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167700A (en) * 1986-12-16 1988-07-11 ノース・アメリカン・フィリップス・コーポレーション Control circuit for stepping motor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167700A (en) * 1986-12-16 1988-07-11 ノース・アメリカン・フィリップス・コーポレーション Control circuit for stepping motor

Similar Documents

Publication Publication Date Title
JPS5926080B2 (en) Transmission coupling circuit with measurement converter
JPS5854897A (en) Driving device for pulse motor
GB1572058A (en) Apparatus for coupling digital data generator to digital data readout devices with electrical isolation therebetween
US4614931A (en) Call signal conversion apparatus for elevator system
JPS622795A (en) Remote control transmitting device
JPS6316208Y2 (en)
JP2518492Y2 (en) Linear solenoid drive circuit
JPH0112433Y2 (en)
JPH0121431Y2 (en)
US3188497A (en) Single-transistor circuit producing pulse predetermined interval from trailing edge of final pulse in any pulse-train
SU698142A1 (en) System for transmitting commands through power transmission lines
JPS59230396A (en) Signal convertor
SU1203672A2 (en) Device for controlling bridge inverter
SU1631680A1 (en) One-channel device for control of pulse static converter
JPH0537551Y2 (en)
SU581486A1 (en) Arrangement for transmitting signals
JPS62136142A (en) Data transmission circuit
JPS6352804B2 (en)
JPS6310831A (en) Optical transmission equipment
JPH0374923A (en) High voltage oscillating circuit
JPS604087U (en) 2-wire remote control circuit
JPS6138660B2 (en)
SU611177A1 (en) Follow-up system
JPS6239353U (en)
ATE114894T1 (en) ELECTRICAL POWER SWITCH REGULATOR.