JPS585548B2 - 障害中継器探索方式 - Google Patents
障害中継器探索方式Info
- Publication number
- JPS585548B2 JPS585548B2 JP53133388A JP13338878A JPS585548B2 JP S585548 B2 JPS585548 B2 JP S585548B2 JP 53133388 A JP53133388 A JP 53133388A JP 13338878 A JP13338878 A JP 13338878A JP S585548 B2 JPS585548 B2 JP S585548B2
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- fault
- circuit
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、ＰＣＭ伝送方式に於ける中継器の障害探索を
容易にした障害中継器探索方式に関するものである。
容易にした障害中継器探索方式に関するものである。
ＰＣＭ伝送方式に於いては、伝送路の所定距離毎に中継
器が設けられて、各中継器に於いｆｆｌＭ信号の再生増
幅が行なわれている。
器が設けられて、各中継器に於いｆｆｌＭ信号の再生増
幅が行なわれている。
これらの中継器に障害が発生した場合、受信端局に於い
ては受信断又は異常誤り発生が生じるので、それらを検
出することにより障害発生を識別し、障害中継器を探索
する為に、順次中継器の折返し或はバイパス状態の制御
を行なうのが一般的である。
ては受信断又は異常誤り発生が生じるので、それらを検
出することにより障害発生を識別し、障害中継器を探索
する為に、順次中継器の折返し或はバイパス状態の制御
を行なうのが一般的である。
その場合端局から近い中継器に障害が発生したときには
比較的早く障害中継器を探索することができるが、端局
から遠くなるに従って探索に要する時間が長くなり、且
つ探索の制御が複雑である欠点があった。
比較的早く障害中継器を探索することができるが、端局
から遠くなるに従って探索に要する時間が長くなり、且
つ探索の制御が複雑である欠点があった。
又各中継器と端局との間に制御線を設け、且つ各中継器
に障害検出手段を設けて、障害発生を検出することによ
り、中継器固有の信号を制御線により端局に送出するこ
とも提案されている。
に障害検出手段を設けて、障害発生を検出することによ
り、中継器固有の信号を制御線により端局に送出するこ
とも提案されている。
しかし制御線を設けなければならず、長距離伝送に於い
ては不経済な構成となる。
ては不経済な構成となる。
本発明は、ＰＣＭ伝送路を用いて障害中継器情報を送出
することにより、経済的に障害中継器の探索を容易にす
ることを目的とするものである。
することにより、経済的に障害中継器の探索を容易にす
ることを目的とするものである。
以下実施例について詳細に説明する。
第１図は本発明の一実施例のブロック線図であり、ＩＮ
は中継器の入力端子、ＯＵＴは出力端子、ＥＱは等化増
幅器、ＡＧＣは自動利得制御回路、ＤＥＴは自動利得制
御電圧の異常を検出する検出回路、ＴＭはタイミング抽
出回路、ＲＢＧは再生送出回路、ＳＶＳは障害情報送出
回路、ＯＳＣはクロック発振器、ＤＶ１は分周器、Ｇ１
〜Ｇ４はゲート回路であって、Ｇ１はインヒビットゲー
ト回路、Ｇ２はオアゲート回路、Ｇ３，Ｇ４はアンドゲ
ート回路を示す。
は中継器の入力端子、ＯＵＴは出力端子、ＥＱは等化増
幅器、ＡＧＣは自動利得制御回路、ＤＥＴは自動利得制
御電圧の異常を検出する検出回路、ＴＭはタイミング抽
出回路、ＲＢＧは再生送出回路、ＳＶＳは障害情報送出
回路、ＯＳＣはクロック発振器、ＤＶ１は分周器、Ｇ１
〜Ｇ４はゲート回路であって、Ｇ１はインヒビットゲー
ト回路、Ｇ２はオアゲート回路、Ｇ３，Ｇ４はアンドゲ
ート回路を示す。
正常時は、入力端子ＩＮに加えられたＰＣＭ信号は等化
増幅器ＥＱで等化増幅され、ゲート回路Ｇ１，Ｇ２を介
して再生送出回路ＲＥＧに加えられ、タイミング抽出回
路ＴＭで抽出されたタイミング信号に同期して次段の中
継器若しくは端局に出力端子ＯＵＴから送出される。
増幅器ＥＱで等化増幅され、ゲート回路Ｇ１，Ｇ２を介
して再生送出回路ＲＥＧに加えられ、タイミング抽出回
路ＴＭで抽出されたタイミング信号に同期して次段の中
継器若しくは端局に出力端子ＯＵＴから送出される。
そして自動利得制御回路ＡＧＣから等化増幅器ＥＱに加
える自動利得制御電圧は所定の範囲内となるから、検出
回路ＤＢＴではその出力を“０”とする。
える自動利得制御電圧は所定の範囲内となるから、検出
回路ＤＢＴではその出力を“０”とする。
従って障害情報送出回路ＳＶＳのアンドゲート回路Ｇ３
，Ｇ４は閉じられた状態となる。
，Ｇ４は閉じられた状態となる。
前段の中継器の障害発生や伝送路の障害発生により、入
力端子ＩＮに加えられる信号のレベルの異常低下又は断
となると、自動利得制御電圧が異常値を示すことになる
。
力端子ＩＮに加えられる信号のレベルの異常低下又は断
となると、自動利得制御電圧が異常値を示すことになる
。
それを検出回路ＤＢＴで検出して出力を“１”とし、ゲ
ート回路Ｇ１を閉じると共にアンドゲート回路Ｇ３，Ｇ
４を開く、それによってタイミング抽出回路ＴＭからの
タイミング信号の代わりに、クロック発振器ＯＳＣから
のクロツク信号がアンドゲート回路Ｇ３を介して丹生送
出回路ＲＥＧに加えられ、又クロック信号は分周器ＤＶ
１により１／Ｎに分周され、アンドゲート回路Ｇ４には
クロツク信号と分周信号とが加えられる。
ート回路Ｇ１を閉じると共にアンドゲート回路Ｇ３，Ｇ
４を開く、それによってタイミング抽出回路ＴＭからの
タイミング信号の代わりに、クロック発振器ＯＳＣから
のクロツク信号がアンドゲート回路Ｇ３を介して丹生送
出回路ＲＥＧに加えられ、又クロック信号は分周器ＤＶ
１により１／Ｎに分周され、アンドゲート回路Ｇ４には
クロツク信号と分周信号とが加えられる。
分周器ＤＶ１は中継器固有の分周比を有するものであり
、アンドゲート回路Ｇ４の出力信号はオアゲート回路Ｇ
２を介して再生送出回路ＲＥＧに加えられ、クロック信
号に同期して送出される。
、アンドゲート回路Ｇ４の出力信号はオアゲート回路Ｇ
２を介して再生送出回路ＲＥＧに加えられ、クロック信
号に同期して送出される。
クロツク発振器ＯＳＣはタイミング信号と同一の周波数
のクロツク信号を発生するものであり、分局器ＤＶ１の
出力の分周信号によりアンドゲート回路Ｇ４が制御され
るものとなるから、第２図に示すように、分周信号の周
期Ｔで繰返されるオールマーク信号Ｍとオールスペース
信号Ｓとが再生送出回路ＲＥＧから送出される。
のクロツク信号を発生するものであり、分局器ＤＶ１の
出力の分周信号によりアンドゲート回路Ｇ４が制御され
るものとなるから、第２図に示すように、分周信号の周
期Ｔで繰返されるオールマーク信号Ｍとオールスペース
信号Ｓとが再生送出回路ＲＥＧから送出される。
端局に於いては、このオールマーク信号Ｍとオールスペ
ース信号Ｓとからなる障害情報を受信して障害発生を識
別し、且つ周期Ｔが中継器固有のものであることにより
障害中継器を容易に識別することができる。
ース信号Ｓとからなる障害情報を受信して障害発生を識
別し、且つ周期Ｔが中継器固有のものであることにより
障害中継器を容易に識別することができる。
第３図は本発明の他の実施例のブロック線図であり、第
１図と同一符号は同一部分を示し、ＤＶ２は分周器、Ｍ
ＢＭはリードオンリーメモリ（ＲＯＭ）等の中継器アド
レス情報を含む障害情報を格納したメモリ、Ｇ５，Ｇ６
はアンドゲート回路である。
１図と同一符号は同一部分を示し、ＤＶ２は分周器、Ｍ
ＢＭはリードオンリーメモリ（ＲＯＭ）等の中継器アド
レス情報を含む障害情報を格納したメモリ、Ｇ５，Ｇ６
はアンドゲート回路である。
前述の実施例と同様に自動利得制御電圧が異常値になっ
たことを検出回路ＤＥＴが検出してその出力信号が １
となると、クロツク発振器ＯＳＣからのクロツク信号
がアンドゲート回路Ｇ３を介して再生送出回路ＲＢＧに
加えられ、又メモリＭＥＭに分周器ＤＶ２でクロツク信
号が１／Ｍに分周されて加えられ、この分周信号により
メモリＭＥＭから障害情報が読出される。
たことを検出回路ＤＥＴが検出してその出力信号が １
となると、クロツク発振器ＯＳＣからのクロツク信号
がアンドゲート回路Ｇ３を介して再生送出回路ＲＢＧに
加えられ、又メモリＭＥＭに分周器ＤＶ２でクロツク信
号が１／Ｍに分周されて加えられ、この分周信号により
メモリＭＥＭから障害情報が読出される。
障害情報はアンドゲート回路Ｇ６、オアゲート回路Ｇ２
を介して再生送出回路ＲＥＧからクロツク信号に同期し
て送出される。
を介して再生送出回路ＲＥＧからクロツク信号に同期し
て送出される。
障害情報は例えば第４図に示すように、オールマークの
障害発生通知情報Ａと中継器アドレス情報Ｂとからなり
、周期Ｔで繰返し送出される。
障害発生通知情報Ａと中継器アドレス情報Ｂとからなり
、周期Ｔで繰返し送出される。
なお分周器ＤＶ２はメモリＭＥＭの読出速度に対応した
分局信号を得る為のものであり、ＰＣＭ伝送路に於ける
伝送速度に比較して低速のメモリを使用し得るようにし
たものである。
分局信号を得る為のものであり、ＰＣＭ伝送路に於ける
伝送速度に比較して低速のメモリを使用し得るようにし
たものである。
又端局に於いては、障害発生通知情報Ａと中継器アドレ
ス情報Ｂとにより直ちに障害中継器を識別できることに
なる。
ス情報Ｂとにより直ちに障害中継器を識別できることに
なる。
以上説明したように、本発明は、中継器固有のパターン
の障害情報を送出する障害情報送出回路を中継器に設け
、自動利得制御電圧の異常検出等による障害発生検出に
より、障害情報をクロツク発振器ＯＳＣからのクロツク
信号に同期して次段の中継器若しくは端局に送出し、そ
の障害情報を端局が受信することにより障害中継器を直
ちに識別することができるものである。
の障害情報を送出する障害情報送出回路を中継器に設け
、自動利得制御電圧の異常検出等による障害発生検出に
より、障害情報をクロツク発振器ＯＳＣからのクロツク
信号に同期して次段の中継器若しくは端局に送出し、そ
の障害情報を端局が受信することにより障害中継器を直
ちに識別することができるものである。
又各中継器は、分周器の分周比を異ならせることにより
、各中継器は同一の発振周波数の発振器を設けるだけで
良いことになり、経済的に構成することができる利点が
ある。
、各中継器は同一の発振周波数の発振器を設けるだけで
良いことになり、経済的に構成することができる利点が
ある。
障害検出手段として、前述の実施例では自動利得制御電
圧の異常検出を行なうもので、前段の中継器の障害、伝
送路の障害、等化増幅器ＥＱの障害の場合の検出が行な
われるが、クロツク発振器ＯＳＣを内蔵しているので、
再生送出回路以外の中継器内部の障害発生についても、
障害検出により障害情報を送出することができる。
圧の異常検出を行なうもので、前段の中継器の障害、伝
送路の障害、等化増幅器ＥＱの障害の場合の検出が行な
われるが、クロツク発振器ＯＳＣを内蔵しているので、
再生送出回路以外の中継器内部の障害発生についても、
障害検出により障害情報を送出することができる。
又ＰＣＭ伝送路により障害情報を送出するので、制御線
等を設ける必要がなく、経済的に且つ迅速に障害中継器
の探索を行なうことができる。
等を設ける必要がなく、経済的に且つ迅速に障害中継器
の探索を行なうことができる。
第１図及び第３図は本発明のそれぞれ異なる実施例のブ
ロック線図、第２図は第１図に於ける障害情報の説明図
、第４図は第３図に於ける障害情報の説明図である。 ＩＮは入力端子、ＥＱは等化増幅器、ＡＧＣは自動利得
制御回路、ＤＥＴは検出回路、ＴＭはタイミング抽出回
路，ＲＥＧは再生送出回路、ＳＶＳは障害情報送出回路
、ＯＳＣはクロック発振器、ＤＶＩ ，ＤＶ２は分周器
、ＭＥＭはメモリである。
ロック線図、第２図は第１図に於ける障害情報の説明図
、第４図は第３図に於ける障害情報の説明図である。 ＩＮは入力端子、ＥＱは等化増幅器、ＡＧＣは自動利得
制御回路、ＤＥＴは検出回路、ＴＭはタイミング抽出回
路，ＲＥＧは再生送出回路、ＳＶＳは障害情報送出回路
、ＯＳＣはクロック発振器、ＤＶＩ ，ＤＶ２は分周器
、ＭＥＭはメモリである。
Claims (1)
- １ ＰＣＭ伝送方式に於ける障害中継器を探索する方式
に於いて、クロツク発振器、該クロック発振器出力を各
中継器毎に固有の分周比で分周する分局器、該分周器出
力により前記クロツク発振器出力を周期的にマスクする
ゲート回路及び障害検出手段を設け、該障害検出手段の
出力により前記ゲート回路を開いて前記分周器出力を前
記クロツク発振器からのクロツクに同期して端局に障害
情報として送出し、該端局に於いて前記分周器による分
周比に従った前記障害情報により障害中継器を識別する
ことを特徴とする障害中継器探索方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133388A JPS585548B2 (ja) | 1978-10-30 | 1978-10-30 | 障害中継器探索方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133388A JPS585548B2 (ja) | 1978-10-30 | 1978-10-30 | 障害中継器探索方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5560363A JPS5560363A (en) | 1980-05-07 |
| JPS585548B2 true JPS585548B2 (ja) | 1983-01-31 |
Family
ID=15103568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53133388A Expired JPS585548B2 (ja) | 1978-10-30 | 1978-10-30 | 障害中継器探索方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585548B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671753U (ja) * | 1993-03-23 | 1994-10-07 | 三井造船株式会社 | 移動式架設装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026962B2 (ja) * | 1972-06-30 | 1975-09-04 | ||
| JPS52142315U (ja) * | 1977-04-14 | 1977-10-28 |
-
1978
- 1978-10-30 JP JP53133388A patent/JPS585548B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671753U (ja) * | 1993-03-23 | 1994-10-07 | 三井造船株式会社 | 移動式架設装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5560363A (en) | 1980-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1493899A (en) | Series closed loop transmission system | |
| JPS59165537A (ja) | 光スタ−リピ−タ | |
| FI67004B (fi) | Digital faslaost slinga | |
| JPS585548B2 (ja) | 障害中継器探索方式 | |
| JPS585549B2 (ja) | 障害中継器探索方式 | |
| JP3377669B2 (ja) | シンク検出方法及びシンク検出回路 | |
| JPS5961249A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS5920304B2 (ja) | 障害中継器探索方式 | |
| JPS60119146A (ja) | 回線切替制御方式 | |
| JPS6352828B2 (ja) | ||
| JPS6030447B2 (ja) | 自動利得制御回路 | |
| JPS6351426B2 (ja) | ||
| JPS647709B2 (ja) | ||
| JPS6365251B2 (ja) | ||
| JPH0210692Y2 (ja) | ||
| JPH0144063B2 (ja) | ||
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JP2871296B2 (ja) | 同期信号再生中継装置 | |
| JPS605100B2 (ja) | 信号折返し回路付ディジタル再生中継器 | |
| JPS6320777A (ja) | デ−タ記録・再生装置の試験方式 | |
| JPS63211944A (ja) | デイジタル再生中継器の監視制御回路 | |
| JPH01170146A (ja) | 光中継器制御方式 | |
| JPS61224738A (ja) | 光中継伝送システムの障害位置探索方式 | |
| JPS5962240A (ja) | クロツク信号再生回路 | |
| JPH0362629A (ja) | モデム制御回路 |