JPS585549B2 - 障害中継器探索方式 - Google Patents
障害中継器探索方式Info
- Publication number
- JPS585549B2 JPS585549B2 JP53133389A JP13338978A JPS585549B2 JP S585549 B2 JPS585549 B2 JP S585549B2 JP 53133389 A JP53133389 A JP 53133389A JP 13338978 A JP13338978 A JP 13338978A JP S585549 B2 JPS585549 B2 JP S585549B2
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- faulty
- fault
- information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、ＰＣＭ伝送方式に於ける中継器の障害探索を
容易にした障害中継器探索方式に関するものである。
容易にした障害中継器探索方式に関するものである。
ＰＣＭ伝送方式に於いては、伝送路の所定距離毎に中継
器が設けられて、各中継器に於いてＰＣＭ信号の再生増
幅が行なわれている。
器が設けられて、各中継器に於いてＰＣＭ信号の再生増
幅が行なわれている。
これらの中継器に於いて障害が発生した場合、受信端局
に於いては受信断又は受信レベルの異常低下、誤りの異
常発生が生じることになり、それらを検出することによ
り、障害中継器の探索が開始される。
に於いては受信断又は受信レベルの異常低下、誤りの異
常発生が生じることになり、それらを検出することによ
り、障害中継器の探索が開始される。
障害中継器の探索は、順次中継器の折返し或はバイパス
状態とすることにより行なうのが一般的である。
状態とすることにより行なうのが一般的である。
しかし、端局から近い中継器に障害が発生した場合には
比較的早く障害中継器を探索することができるが、端局
から遠くなるに従って探索に要する時間が長くなり、且
つ探索の制御が複雑である欠点があった。
比較的早く障害中継器を探索することができるが、端局
から遠くなるに従って探索に要する時間が長くなり、且
つ探索の制御が複雑である欠点があった。
又各中継器と端局との間に制御線を設け、各中継器には
障害検出手段を設けて障害発生を検出したとき、中継器
固有の信号を制御線により端局に送出することも提案さ
れている。
障害検出手段を設けて障害発生を検出したとき、中継器
固有の信号を制御線により端局に送出することも提案さ
れている。
しかし制御線を設けなければならず、長距離伝送に於い
ては不経済な構成となる。
ては不経済な構成となる。
又第１図は、先に提案された障害中継器探索方式の要部
ブロック線図であり、ＩＮは中継器の入力端子、ＥＱは
等化増幅器、ＡＧＣは自動利得制御回路、ＤＥＴは自動
利得制御電圧の異常を検出する検出回路、ＴＭはタイミ
ング抽出回路、ＯＦＤは正常にタイミング信号の抽出が
行なわれないことにより入力断と判断する入力断検出回
路、ＰＬＯは入力断時に自走し、正常時は抽出されたタ
イミング信号に位相同期する位相同期発振器、ＲＥＧは
再生送出回路、ＯＵＴは中継器の出力端子、ＳＶＳは障
害情報送出回路、ＤＶ１は分周器、Ｇ１はインヒビット
ゲート回路、Ｇ２はオアゲート回路、Ｇ３はアンドゲー
ト回路である。
ブロック線図であり、ＩＮは中継器の入力端子、ＥＱは
等化増幅器、ＡＧＣは自動利得制御回路、ＤＥＴは自動
利得制御電圧の異常を検出する検出回路、ＴＭはタイミ
ング抽出回路、ＯＦＤは正常にタイミング信号の抽出が
行なわれないことにより入力断と判断する入力断検出回
路、ＰＬＯは入力断時に自走し、正常時は抽出されたタ
イミング信号に位相同期する位相同期発振器、ＲＥＧは
再生送出回路、ＯＵＴは中継器の出力端子、ＳＶＳは障
害情報送出回路、ＤＶ１は分周器、Ｇ１はインヒビット
ゲート回路、Ｇ２はオアゲート回路、Ｇ３はアンドゲー
ト回路である。
正常時は、入力端子ＩＮに加えられたＰＣＭ信号は等化
増幅器ＥＱで等化増幅され、インヒビットゲート回路Ｇ
１及びオアゲート回路Ｇ２を介して再生送出回路ＲＥＧ
に加えられ、又タイミング抽出回路ＴＭで抽出されたタ
イミング信号に位相同期化された位相同期発振器ＰＬＯ
の出力のクロック信号が再生送出回路ＲＥＧに加えられ
て、このクロツク信号に同期して次段の中継器若しくは
端局に出力端子ＯＵＴから送出される。
増幅器ＥＱで等化増幅され、インヒビットゲート回路Ｇ
１及びオアゲート回路Ｇ２を介して再生送出回路ＲＥＧ
に加えられ、又タイミング抽出回路ＴＭで抽出されたタ
イミング信号に位相同期化された位相同期発振器ＰＬＯ
の出力のクロック信号が再生送出回路ＲＥＧに加えられ
て、このクロツク信号に同期して次段の中継器若しくは
端局に出力端子ＯＵＴから送出される。
この場合、自動利得制御回路ＡＧＣから等化増幅器ＥＱ
に加える自動利得制御電圧は所定の範囲内のものとなる
から、検出回路ＤＥＴの出力信号は“０”となり、イン
ヒピットゲート回路Ｇ１は開き、又アンドゲート回路Ｇ
３は閉じた状態となる。
に加える自動利得制御電圧は所定の範囲内のものとなる
から、検出回路ＤＥＴの出力信号は“０”となり、イン
ヒピットゲート回路Ｇ１は開き、又アンドゲート回路Ｇ
３は閉じた状態となる。
障害発生時、例えば前段の中継器又は伝送路の障害によ
り入力端子ＩＮに加えられるＰＣＭ信号のレベルの異常
低下又は断となると、自動利得制御電圧が異常値を示す
と共にタイミング信号の抽出が正常に行なわれないもの
となる。
り入力端子ＩＮに加えられるＰＣＭ信号のレベルの異常
低下又は断となると、自動利得制御電圧が異常値を示す
と共にタイミング信号の抽出が正常に行なわれないもの
となる。
この自動利得制御電圧の異常値を検出回路ＤＥＴで検出
して出力信号を“１”とし、インヒビットゲート回路Ｇ
１を閉じ且つアンドゲート回路Ｇ３を開く。
して出力信号を“１”とし、インヒビットゲート回路Ｇ
１を閉じ且つアンドゲート回路Ｇ３を開く。
又タイミング抽出回路ＴＭの異常出力により入力断検出
回路ＯＦＤは位相同期発振器ＰＬＯに加えるタイミング
信号を断とする。
回路ＯＦＤは位相同期発振器ＰＬＯに加えるタイミング
信号を断とする。
それによって位相同期発振器ＰＬＯは自走発振する。
この自走発振周波数はＰＣＭ伝送路の伝送速度に対応し
たものとなるように設定されている。
たものとなるように設定されている。
自走発振状態の位相同期発振器ＰＬＯの出力のクロツク
信号が分周器ＤＶ１で１／Ｎに分周される。
信号が分周器ＤＶ１で１／Ｎに分周される。
このＮを中継器固有の値に選定しておくもので、アンド
ゲート回路Ｇ３の出力は、分周信号が“１”のときのク
ロック信号となる。
ゲート回路Ｇ３の出力は、分周信号が“１”のときのク
ロック信号となる。
従って第２図に示すように、クロツク信号をａ、分同信
号をｂ、検出回路ＤＥＴの出力信号をＣとすると、アン
ドゲート回路Ｇ３の出力信号はｄに示すように、周期Ｔ
で繰返されるオールマーク信号とオールスペース信号と
なり、オアゲート回路Ｇ２を介して再生送出回路ＲＥＧ
に加えられ、クロック信号に同期して次段の中継器若し
くは端局に出力端子ＯＵＴから送出される。
号をｂ、検出回路ＤＥＴの出力信号をＣとすると、アン
ドゲート回路Ｇ３の出力信号はｄに示すように、周期Ｔ
で繰返されるオールマーク信号とオールスペース信号と
なり、オアゲート回路Ｇ２を介して再生送出回路ＲＥＧ
に加えられ、クロック信号に同期して次段の中継器若し
くは端局に出力端子ＯＵＴから送出される。
端局ではこの障害情報が中継器固有の周期Ｔのものであ
ることにより、直ちに障害中継器を識別することができ
る。
ることにより、直ちに障害中継器を識別することができ
る。
しかし、中継器毎に分周比が異なる分周器を設置しなけ
ればならないので、中継器の設置数が多くなると、実施
するのが容易でなくなる。
ればならないので、中継器の設置数が多くなると、実施
するのが容易でなくなる。
本発明は、中継器の設置数が多い場合でも、障害中継器
の識別が容易となるようにすることを目的とするもので
ある。
の識別が容易となるようにすることを目的とするもので
ある。
以下実施例について詳細に説明する。
第３図は本発明の実施例の要部のブロック線図であり、
第１図と同一符号は同一部分を示し、ＤＶ２は分周器、
ＭＥＭは中継器アドレス情報を含む障害情報を格納した
リードオンリーメモリ（ＲＯＭ）等のメモリ、Ｇ４，Ｇ
５はアンドゲート回路である。
第１図と同一符号は同一部分を示し、ＤＶ２は分周器、
ＭＥＭは中継器アドレス情報を含む障害情報を格納した
リードオンリーメモリ（ＲＯＭ）等のメモリ、Ｇ４，Ｇ
５はアンドゲート回路である。
正常時は前述の実施例と同様であり、自動利得制御電圧
が異常値を示して障害発生を検出回路ＤＥＴで検出する
と、第１図について説明した動作と同様に位相同期発振
器ＰＬＯは自走発振し、その出力のクロツク信号は分周
器ＤＶ２で１／Ｍに分周され、その分周信号はアンドゲ
ート回路Ｇ４を介してメモリＭＥＭに加えられ、メモリ
ＭＥＭから障害情報が読出されて、アンドゲート回路Ｇ
５，オアゲート回路Ｇ２を介して再生送出回路ＲＥＧに
加えられ、クロック信号に同期して送出される。
が異常値を示して障害発生を検出回路ＤＥＴで検出する
と、第１図について説明した動作と同様に位相同期発振
器ＰＬＯは自走発振し、その出力のクロツク信号は分周
器ＤＶ２で１／Ｍに分周され、その分周信号はアンドゲ
ート回路Ｇ４を介してメモリＭＥＭに加えられ、メモリ
ＭＥＭから障害情報が読出されて、アンドゲート回路Ｇ
５，オアゲート回路Ｇ２を介して再生送出回路ＲＥＧに
加えられ、クロック信号に同期して送出される。
メモリＭＥＭから読出された障害情報は、例えば第４図
ａに示すように、オールマーク信号の障害発生通知情報
Ａと中継器アドレス情報Ｂとからなり、周期Ｔで繰返し
読出される。
ａに示すように、オールマーク信号の障害発生通知情報
Ａと中継器アドレス情報Ｂとからなり、周期Ｔで繰返し
読出される。
この障害情報は第４図ｂに示すクロック信号に同期して
再生送出回路ＲＥＧから送出されることになる。
再生送出回路ＲＥＧから送出されることになる。
なお分周器ＤＶ２はメモリＭＥＭの読出速度に対応して
分周比が選定されるもので、ＰＣＭ伝送路の伝送速度に
比較して低速のメモリを使用し得ることになる利点があ
る。
分周比が選定されるもので、ＰＣＭ伝送路の伝送速度に
比較して低速のメモリを使用し得ることになる利点があ
る。
端局に於いては、障害発生通知情報Ａにより障害発生を
識別し、中継器アドレス情報Ｂにより直ちに障害中継器
を識別することができる。
識別し、中継器アドレス情報Ｂにより直ちに障害中継器
を識別することができる。
以上説明したように、本発明は、位相同期発振器ＰＬＯ
等のクロツク発振源からの出力を分周する分周器ＤＶ２
と、障害検出回路ＤＥＴと、障害発生通知情報と中継器
アドレス情報とを記憶したメモリＭＥＭとを備え、障害
検出回路で障害発生を検出すると、分周器出力に従って
メモリＭＥＭをアクセスし、障害発生通知情報と中継器
アドレスとを繰り返し読出し、その読出情報をクロツク
発振源からの出力に同期して障害情報として端局に送出
するものであり、分周器ＤＶ２の分周比は中継器毎に同
一とすることができ、又障害発生通知情報と中継器アド
レス情報とからなる障害情報により端局では直ちに障害
中継器を識別することができる。
等のクロツク発振源からの出力を分周する分周器ＤＶ２
と、障害検出回路ＤＥＴと、障害発生通知情報と中継器
アドレス情報とを記憶したメモリＭＥＭとを備え、障害
検出回路で障害発生を検出すると、分周器出力に従って
メモリＭＥＭをアクセスし、障害発生通知情報と中継器
アドレスとを繰り返し読出し、その読出情報をクロツク
発振源からの出力に同期して障害情報として端局に送出
するものであり、分周器ＤＶ２の分周比は中継器毎に同
一とすることができ、又障害発生通知情報と中継器アド
レス情報とからなる障害情報により端局では直ちに障害
中継器を識別することができる。
又中継器設置数が多数であっても、中継器アドレス情報
により容易に識別することが可能となり、各中継器に割
当てる中継器アドレス情報は、メモリＭＥＭの書換えに
より任意に変更、追加が可能であるから、ＰＣＭ伝送シ
ステムの増設も変更に対しても容易に対処することがで
きる利点がある。
により容易に識別することが可能となり、各中継器に割
当てる中継器アドレス情報は、メモリＭＥＭの書換えに
より任意に変更、追加が可能であるから、ＰＣＭ伝送シ
ステムの増設も変更に対しても容易に対処することがで
きる利点がある。
更に障害発生時は繰り返し読出して送出することかでき
るので、端局に於ける障害中継器の識別が容易となる利
点がある。
るので、端局に於ける障害中継器の識別が容易となる利
点がある。
又ＰＣＭ伝送路により障害情報を送出するものであるか
ら、制御線等を設ける必要がなく、経済的に障害中継器
の探索を行なうことができる。
ら、制御線等を設ける必要がなく、経済的に障害中継器
の探索を行なうことができる。
第１図は先に提案した障害中継器探索方式の要部ブロッ
ク線図、第２図ａ〜ｄは第１図の障害情報送出動作説明
図、第３図は本発明の実施例の要部ブロック線図、第４
図ａ，ｂは第３図の障害情報送出動作説明図である。 ＥＱは等化増幅器、ＡＧＣは自動利得制御回路、ＤＥＴ
は検出回路、ＴＭはタイミング抽出回路、ＯＦＤは入力
断検出回路、ＰＬＯは位相同期発振器、ＲＥＧは再生送
出回路、ＳＶＳは障害情報送出回路、ＤＶＩ，ＤＶ２は
分周器、ＭＥＭはメモリである。
ク線図、第２図ａ〜ｄは第１図の障害情報送出動作説明
図、第３図は本発明の実施例の要部ブロック線図、第４
図ａ，ｂは第３図の障害情報送出動作説明図である。 ＥＱは等化増幅器、ＡＧＣは自動利得制御回路、ＤＥＴ
は検出回路、ＴＭはタイミング抽出回路、ＯＦＤは入力
断検出回路、ＰＬＯは位相同期発振器、ＲＥＧは再生送
出回路、ＳＶＳは障害情報送出回路、ＤＶＩ，ＤＶ２は
分周器、ＭＥＭはメモリである。
Claims (1)
- １ ＰＣＭ伝送方式に於ける障害中継器を探索する方式
に於いて、クロツク発振源からの出力を分周する分周器
と、障害検出回路と、障害発生通知情報と中継器アドレ
ス情報とを記憶したメモリとを有し、前記障害検出回路
からの障害検出信号により、前記分周器出力に従って前
記メモリをアクセスし、前記障害発生通知情報と中継器
アドレス情報とを繰り返し読出し、前記クロツク発振源
からの出力に同期して障害情報として端局に送出し、該
端局に於いて該障害情報により障害中継器を識別するこ
とを特徴とする障害中継器探索方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133389A JPS585549B2 (ja) | 1978-10-30 | 1978-10-30 | 障害中継器探索方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53133389A JPS585549B2 (ja) | 1978-10-30 | 1978-10-30 | 障害中継器探索方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5560364A JPS5560364A (en) | 1980-05-07 |
| JPS585549B2 true JPS585549B2 (ja) | 1983-01-31 |
Family
ID=15103591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53133389A Expired JPS585549B2 (ja) | 1978-10-30 | 1978-10-30 | 障害中継器探索方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585549B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2574203B1 (fr) * | 1984-11-30 | 1987-04-24 | Cit Alcatel | Procede de telesignalisation pour une liaison de transmission numerique et dispositif pour sa mise en oeuvre |
| FR2580880B1 (fr) * | 1985-04-19 | 1992-09-04 | Cit Alcatel | Procede et dispositif de telesignalisation pour une liaison de transmission numerique bidirectionnelle |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5026962B2 (ja) * | 1972-06-30 | 1975-09-04 | ||
| JPS52142315U (ja) * | 1977-04-14 | 1977-10-28 |
-
1978
- 1978-10-30 JP JP53133389A patent/JPS585549B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5560364A (en) | 1980-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2095516A (en) | System of transmitting information between a central station and sub-stations | |
| US4132867A (en) | Process for the frame synchronization of a time division multiplex system | |
| JP2011122983A (ja) | 時刻同期装置およびその時刻同期補正方法 | |
| JP3070530B2 (ja) | 自動周波数制御方法及び回路 | |
| JPS585549B2 (ja) | 障害中継器探索方式 | |
| GB1401261A (en) | Data transmission systems | |
| US7010076B1 (en) | Systems and methods for holdover circuits in phase locked loops | |
| JPS585548B2 (ja) | 障害中継器探索方式 | |
| JP3377669B2 (ja) | シンク検出方法及びシンク検出回路 | |
| US3479462A (en) | Equational timing system in time division multiplex communication | |
| JPH0338128A (ja) | 無瞬断切替方法 | |
| JP2648097B2 (ja) | 位相変動吸収回路 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JPS6245299A (ja) | 網同期回路 | |
| JP2712263B2 (ja) | インターフエース方式 | |
| JPS5920304B2 (ja) | 障害中継器探索方式 | |
| JPS6352828B2 (ja) | ||
| JPH08102717A (ja) | 光バースト受信器 | |
| JPS5962240A (ja) | クロツク信号再生回路 | |
| JPS58107752A (ja) | 位相設定方式 | |
| JPH037172B2 (ja) | ||
| JPH03262340A (ja) | 移動通信基地局受信装置 | |
| JPS5961249A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS6331244A (ja) | ル−プ伝送装置 | |
| JPS6029084A (ja) | オフライン検出方式 |