JPS5858851B2 - インダクタンス負荷用スイツチング回路 - Google Patents

Description

【発明の詳細な説明】 本発明はインダクタンス負荷ｌこ電源を供給するための
スイッチング手段としてトランジスタを用いたスイッチ
ング回路に関する。

スイッチングトランジスタ（こよりインダクタンス負荷
ｌこ供給する電源をオン・オフする場合、そのオン・オ
フ動作に伴なうスイッチング損失により二次降伏等の現
象を生じる結果、スイッチングトランジスタは往々ｌこ
して破損を招き易いものである。

特ｌこスイッチングトランジスタが遮断されるとき、イ
ンダクタンスをこ流れていた電流はスイッチングトラン
ジスタのコレクタ・ベース間に形成される接合容量を通
してひきつづき流れようとするもので、この洩れ電流が
同トランジスタのベース・エミッタ接合を通して流れる
ことになれば、スイッチングトランジスタの遮断動作は
確実性を欠き、このためコレクタからエミッタに電流が
流れる結果、スイッチング損失を生じて二次降伏として
スイッチングトランジスタを破損せしめることになる。

従来、上記の洩れ電流をベースに接続した他のトランジ
スタ回路（こより吸収してスイッチングトランジスタの
ベース・エミッタに流さないことも考えられているが、
このためにはスイッチングトランジスタと略同じ大きさ
の電流容量を有するトランジスタを用いることが必要で
あり、コスト的に得策でない。

本発明は前記従来のものの欠点を除いたスイッチング回
路を提供するもので以下図面ｌこ従って之を詳述する。

第１図は本発明スイッチング回路の一実施例を示す回路
図であり、トランジスタＱＳ、インダクタＬ。

、ダイオードＤ。及びコンデンサＣは公知の降圧形ＤＣ
−ＤＣコンバータ回路を構成している。

即ち、スイッチングトランジスタＱ８がオン・オフ動作
することにより一次電源Ｅ１−Ｇ、間に直列（こ挿入さ
れたトランジスタＱ８とインダクタＬ。

との接続点に生じる変化電圧をダイオードＤ。

及びコンデンサＣにより整流平滑し、インダクタＬ。

の出力端ＯＵＴ＃こ二次電源Ｅ２が取り出されるもので
ある。

スイッチングトランジスタＱｓのコレクタ・ベース間の
接合容量Ｃ８ｂが点線のごとく示される。

一次電源Ｅ１は正の電位、Ｇ１は例えば接地等の基準電
位を表わす。

スイッチングトランジスタＱ８のベース・エミッタ間に
はトランスＴの二次側を形成する第３の巻線Ｎ３が一端
を抵抗Ｒ１及び順極性のダイオードＤ２の直列回路を介
してベースに、他端をエミッタｔこそれぞれ接続し、ま
た第４の巻線Ｎ４が一端を逆極性のダイオードＤ３を介
してベースに、他端をエミッタにそれぞれ接続している
。

トランジスタＱ８のベース・エミッタ間には後述する雑
音防止用の抵抗Ｒ２が挿入されている。

駆動トランジスタＱｄのベースは一方向の入力パルス信
号が印加される入力端子ＩＮに接続され、そのコレクタ
はトランスＴの一次側を形成する第１の巻線Ｎ１の端子
ｌに接続されている。

トランスＴの一次側は駆動電源Ｅ３−Ｇ３の一方Ｅ３に
接続される中間タップｎを形成した第１の巻線Ｎ１と第
２の巻線Ｎ２に分割されている。

駆動電源Ｅ３−Ｇ３のＥ３は正の電位、Ｇ３は例えば接
地等の基準電位を表わすものであり、第２の巻線Ｎ２の
端子ｍは駆動電源Ｅ３−０３に対し逆極性のダイオード
Ｄ１を介して基準電位Ｇ３に接続され、ダイオードＤ１
）こは抵抗Ｒ３が並列に接続されている。

上記のととく形成されているので、入力端子ＩＮに第２
図ａ（こ示すような時比率制御されたパルス入力信号が
印加されると、時刻ｔ１１こおいて駆動トランジスタＱ
ｄは導通して第１の巻線Ｎ。

ｌこ電圧Ｅ３が印加される。

トランスＴの各巻線は・印にて示されるそれぞれの極性
を有するよう巻回方向が定められているので第３の巻線
Ｎ３にはスイッチングトランジスタＱ、をオンする極性
を３ 有する電圧値−Ｅ３を生じる。

（第１乃至第４１ の巻線の記号Ｎ１〜Ｎ４を便宜上それぞれの巻回数と見
做す。

）３ 上記の電圧値−Ｅ３は約３ｖ程度ｉこなるよう１ 第１及び第３の巻線の巻数Ｎ１．Ｎ３が定められるもの
で、これは、この値が太きすぎると駆動損失が大きくな
り、また、この値より小さすぎるとスイッチングトラン
ジスタＱ８のベース・エミッタ電圧が温度変化ｌこより
変化して適当な値のベース電流を供給し得ぬものである
。

抵抗Ｒ１はベース電流の制限抵抗であり、温度変化ｉこ
よるベース電流の変動が大きくないよう適当な大きさの
抵抗値を有する。

このようｌこして第３の巻線Ｎ３に生じ３ る電圧−−Ｅ３はスイッチングトランジスタの最大１ 負荷電流を充分飽和させるｉこ足るベース電流を供給出
来る値に設定される。

スイッチングトランジスタＱ８がオンした場合、そのベ
ース・エミッタ間の電圧は約０．８Ｖ程度ｌこなるが、
一方第４の巻線Ｎ４には第３の巻線Ｎ３と同極性の電圧
を生じるから、この値を約０．５Ｖ程度ｌこなるよう第
４の巻線の巻回数Ｎ４を設定することにより逆極性のダ
イオードＤ３の両端にはそれらの差の約０．３Ｖの値の
順方向電圧が印加されるが、この程度の電圧ではダイオ
ードＤ３は導通しない。

従って第３の巻線Ｎ３から供給される電流はダイオード
Ｄ３を通して消費されることなく、抵抗Ｒ２）こ少量の
損失を生じる以外はすべてスイッチングトランジスタＱ
、のベース電流となる。

このベース電流ｌこより一次電源Ｅ１からスイッチング
トランジスタＱｓ１インダクタＬ。

を通じて図示しない負荷に最大負荷電流を供給する二次
電源Ｅ２が出力端ＯＵＴ＃こ得られるものである。

第１の巻線Ｎ１に流れる電流は第２図ｂｌこ示されるご
とく抵抗Ｒ１を流れる電流のＮ３／Ｎ １倍の値をもつ
平和な電流■ｂ１と、第１の巻線Ｎ１のインダクタンス
を□１とす、とき□１６１・・−８３７ｉ 定められる傾斜を有する励磁電流■８、とから形成され
る。

次に、第２図ａの時刻ｔ２ｉこなるとパルス信号は印加
されないので駆動トランジスタＱｄはオフとなり、第１
の巻線Ｎ１を流れる電流はＯになるが、第２の巻線Ｎ２
には基準電位Ｇ３よりダイオードＤ１を介して正の電位
Ｅ３に向って逆流する励磁電流が流れる。

このとき第２の巻線Ｎ２の両端には電圧Ｅ３が印加され
るので第４の巻ＭＮ４にはス４ イツチングトランジスタＱＪこ対する電圧−Ｅ３２ が発生し、これがダイオードＤ３を介してトランジスタ
Ｑ５のベース・エミッタに印加されてトランジスタＱ８
をオフさせることになる。

スイッチングトランジスタＱ、のオフによりそのエミッ
タ電圧は下降し、従ってそのベース電圧も下降すること
ｌこなるので、コレクタ・ベース間の接合容量Ｃ８ｂを
通じて充電電流■。

ＯＢが流れる。

この電流［。ＯＢはトランジスタＱ８の最大負荷電流に
略等しい値であり、これがベースに流れ込むとトランジ
スタＱ５は完全（こオフにならずコレクタからエミッタ
ｉこ向って電流が流れ瞬間的（こ大きい損失を生じる結
果、二次降伏を起してトランジスタＱ８を破損させる原
因になるが、ベースに接続されたダイオードＤ３及び第
４の巻線Ｎ４の直列回路を通して上記の充電電流■。

ｏＢはバイパスされるのでトランジスタＱｓのベースに
流れ込むことはない。

この電流は第２の巻線Ｎ２にＮ４■ｏｏＢの値の電流と
して伝送されるが、こ２ れは前記の基準電位Ｇ３よりダイオードＤ１を介して正
の電位Ｅ３１こ向って逆流する励磁電流に含まれる。

第２図Ｃには第２の巻線Ｎ２Ｉこ流れる電流■ｎ２の様
子が示されている。

即ち、時刻ｔ２において駆動トランジスタＱｄがオフし
たとき第２の巻線Ｎ２（こは時刻ｔ２ニおいて第１の巻
線Ｎ、ＩＣ，流れて１ いた励磁電流ＩＸ７に基き−■Ｘ１の値の逆方向２ の励磁電流が流れようとするが、実際は前記したごとく
これから充電電流■。

ｏＢ＋こ基いて第２の巻４ 線Ｎ２１こ伝送される電流−Ｉ。

ＯＢを差し引いた２ ４ 電流が流れることになる。

−ＩｏｏＢに相当する２ 電流は図のバンチングを施した部分として示される。

更に第２の巻線Ｎ２に流れるこの励磁電流は第２の巻１
ｍＮ２のインダクタンスをＬ２とするとき、Ｌ２ｄ Ｉ
、↓＝Ｅ３で定まる傾斜ｉこより減少して０９こｉ なるが、（］こなるとダイオードＤ１ｔこ電流は流れな
くなり第２の巻線Ｎ２の端子ｍにおける電圧は１・１ 弐Ｅ３（１ｅ Ｌ２）Ｅ従って上昇し、遂（こは電圧
Ｅ３（こ達する。

抵抗Ｒ３は端子ｍｌこおける電圧の上昇原炭を遅くする
ことによりトランスの各巻線の浮遊容量に基く振動電圧
の発生を抑止するよう適当な値Ｉこ選定される。

抵抗Ｒ２は雑音電流Ｉこよりスイッチングトランジスタ
Ｑ８のオフが不確実ｔこなるのを防止するようこの雑音
電流をバイパスするためのものである。

第２図ｄは駆動トランジスタＱｄのコレクタ電圧の各時
刻における様子を示すもので時刻ｔ１から時刻ｔ２まで
のパルス信号が入力されてオンの状態の間は電圧Ｏであ
るが、オフになった直後１ Ｅ３（１＋−）の値の電圧Ｅこ上昇する。

従って駆２ 動トランジスタＱｄはこの電圧ｔＣ耐えることを要する
。

この図のオン及びオフ状態における電圧時間積（それぞ
れφ１及びφ２Ｉこて示す。

）は当然等しくなる。

第２図ｅは第２の巻線Ｎ２の端子ｍｌこおける電圧波形
を示し、これは第２図ｄの駆動トランジスタＱｄのコレ
クタ電圧波形と逆であり、且つその電圧値は第１の巻線
Ｎ１の巻回数に対する第２の巻線Ｎ２の巻回数の比でき
まり、この実施例（こおいては小さい値になる。

第２図ｆは第３の巻線Ｎ３の電流波形、第２図ｇは第４
の巻線Ｎ４の電流波形をそれぞれ示している。

第２図りはスイッチングトランジスタＱｓのエミッタに
おける電圧波形を、第２図ｇはインダクタＬ。

を流れる電流波形をそれぞれ表わし、スイッチングトラ
ンジスタＱ８がオンすると一次電源Ｅ、とインダクタＬ
。

のインダクタンスＩこまって定まる傾斜（こより増加す
る電流ＩＱ１がインダクタＬ。

（こ流れる。

次（こスイッチングトランジスタＱ、がオフすると、そ
のコレクタ・ベースの接合容量Ｃｏｂを通って充電電流
り。

ＯＢが短時間流れ、引続きダイオードＤ。

を通って漸減する電流■Ｄｏが流れることが示されてい
る。

パルス入力信号が更び入力端子［ＮＩこ印加されると上
記の動作は繰り返されるものである。

上述したように本発明回路によれば、駆動トランジスタ
のコレクタ、エミッタ回路に挿入されたトランスの一次
側ｌこ中間タップを設けることｌこより、駆動トランジ
スタの導通時ｌこ一方の巻線を流れる励磁電流によって
スイッチングトランジスタを導通させる正電圧を、また
駆動トランジスタの遮断時に他方の巻ＨＥこ流れる逆励
磁電流ｌこよってスイッチングトランジスタを遮断せし
める逆電圧を得るよう、一次側巻線のそれぞれに結合す
る二次巻線を備えるトランスを使用することにより、別
個ｌこ逆駆動手段を形成する必要がないので、この逆駆
動手段を適正な動作状態に設定する煩わしさもなく、構
成が簡単であってコストが低廉であるｆこ拘らず、スイ
ッチングトランジスタの破損を確実ｌこ防止出来ると共
に、スイッチング速度を早くすることが可能（こなるの
で、インダクタンス負荷のスイッチングを行なうための
信頼性に富み且つ性能のすぐれたスイッチング回路を実
現でキルものである。

第１図の実施例Ｅこおいて降圧形ＤＣ−ＤＣコンバータ
回路について述べたが、昇圧形ＤＣ−ＤＣコンバータ回
路は勿論のこと、その他のインダクタンス負荷に電源を
印加する場合等（こ使用して本発明回路はきわめて有用
なものである。

【図面の簡単な説明】

第１図は本発明スイッチング回路を用いた降圧形ＤＣ−
ＤＣコンバータ回路の一実施例、第２図は第１図の回路
の各部における波形図をそれぞれ示す。 Ｌｏ・・・・・・インダクタ、Ｑ８・・・・・・スイッ
チングトランジスタ、Ｑｄ・・・・・・駆動トランジス
タ、Ｔ・・・・・・トランス、Ｎ１・・・・・・第１の
巻線、Ｎ２・・・・・・第２の巻線、Ｎ３・・・・・・
第３の巻線、Ｎ４・・・・・・第４の巻線、Ｄｌ・・・
・・・第１のダイオードｓ Ｄ２・・・・・・第２のダ
イオード、Ｄ３・・・・・・第３のダイオード。

Claims (1)

1. 【特許請求の範囲】 １ インダクタンスを含む負荷ｌこ供給される電源をオ
   ン・オフするスイッチングトランジスタと、入力パルス
   信号の有無に応じてオン・オフ動作する駆動トランジス
   タと、該駆動トランジスタ及び前記スイッチングトラン
   ジスタを結合するトランスとからなり、該トランスは中
   間タップが駆動電源の一方に接続され、一端が前記駆動
   トランジスタを介し、他端が前記駆動電源Ｅこ対して逆
   極性の第１のダイオードを介して共に前記駆動電源の他
   方ｌこ接続されてなる一次巻線の前記中間タップＩこよ
   り分割される第１の巻線及び第２の巻線、前記スイッチ
   ングトランジスタのベース・エミッタ間に順極性の第２
   のダイオードを介して接続される第３の巻線、及び前記
   スイッチングトランジスタのベース・エミッタ間に逆極
   性の第３のダイオードを介して接続される第４の巻線を
   それぞれ備えてなり、前記第３の巻線は前記駆動トラン
   ジスタがオンしたとき電流が通じる前記第１の巻線ｌこ
   より付勢されて前記第２のダイオードを導通して前記ス
   イッチングトランジスタにこれをオン状態にする電流を
   供給し、前記第４の巻線は前記駆動トランジスタがオフ
   したとき励磁電流が通じる前記第２の巻線により付勢さ
   れて前記第３のダイオードを導通して前記スイッチング
   トランジスタｌここれをオフ状態ｌこする逆電圧を供給
   することを特徴とするインダクタンス負荷用スイッチン
   グ回路。 ２ 第３の巻線は少なくともスイッチングトランジスタ
   の最大負荷電流を飽和させる（こ足る電流を供給する充
   分な電圧を発生するよう形成されたことを特徴とする特
   許請求の範囲第１項記載のインダクタンス負荷用スイッ
   チング回路。 ３ 第４の巻線はスイッチングトランジスタがオンした
   際、第３のダイオードを導通せしめない所要のレベルの
   逆電圧を前記第３のダイオードに印加することを特徴と
   する特許請求の範囲第１項記載のインダクタンス負荷用
   スイッチング回路。