JPS5910637B2

JPS5910637B2 - 時分割多重ネツトワ−クの制御方式

Info

Publication number: JPS5910637B2
Application number: JP6654877A
Authority: JP
Inventors: 潤松本
Original assignee: AIPPON KK
Current assignee: AIPPON KK
Priority date: 1977-06-06
Filing date: 1977-06-06
Publication date: 1984-03-10
Also published as: JPS54911A

Description

【発明の詳細な説明】本発明は、時分割多重ネットワークの制御方式に関する
。

従来から、時分割交換機の如き時分割多重ネットワーク
において、多数の加入者を少数の時分割通話チャンネル
で簡単に相互接続させるために、いくつかのチャンネル
を設定して、それぞれ対応する位相のパルス列を設けて
おき、送信者および受信者に、それぞれチャンネルを割
り当てるために、循環記憶装置に送信者および受信者の
番地を記憶させることが行なわれていた。

しカルながら、このような従来の方式では、循環記憶装
置の読み出しパルスと、サンプリングパルスとは別個の
ものであり、これを同期させるために、機構が複雑にな
るという難点があつた。

本発明は、かかる従来の難点を解消すべくなされたもの
で、循環記憶装置の読み出しパルスを、そのままサンプ
リングパルスとして利用して対応する番地のＰＡＭサン
プリングパルスとすることにより、時分割多重ネットワ
ークの制御機構を著しく簡易ならしめたものである。以
下、本発明の方式を時分割多重交換方式に適用した−実
施例につき図面に基づいて説明する。

第１図において、記憶回路（ＲＡＮ−Ｔ）１および（Ｒ
ＡＭ−Ｒ）２はそれぞれ読み出し、書き込みの可能なＩ
Ｃメモリからなつており、ＲＡＭ−Ｔｉは送信側の番地
データを、ＲＡＭ−Ｒ２は受信側の番地データをそれぞ
れ格納する。またクロックカウンター（ＣＫ、ＣＯＵＮ
Ｔ）３はクロックパルスをカウントするレジスタであつ
て、カウントの都度ＢＣＤコードにてＲＡＭ一Ｔｉ及び
ＲＡＭ−Ｒ２に読み出すべき番地を指定し、ＲＡＭ−Ｔ
ｉ或いは図示した実施例における如きＲＡＭ−Ｒ２から
読み出されたデータがリセットデータであつた時リセッ
トされ再度カウントを繰返す。

クロックＣＫＧ４はＣＫ、ＣＯＵＮＴ３にクロツノパル
スを提供するもので、ＲＡＭ−Ｔｉ及びＲＡＭ−Ｒ２の
出力デコーダ（後述）のデコードコントロールをも行な
う。相互に干渉することのないトリステートバッファＴ
ＳＢ−イ１及びＴＳＢ−２６は、ＲＡＭ−Ｔｉ及びＰＡ
Ｍ−Ｒ２に番地データを書き込む場合、書き込み番地（
Ｄａ）をＣＫ、Ｃ０ＵＮＴ３による読み出し番地と置き
替える機能を有している。リセット回路ＲＦＳＥＴＤＥ
ＣＴはＲＡＭ−Ｔｉ或いは図示した実施例における如き
ＲＡＭ−Ｒ２の出力データがリセットデータであつた場
合、これを検出しＣＫ、Ｃ０ＵＮＴ３をリセットする作
用をする。デコーダ（ＴＯＤＥＣ）８及び（ＲＯＤＥＣ
）９はそれぞれＲＡＭ−Ｔ１、ＲＡＭ−Ｒ２の出力デー
タをデコードし、ＰＡＭによる時分割多重ネツトワーク
にそれぞれ送信受信のサンプリング同期パルスを与える
。制御部（ＣＯＮＴＲＯＬ）１０は、外部からのＲＡＭ
−Ｔ１及びＲＡＭ−Ｒ２の書き込み或いは書き替えを要
求する信号、即ちＲＡＭ−Ｔ１を指定するＴＳ，．ＲＡ
Ｍ−Ｒ２を指定するＲＳｌ書き込みを要求するＭＷの信
号により、ＲＡＭ−１１、ＲＡＭ−Ｒ２、ＴＳＢ−１５
及びＴＳＢ−２６をその都度コントロールし、同時にＣ
Ｋ．ＣＯＵＮＴ３をりセツトする機能を有している。即
ち、ＣＯＮＴＲＯＬｌＯは、ＲＳか、ＴＳに信号が与え
られていない限り、ＴＳＢ−１５を開き、ＴＳＢ−２６
を閉じ、かつＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２を読み出し
モードにする。

また、ＲＳ或いはＴＳに信号が与えられた場合には、Ｔ
ＳＢ−１５を閉じ、ＴＳＢ−２６を開き、更にＭＷに書
込信号が与えられた場合には、ＲＳに信号が与えられて
いるときＲＡＭ−Ｒ２を、ＴＳに信号が与えられている
ときはＲＡＭ−Ｔ１をそれぞれ書き込みモードに切り替
えてその時のＤａによつて指定される番地に、Ａｄによ
つて与えられる番地データを書き込む。なお、ＴＳかＲ
Ｓに信号が与えられている間、ＣＫ．ＣＯＵＮＴ３をり
セツトさせる。なお、ＰＡＭ変復調部ＭＤＭｌｌｌａ−
ＭＤＭｎｌｌｎは各々、ＴＯＤＥＣ８及びＲＯＤＥＣ９
の出力によつて時分割多路１２にＰＡＭパルス信号を送
出し、かそ受信する。

次に、以上のような装置において、ＭＤＭｌ（１番地）
から（ＭＤＭ２（２番地）へ、ＭＤＭ２（２番地）から
ＭＤＭｌ（１番地）へ信号を送り、またＭＤＭ３（３番
地）からＭＤＭ４（４番地）へ信号を送る場合の動作に
ついて説明する。

この場合、下記のように、まず、ＲＡＭ−Ｔ１のＯ番地
に（０００１）が、ＲＡＭ−Ｒ２のＯ番地に（００１０
）が書き込まれ、次いでＲＡＭ一Ｔ１の１番地に（００
１０）、ＲＡＭ−Ｒ２の１番地に（０００１）、ＲＡＭ
−Ｔ１の２番地に（００１１）、ＲＡＭ−Ｒの２番地に
（０１００）がそれぞれ書き込まれ、最後にＲＡＭ−Ｒ
２の３番地にりセツトデータ（１１１１）が書き込まれ
る。書き込みは、ＲＡＭ−Ｔ１に書き込むのか、ＲＡＭ
−Ｒ２に書き込むのかをＴＳかＲＳによつて指定し、上
記の番地をＤａにセツトし、データをＡｄにセツトしＭ
Ｗに書込信号を与えることにより行なわれる。

このようにしてＲＡＭ−Ｔ１とＲＡＭ−Ｒ２に、所定の
番地データを書き込み或いは書き替えた後、ＴＳ及びＲ
Ｓの信号を取り去ればＣＫ．ＣＯＵＮＴ３によつて、書
き込まれた番地データが遂時読み出され、そのデータは
ＴＯＤＥＣ８及びＲＯＤＥＣ９によつてデコードされＭ
ＤＭｌ−ＭＤＭｎの内、その番地データに該当するＰＡ
Ｍ変復調部にサンプリング同期パルスを与える。このと
きの動作状態を第２図に示す。

即ち、書き込みが終了しＴＳ及びＲＳに信号がなくなる
と、ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２は読み出しモードと
なり、且つＴＳＢ−１５が開かれ、ＴＳＢ−２６が閉じ
られ、また同時にＣＫ．ＣＯ一ＵＮＴ３はりセツト状態
からカウント状態となり、０からＣＫＧ４のクロツクパ
ルスをカウントし始める。

そこでＣＫ．ＣＯＵＮＴ３の出力が（００００）であつ
た時ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２のＯ番地に格納され
ていた（０００１）、（００１０）をそれぞれ読み出し
、ＴＯＤＥＣ８及びＲＯＤＥＣ９によりＭＤＭｌｌｌａ
の送信ゲートを開いて、ＰＡＭパルス信号を時分割多重
路１２に送り出し、同時にＭＤＭ２の受信ゲートを開い
て、ＭＤＭｌの送出したＰＡＭパルス信号を取り込む。
即ち、ＭＤＭｌからＭＤＭ２に一つのサンブル値が送信
される。このようにして、ＣＫ．ＣＯＵＮＴ３のカウン
トが進み出力が（０００１）となつた時、ＲＡＭ−Ｔ１
及びＲＡＭ−Ｒ２の１番地に格納されている（００１０
）、（０００１）が読み出され今度は、ＭＤＭ２からＭ
ＤＭｌへ一つのサンブル値が送信される。こうしてＲＡ
Ｍ−Ｒ２の３番地に格納されているりセツトデータ（１
１１１）が読み出された時、ＲＥＳＥＴＤＥＣ７がこれ
を検出し、ＣＫ．ＣＯＵＮＴ３をりセツトする。しかる
後ＣＫ．ＣＯＵＮＴ３は再びＯからカウントを開始し、
この動作を繰り返す。このようにして、新たにＲＡＭ−
Ｔ１及びＲＡＭ−Ｒ２の内容が書き込み或いは書き替え
が成されるきでＭＤＭｌ−ＭＤＭｎ（７）ＰＡＭ変復調
部をコントロールし、ネツトワークを構成する。

このときの動作状態を第３図に示す。なお書き替えが成
された場合もりセツトデータは有効データの最後に書き
込まれる。ここで、ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２のメ
モリサイズｍはこの方式のネツトワークに於ける全チヤ
ンネル数（但し、一方向１ｃｈ）となる。

また、上記の例では番地データが１語４ビツト表現とな
つているが、一般的にはＰＡＭ変復調部の数をｎとした
場合′ ｎ＝２ｎの式からｄだけのビツト数が必要となる。

即ちこの場合ＣＫ．ＣＯＵＮＴ３の構成を最低ｍ進のカ
ウンターとし、ＲＡＭ−Ｔ１及びＲＡＭ−Ｒ２のｌ番地
語長をイビツトとすればよい。ここで、ＴＳＢ−１５及
びＴＳＢ−２６の構成′ 一は、
ｍ＝２ｍであるようにｍ／ビツト分を用意すればよい。

また、ＲＥＳＥＴＤＥＣｒはイビット分の構成とし、Ｔ
ＯＤＥＣ８及びＲＯＤＥＣ９の容量もｄビツト、ｎアウ
トの構成とすればよい。したがつてＤａ．．Ａｄにも、
それぞれｍ′ビツト、イビットを与える必要がある。こ
こで、ＣＫＧ４に必要なクロツク周波数Ｆｃｋは、
Ｆｃｋ＝２ｆｓ−ｍで表わされる。

ｍは上記の最大チヤンネル数、Ｆｓは、伝送帯域の最高
周波数であり、２はサンプリング定理による伝数である
。またＦｓの復調を保障するチヤンネル数をＭｃｈとす
れば、Ｆｃｋ＝２ｆｓ″Ｍｃｈでよい事となり、使用チヤンネル数が増加するにしたが
つて、１個のＰＡＭ変復調部に与えられるサンプリング
周波数は低下し、Ｍｃｈを上回つた場合Ｆｓを保証しな
くなる。

例えばＰＡＭ変復調部の数を１６、最大チヤンネル数を
８、有効チヤンネル数を４、伝送帯域を８ＫＨ２とした
場合、ＣＫ．ＣＯＵＮＴ・・・８進カウンターＴＳＢ−１，．ＴＳＢ−２・・・３ビツトＲＡＭ−Ｔ，
．ＲＡＭ−Ｒ・・・８Ｘ４ビツトＲＥＳＥＴＤＥＣ・・
・４ビットＴＯＤＥＣ，．ＲＯＤＥＣ・・・４ビツト、
１６アウトとなる。

また、この時必要なＦｃｋは、Ｆｃｋ＝２×８（ＫＨ２）Ｘ４二６４（ＫＨ？．）で６４ＫＨ２にすればよいことになる。

次に外部による書き込み、書き替えのコンチロール、即
ち、Ｄａ，Ａｄ，ＴＳ，ＲＳ及びＭＷのコントロールに
ついてみると、この期間はＰＡＭ変復調部に対するサン
プリング同期パルスの送出は停止されるので事実上問題
とならない範囲の時間内でこれを処理する必要がある。

この点を考慮すれば、Ｄａ，Ａｄ，ＴＳ，ＲＳ及びＭＷ
のコントロールは、マニユアルによつてもよいが本方式
の場合は、プロセツサ及びコンピユータによる手段が有
効である。因に取り扱う伝送信号が音声の場合、別途実
験により、１ｓｅｃ毎の書き替えを想定した場合１２．
５ｍ８ｅｃ程度までの時間であれば事実上無視できると
いう結果が得られている。以上の説明からも明らかなよ
うに、本発明の方式によれば、メモリにネツトワークの
構成を書き込み、また書替え、消去することによつて簡
便にネツトワークを構成することができる。即ち、メモ
リをネツトワークそのものと見立てたコントロールをす
ることができる。また、送信、受信のサンプリングパル
スの同期はメモリの番地を対応させることによつて成さ
れ、ソフト的に同期処理できる。更に、使用チヤンネル
の少ない場合は、高品質サービスとなり、トラヒツク需
要量の増加に伴ない、品質を低下させることにより、サ
ンプリングパルスを効率よく決定することができ、かつ
、専用のＩＣは一切使用せず既存のＩＣのみを用い、経
済的且つコンパクトに構成できる。

なお以上の説明では、本発明を時分割多重ＰＡＭ変換方
式に適用した例につき説明したが、本発明は、かかる実
施例に限定されるべきものではなく、ＰＣＭ，．ＰＷＭ
時分割多重方式の制御、モザイク表示板等の図形表示制
御、文字表示制御等にも使用することが可能である。

【図面の簡単な説明】

第１図は本発明による時分割多重ネツトワークの制御方
式の一実施例のプロツク図、第２図は書き込みにおける
各信号の動作を示す説明図、第３図は読み出しにおける
各信号の動作を示す説明図である。１，２・・・・・・記憶装置、３・・・・・・クロツク
カウンタ一、４・・・・・・クロツク、５，６・・・・
・・トリステートバツフア、７・・・・・・りセツト回
路、８，９・・・・・・デコーダ、１１ａ〜１１ｎ・・
・・・・ＰＡＭ変復調回路。

Claims

【特許請求の範囲】

１記憶装置を２個に区分し、かつ受信側の番地データ
と送信側の番地データを、それぞれ異なる区分の記憶装
置に順次記憶し、前記受信側の番地データと前記送信側
の番地データを、決められた時刻毎に前記各区分につい
て順次再生すると共に、再生された番地データに対応す
る番地の変復調回路に、再生された時刻に対応して前記
再生された番地データをサンプリングパルスとして送る
ことを特徴とする時分割多重ネットワークの制御方式。