JPS596593B2 - Inverter control circuit - Google Patents
Inverter control circuitInfo
- Publication number
- JPS596593B2 JPS596593B2 JP52066484A JP6648477A JPS596593B2 JP S596593 B2 JPS596593 B2 JP S596593B2 JP 52066484 A JP52066484 A JP 52066484A JP 6648477 A JP6648477 A JP 6648477A JP S596593 B2 JPS596593 B2 JP S596593B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reactor
- terminal
- signal
- main circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明はインバータ装置における主回路トランジスタの
電力損失を低減するようにしたインバータ制御回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an inverter control circuit that reduces power loss of main circuit transistors in an inverter device.
従来のインバータ装置の一具体例を第1図で示すと、E
1は直流電源、TR1〜TR6はパワートランジスタ、
D1〜D6はフィードバックダイオード、DTIは主回
路電流検出器、Mはモータ、B、C、はベース制御回路
、Liはリアクトルであわ、各相間は磁気的に結合して
いる。A specific example of a conventional inverter device is shown in FIG.
1 is a DC power supply, TR1 to TR6 are power transistors,
D1 to D6 are feedback diodes, DTI is a main circuit current detector, M is a motor, B and C are base control circuits, Li is a reactor, and each phase is magnetically coupled.
上記従来のインバータ装置の制御回路を第2図について
説明すると、この図はアナログーテイジタル変換回路A
/D1の具体例であわ、V1は電源、Alは増幅器、R
1 、R2は抵抗である。The control circuit of the conventional inverter device described above will be explained with reference to FIG. 2. This figure shows an analog-to-digital conversion circuit A
In the specific example of /D1, V1 is the power supply, Al is the amplifier, and R
1, R2 is a resistance.
また、第3図はベース制御回路6−具体例であわ、R、
C、は6進リングカウンタ、1C1〜1C12はテイジ
タルゲートICである。上述のような構成となつている
ため、まず第2図に示したアナログーテイジタル変換回
路は、端子Aから入力される検出器DTIの出力電圧と
、抵抗R4と抵抗R2によつて分圧される電位を増幅器
Alによつて比較し、増幅器Alの←)端子電位が…端
子電位より高ければ、出力端子BはLになわ、逆の場合
はHになる。Further, FIG. 3 shows a concrete example of the base control circuit 6.
C is a hexadecimal ring counter, and 1C1 to 1C12 are digital gate ICs. Since it has the above-mentioned configuration, the analog-to-digital conversion circuit shown in FIG. The output terminal B becomes L if the ←) terminal potential of amplifier Al is higher than the terminal potential, and vice versa.
また増幅器Alの出力がHのとき、主回路パワートラン
ジスタD1が導通し、Lのとき主回路パワートランジス
タD、が不導通となるように論理が組まれている。第4
図に端子Bの出力波形を示し、また第5図は第3図に示
したベース制御回路の1a〜1fの各端子出力の波形を
示す。第6図は第2図の端子2a〜2fの出力波形で、
この第6図の各信号波形によつて、各主回路トランジス
タTR1〜TR6を、駆動している。また回路上必要か
あれば絶縁増幅器を用いることもある。以上述べた制御
信号により主回路トランジスタTR,〜TR6を,駆動
した場合のモータ相電流の一部を第7図の波形で示す。
この第7図の拡大図を第8図に示すと、t はゝ
0Nパワートランジスタの導通時間、TOFFはパワー
トランジスタの不導通時間、IOは平均電流、ΔIはリ
ツプル電流を示す。Further, the logic is configured such that when the output of the amplifier Al is H, the main circuit power transistor D1 is conductive, and when the output is L, the main circuit power transistor D is non-conductive. Fourth
The figure shows the output waveform of terminal B, and FIG. 5 shows the waveform of each terminal output from terminals 1a to 1f of the base control circuit shown in FIG. 3. Figure 6 shows the output waveforms of terminals 2a to 2f in Figure 2.
Each of the main circuit transistors TR1 to TR6 is driven by each signal waveform shown in FIG. An isolation amplifier may also be used if the circuit requires it. Part of the motor phase current when the main circuit transistors TR, -TR6 are driven by the control signals described above is shown in waveforms in FIG.
When an enlarged view of this Fig. 7 is shown in Fig. 8, t is
0N power transistor conduction time, TOFF is power transistor non-conduction time, IO is average current, and ΔI is ripple current.
この従来の制御方式では常に2個のパワートランジスタ
が導通か、または不導通という2つのスイツチングモー
ドで運転される。この2つのスイツチングモードを等価
回路で示すと、第9図A,bのようになる。図に}いて
2LはリアクトルL1のインダクタンス、2tおよびr
はモータ内部インピーダンス、eはモータ内部の発生電
圧である。ここで、モータ内部インピーダンスはリアク
トルのインダクタンスに比較して小さいものと仮定し、
省略すると、T,tは次のようにして求められる。(H
,−e)t =2L・2ΔIであるから八XTまた第
9図BJ.V)
t +t め最小値はe=oのときであり、0N0F
Fエ一!
最高スイツチング周波数f は次の(3)式のよM
axうになる。In this conventional control scheme, the two power transistors are always operated in two switching modes: conducting or non-conducting. The equivalent circuits of these two switching modes are shown in FIGS. 9A and 9B. In the figure, 2L is the inductance of reactor L1, 2t and r
is the motor internal impedance, and e is the voltage generated inside the motor. Here, assuming that the motor internal impedance is small compared to the reactor inductance,
If omitted, T and t are obtained as follows. (H
, -e) Since t = 2L・2ΔI, 8XT and FIG. 9BJ. V) t + t The minimum value is when e=o, 0N0F
F-1! The maximum switching frequency f is M as shown in equation (3) below.
I'm going to be ax.
すなわち、(3)式によつて与へられるスイツチング周
波数から回路定数を決定することができる。That is, the circuit constants can be determined from the switching frequency given by equation (3).
従来の制御方式では(3)式によつて主回路スイツチン
グ周波数が決定されるため、リアクトルL1大きくする
、またはリツプル電流ΔIを大きくするなどコスト的か
つまた性能的に充分といえない欠点があつた。リアクト
ル、同一電流リツプルΔIならば主回路のスイツチング
周波数は1/2になるような制御方式にし、主回路トラ
ンジスタの電力損失を低減し、信頼性も向上させる。In the conventional control system, the main circuit switching frequency is determined by equation (3), which has the disadvantage of not being sufficient in terms of cost and performance, such as increasing the reactor L1 or increasing the ripple current ΔI. . If the reactor has the same current ripple ΔI, the switching frequency of the main circuit is reduced to 1/2, thereby reducing the power loss of the main circuit transistor and improving reliability.
換言すれば、リアクトルL,の容量を小さくし、コスト
パーフオーマンスの良いインパータ装置の制御回路を提
供することを目的としている。以下、本発明の構成につ
いて説明すると、本発明は従来の制御方式にさらにもう
一つの制御方式を追加したものである。In other words, the purpose is to reduce the capacity of the reactor L, and to provide a control circuit for an impert device with good cost performance. The configuration of the present invention will be explained below.The present invention adds yet another control method to the conventional control method.
すなわち、従来の制御方式では2個のパワートランジス
タが同時に導通、または不導通という2つのモードのみ
であつたが、本発明は、さらに2個のパワートランジス
タのうち一方が導通、他方が不導通となるような制御方
式を付加したものである。そこで、本発明の原理説明を
一実施例の作用とともに第10図について述べると、同
図に}いて、A,b,cは3つの主回路のスイツチング
モードである。That is, in the conventional control method, the two power transistors were in only two modes: conducting and non-conducting at the same time, but the present invention further allows one of the two power transistors to be conducting and the other to be non-conducting. This is an additional control system. Therefore, the principle of the present invention will be explained with reference to FIG. 10 along with the operation of one embodiment. In the figure, A, b, and c are the switching modes of the three main circuits.
ここでaを力行、モードbを還流、モードcを回生と呼
ぶことにすると、上記3つのモードは負荷力率によつて
いろいろ変化するが、モータ負荷による遅れ力率の場合
は、a→b−+c→b→a→b−+c・・・・・・また
はa→b→a→b・・・・・・という状態をくりかえす
。a−?b→c−+b→a→b→c・・・・・・という
モードを繰りかへす場合の主回路トランジスタのスイツ
チング周波数は次のようにして求められる。すなわち、
モードaの場合は従来方式と同様に2L・2Δモードb
の場合はt −?・・・・・・・・・(4)NRP−
cモードcの場合はt
乙b●乙a1
?・・・・・・・・・(2)
E
・・・・・・・・・(5)ただしe=」のときL(ただ
しe=−」→ ・・・・・・(6)すなわちa→b→c
の1サイクルあたりの各々パワートランジスタの0N−
0FF繰り返し最小16L●Δ1時間は?となシ
P.
最高スイツチングはFmax=一巴U−・・・・・・(
7)1C八Tすなわち従来の制御方式に比較してスイツ
チング周波数が1/2になる。If we call a the power running, mode b the recirculation, and mode c the regeneration, the above three modes vary depending on the load power factor, but in the case of a lagging power factor due to the motor load, a→b -+c→b→a→b-+c...or a→b→a→b...The state is repeated. a-? The switching frequency of the main circuit transistor when repeating the mode b→c-+b→a→b→c . . . is determined as follows. That is,
In the case of mode a, 2L/2Δ mode b is the same as the conventional method.
If t -?・・・・・・・・・(4) NRP-
In the case of c mode c, t otsu b● otsu a1?・・・・・・・・・(2) E ・・・・・・・・・(5) However, when e='', L (however, e=-'' → ・・・・・・(6) That is, a →b→c
0N- of each power transistor per cycle of
0FF repetition minimum 16L●Δ1 hour? Tonashi P. The highest switching is Fmax=Ichitomoe U-・・・・・・(
7) 1C8T, that is, the switching frequency is halved compared to the conventional control system.
第11図について説明すると、この変換回路は指令信号
と検出信号Aを比較し、主回路パワートランジスタ制御
信号を作成するものであつて、R3〜RlOは抵抗、V
Rlは可変抵抗、A2〜A5は増幅器、D7〜D8はダ
イオードである。Explaining FIG. 11, this conversion circuit compares a command signal and a detection signal A to create a main circuit power transistor control signal, and R3 to RlO are resistors and V
Rl is a variable resistor, A2 to A5 are amplifiers, and D7 to D8 are diodes.
A2,A3はそれぞれR7/R3,R8/R4の増幅度
をもち、A4,A,は指令信号と検出信号を比較する比
較器として動作する。R,,R,Oはヒステリシス巾を
きめる正帰還用の抵抗であり、これはむやみにスイツチ
ング周波数が高くならないよう実使用範囲で決定される
不感帯を形成している。VR,は還流信号と回生信号に
レベル差を与える可変抵抗器である。この第11図では
、増幅器A4の出力eが回生信号、増幅器A5の出力D
が還流信号であつて、検出信号Aの入力電位は主回路電
流が大きいほど電位レベルが負に大きいものとする。増
幅器A2,A3の出力電位も負である。例へばA4の(
ニ)入力端子電位がA4の(ト)入力端子電位よ)も高
ければ、増幅器A4の出力cはLレベル、すなわち主回
路電流0FF信号、逆の場合はA4の出力cはHレベル
、すなわち主回路電流0N信号となる。増幅器A3,A
5も同様に動作する。次にリングカウンタとの組合せを
第12図に示すと、3a〜3fの出力波形は第13図の
ようになる。第14図は4a〜4fの出力波形で1アー
ム主回路トランジスタは前述の力行、還流、回生の3つ
のモードでスイツチングをくりかへすことが理解される
。第12図に訃いて120この導通信号のうち還流信号
が前半600に与えられる理由は還流状態で1つのトラ
ンジスタのみを導通、他方のトランジスタを不導通にさ
せるために必要である。以上述べた本発明は充分実用に
耐えるものであるが、いろいろのデイジタルゲートIC
を組み合わせているため、6個の信号のタイミングが、
わずかではあるが変動することがある。A2 and A3 have amplification degrees of R7/R3 and R8/R4, respectively, and A4 and A operate as comparators that compare the command signal and the detection signal. R, , R, and O are positive feedback resistors that determine the hysteresis width, and form a dead zone determined within the actual usage range to prevent the switching frequency from becoming unnecessarily high. VR is a variable resistor that provides a level difference between the freewheeling signal and the regenerative signal. In this FIG. 11, the output e of the amplifier A4 is the regenerative signal, and the output D of the amplifier A5 is
is a reflux signal, and the input potential of the detection signal A becomes more negative as the main circuit current becomes larger. The output potentials of amplifiers A2 and A3 are also negative. For example, A4 (
d) If the input terminal potential of A4 (g) input terminal potential) is also high, the output c of amplifier A4 is L level, that is, the main circuit current 0FF signal, and in the opposite case, the output c of A4 is H level, that is, the main circuit current 0FF signal. The circuit current becomes a 0N signal. Amplifier A3,A
5 operates similarly. Next, when a combination with a ring counter is shown in FIG. 12, the output waveforms of 3a to 3f are as shown in FIG. 13. FIG. 14 shows output waveforms 4a to 4f, and it is understood that the one-arm main circuit transistor performs switching in the three modes of power running, circulation, and regeneration described above. The reason why the reflux signal is given to the first half 600 of the conductive signals 120 in FIG. 12 is necessary to make only one transistor conductive and the other transistor non-conductive in the reflux state. Although the present invention described above is sufficiently practical, it is applicable to various digital gate ICs.
Because it is combined, the timing of the six signals is
There may be slight fluctuations.
そのため、主回路電流制御信号、すなわち第11図のC
,D信号にリングカウンタ入力信号によつて動作させた
単安定マルチバイブレータ0SMの出力信号を用いて、
第12図に付加して第15図のように組合せると、電力
制御装置の指令周波数に同期して、安定な周波数制御特
性が得られる。いわば、これは主回路に悪影響を与えな
い程度に、強制的にトランジスタ0N信号を与えること
になる。本発明の一実施例では負荷としてモータを用い
たが、他の負荷装置でも同様の効果を奏する。Therefore, the main circuit current control signal, that is, C in FIG.
, using the output signal of the monostable multivibrator 0SM operated by the ring counter input signal as the D signal,
When combined as shown in FIG. 15 in addition to FIG. 12, stable frequency control characteristics can be obtained in synchronization with the command frequency of the power control device. In other words, this forces the transistor ON signal to such an extent that it does not adversely affect the main circuit. Although a motor is used as the load in one embodiment of the present invention, similar effects can be achieved with other load devices.
以上述べたように、本発明による制御方式、制御回路を
用いれば、従来の制御方式と比較して、主回路パワート
ラ″ンジ不夕のスイツチング周波数を1/4に低減する
ことができる。換言すれば、回路に使用されるリアクト
ルの容量値を小さくできるなど、コスト・パーフオーマ
ンスが向上するとともに、スイツチング制御時の主回路
の周波数の安定性が向上し、信頼性の高いものが得られ
る効果がある。As described above, by using the control method and control circuit according to the present invention, the switching frequency of the main circuit power transition can be reduced to 1/4 compared to the conventional control method. For example, the capacitance of the reactor used in the circuit can be reduced, which improves cost performance, and improves the frequency stability of the main circuit during switching control, resulting in high reliability. There is.
第1図はインバータ装置の主回路図、第2図は従来の電
流制御方式のアナログーデイジタル変換回路図、第3図
は従来のベース制御回路図、第4図はA/D出力波形図
、第5図、第6図は第3図のベース制御回路の出力波形
図、第7図は主回路電流波形図、第8図は第7図の拡大
図、第9図は従来の制御方式による主回路等価回路図、
第10図は本発明による制御方式の主回路等価回路図、
第11図は本発明によるアナログーデイジタル変換回路
図、12図は本発明によるベース制御回路第13図は第
12図の中間出力波形図、第14図は本発明によるベー
ス制御回路の出力波形図、第1g1;Mけ木登明の他の
霊施例による主回路周波数安定化制御回路図である。
E,・・・直流電源、TR,〜TR6・・・パワートラ
ンジスタ、D1〜D8・・・ダイオード、DTl・・・
検出器、M・・・モータ、L1・・・リアクトル、B,
C,・・・ベース制御回路、A/D,・・・アナログー
デイジタル変換器)VcO...電源)Al5A5゜8
゜増幅器)R1〜RlO・・・抵抗、VR,・・・可変
抵抗器、R,C,・・・リングカウンタ、ICl−〜I
C27・・・デイジタルゲートIClOSM・・・単安
定マルチバイブレータ、2L・・・リアクトルL1のイ
ンダクタンス、2t,r・・・モータ内部インピーダン
ス、e・・・モータ内部発生電圧、なお図中同一符号は
同一、または相当部分を示す。Figure 1 is the main circuit diagram of the inverter device, Figure 2 is a conventional current control analog-to-digital conversion circuit diagram, Figure 3 is a conventional base control circuit diagram, Figure 4 is an A/D output waveform diagram, Figures 5 and 6 are output waveform diagrams of the base control circuit in Figure 3, Figure 7 is a main circuit current waveform diagram, Figure 8 is an enlarged view of Figure 7, and Figure 9 is based on the conventional control method. Main circuit equivalent circuit diagram,
FIG. 10 is an equivalent circuit diagram of the main circuit of the control method according to the present invention,
Fig. 11 is an analog-to-digital conversion circuit diagram according to the present invention, Fig. 12 is a base control circuit according to the present invention, Fig. 13 is an intermediate output waveform diagram of Fig. 12, and Fig. 14 is an output waveform diagram of the base control circuit according to the present invention. , 1st g1; is a main circuit frequency stabilization control circuit diagram according to another example of Tomiaki Mkeki. E,...DC power supply, TR, ~TR6...power transistor, D1-D8...diode, DTl...
Detector, M...Motor, L1...Reactor, B,
C, . . . base control circuit, A/D, . . . analog-digital converter) VcO. .. .. Power supply) Al5A5゜8
゜Amplifier) R1~RlO...Resistance, VR,...Variable resistor, R, C,...Ring counter, ICl-~I
C27... Digital gate IClOSM... Monostable multivibrator, 2L... Inductance of reactor L1, 2t, r... Motor internal impedance, e... Motor internally generated voltage, Note that the same symbols in the diagram are the same. , or a significant portion.
Claims (1)
流リアクトルの一方の端子に直列にエミッタ端子を接続
した第1の主トランジスタ、および上記直流リアクトル
の他方の端子に直列にコレクタ端子を接続した第2の主
トランジスタを備えてなる回路、この回路3組に並列に
接続された直流電源と前記直流リアクトルのエミッタ接
続端子から前記直流電源の負端子に逆並列に接続した帰
還ダイオード、前記直流リアクトルのコレクタ接続端子
から前記直流電源の正端子に逆並列に接続された帰還ダ
イオードからなり、前記直流リアクトルのセンタ・タッ
プが負荷に接続されるインバータ回路を備えると共に、
この回路に、主回路電流の検出信号と指令信号にレベル
差を持たせた信号とをそれぞれ比較してカ行モード、還
流モード、及び回生モード制御信号を得る2つの比較回
路を配備して、該制御信号と前記各トランジスタのベー
ス制御信号との論理積を得ることにより主回路トランジ
スタのスイッチング周波数を制御することを特徴とする
インバータ制御回路。 2 インバータ回路としてそれに単安定マルチバイブレ
ータを付加したことを特徴とする特許請求の範囲第1項
記載のインバータ制御回路。[Claims] 1. A DC reactor with a center tap, a first main transistor having an emitter terminal connected in series to one terminal of the DC reactor, and a collector connected in series to the other terminal of the DC reactor. A circuit comprising a second main transistor with terminals connected to it, a DC power supply connected in parallel to the three sets of the circuit, and a feedback diode connected in antiparallel from the emitter connection terminal of the DC reactor to the negative terminal of the DC power supply. , an inverter circuit comprising a feedback diode connected in antiparallel from a collector connection terminal of the DC reactor to a positive terminal of the DC power supply, and a center tap of the DC reactor connected to a load;
This circuit is equipped with two comparison circuits that compare the main circuit current detection signal and the command signal with a level difference, respectively, to obtain the power mode, circulation mode, and regeneration mode control signals. An inverter control circuit characterized in that the switching frequency of the main circuit transistors is controlled by obtaining an AND between the control signal and the base control signal of each of the transistors. 2. The inverter control circuit according to claim 1, further comprising a monostable multivibrator added thereto as an inverter circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52066484A JPS596593B2 (en) | 1977-06-06 | 1977-06-06 | Inverter control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52066484A JPS596593B2 (en) | 1977-06-06 | 1977-06-06 | Inverter control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS541824A JPS541824A (en) | 1979-01-09 |
| JPS596593B2 true JPS596593B2 (en) | 1984-02-13 |
Family
ID=13317097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52066484A Expired JPS596593B2 (en) | 1977-06-06 | 1977-06-06 | Inverter control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596593B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301496A (en) * | 1979-09-19 | 1981-11-17 | International Telephone And Telegraph Corporation | Use of an inductor within a full bridge d.c.-d.c. power converter |
-
1977
- 1977-06-06 JP JP52066484A patent/JPS596593B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS541824A (en) | 1979-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644531B2 (en) | Arm-on detection circuit for on-delay compensation | |
| CN112054665A (en) | Converter | |
| JPS63198581A (en) | Dc component corrector for inverter output voltage | |
| JPH07222493A (en) | Control equipment for dc actuator in electronic equipment for electric power | |
| JPS596593B2 (en) | Inverter control circuit | |
| CN112803812B (en) | Motor train unit power supply and control method thereof | |
| US11309806B2 (en) | Modified pulse-width modulation control zero-voltage-switching power inversion circuits | |
| JP2001298330A (en) | Isolated pwm power amplifier | |
| SU919028A1 (en) | Transistor converter | |
| SU760352A1 (en) | VOLTAGE CONVERTER < 11) 760352 ί (51) M Cl. 3 H 02 M 7/515 (53) UDC 621. .314.6 (088.8) 1 | |
| SU788314A1 (en) | Voltage converter | |
| JPH0140524B2 (en) | ||
| SU785960A1 (en) | Trigger device | |
| SU1580525A1 (en) | Push-pull transformer power amplifier | |
| SU860244A1 (en) | Two-cycle self-excited transistor inverter | |
| JPS603677Y2 (en) | High voltage DC/DC converter | |
| SU1394363A1 (en) | D.c. voltage converter | |
| SU993405A1 (en) | Converter | |
| SU1582298A1 (en) | Stabilized converter | |
| JPS631592Y2 (en) | ||
| SU1070677A1 (en) | D.c.voltage converter | |
| SU913534A1 (en) | SELF-EXCITING TRANSISTOR INVERTER 1 | |
| SU1385211A1 (en) | Two-cyclic transistor inverter | |
| SU1506536A1 (en) | Transistor gate | |
| SU1265958A1 (en) | D.c. voltage converter |