JPS599996B2 - 半導体装置の駆動法 - Google Patents

Description

【発明の詳細な説明】 本発明は電荷転送素子の駆動法に関するものであり、そ
の目的とするところは、該素子駆動のための周辺回路の
簡略化にある。

近年、半導体集積回路技術の急速な発達を基礎として、
熱非平衡状態のキャリアを外部信号により半導体基板内
を自由に移動させることが可能な電荷転送素子が提案さ
れ、実用化研究がなされてきた。該素子は大別して、電
荷結合素子（ＣＣＤ）とバケツリレー素子（ＢＢＤ）と
に分かれ、シフトレジスタ、撮像素子としての応用が期
待されている。しかるに、当該素子を駆動するには、ク
ロックパルス群、電荷注入のたゆの入力サンプリングパ
ルス、電荷検出部におけるホールド回路のためのリセッ
トパルス等、各種のパルスが必要であり、周辺回路が複
雑となる。本発明は、かかる周辺回路の繁雑さを軽減す
るための新しい駆動法を提供するものである。

本発明は、前記入力サンプリングパルスと前記リセット
パルスとの位相とパルス幅とを同一にすることにより達
成され、位相設定とパルス幅設定のための回路を簡略化
できる利点がある。次に、図面を参照して、本発明を詳
細に説明する。なお、説明に際しては、二相駆動型電荷
結合素子を用いるが、本発明はかかる素子以外にも、単
相〜四相駆動型素子、あるいはバケツリレー型素子にも
何ら変更なく適要され得ることは、本明細書の記載より
明らかである。第１図は従来の二相駆動型電荷結合素子
の動作を説明する図である。

同図において、１は当該素子、２は電荷注入源として作
用する半導体基板とは導電型を異にする拡散層、３は２
に接続された配線、４は電荷注入量を制御する入力ゲー
ト電極、５は４に接続された配線、６、７は一組の配線
８、９に接続される転送電極群、１０は９に接続された
最終転送電極、１１は出力ゲート電極、１２は１１に接
続された配線、１３は半導体基板と導電型を異にする電
荷検出のための浮動拡散層、１４は１３を周期的にリセ
ットするためのリセット電極、１５は１４に接続された
配線、１６は１３と同様の拡散層であり、配線１７に接
続されている。また、該浮動拡散層１３は、同一基板上
に設けられたソースフォロアＦＥＴ１、Ｂのゲート八接
続される手段を有し、該素子１からの出力信・ 号はソ
ース抵抗１９両端の電位として検出される。かかる構造
の電荷結合素子の動作の詳細は、当該分野の技術者には
周知であるので、アナログシフトレジスタとしての簡単
な説明を行なう。

第２図は第１図に示した素子を駆動するための各部波形
を示す図であり、Ｎチヤネル型素子について図示されて
いる。同図において、２８，２９，２３，２５はそれぞ
れ８，９，３，１５に印加されるパルス波形であり、２
９は１９の両端に現われる出力信号波形である。第２図
に示した時刻Ｔ。では、パルス２８は正電圧となるので
、配線８に接続された電極６下の基板表面には深い電位
の井戸が形成される。一方、入力ゲート電極４へは配線
５を介して、アナログシフトレジスタへの入力電気信号
即ち被遅延信号が印加されているので、該電極４下の基
板表面電位は該信号に応じて決定される。さらに、電荷
注入源拡散層２は正方向の逆バイアス電圧が印加されて
いるので、前記電位の井戸への電荷注入は行なわれない
。次に時刻ｔ［では、該逆バイアス電田が浅くなるので
、当該電荷注入が行なわれる。かかる注入は時刻Ｔ，で
の２３，２８および入力ゲート電極４への信号電圧によ
り決定される。即ち、注入電荷量は入力ゲート電極下の
チヤネルコンダクタンスにより制岬されることが知られ
ている。時刻ｔ１後では、２が再び大きく逆バイアスさ
れるので、該コンダクタンスが０となつて電荷注入が行
なわれなくなる。即ち、被遅延信号はパルス２３により
サンプリングされることになる。次に時刻Ｔ２では、配
線８，９への印加電圧が逆転するので、時刻Ｔ，におい
て注入され、電極６下に局在した電荷は、電極７下へ転
送される。

なお当然のことながら、二相駆動を実現するため ，′
に電極６および７下には電位の方向性がつけられている
必要がある。かかる方向性は種々の方法により達成され
ることが公知であり、さらに、本発明には本質的に関係
しないので、図示されていない。前記注入電荷は周知の
如く、二相パルスを供 こ給することにより、図１に示
した素子内部を順次右方向へ転送される。次に電荷検出
機構について説明する。時刻Ｔ，では、転送された電荷
は、配線９に接続された最終転送電極１０下の電位の井
戸に局在する。かかるクロツクパルスの位相関係 ４時
の時刻Ｔ，では、２５に示すりセツトパルスが、配線１
５を介して、りセツト電極１４に印加される。該電極１
４には、絶縁膜を介して端部を重複する拡散層１６が設
けられており、当該１６は配線１７を介して、外部の逆
バイアス直流電源に接続されている。このため、浮動拡
散層１３は、１６をドレイン、１４をゲート、１３をソ
ースとするＭＯＳＦＥＴの一部を構成するので、該１３
の電位は１６への供給電圧と等しくなるまで充電される
。時刻Ｔ，直後には、２５のパルスが０ボルトに復帰す
るので、りセツト電極１４下のチヤネルが消滅し、ソー
ス１３は外部回路と電気的に絶縁される０次に時刻Ｔ４
では、２９のパルスがＯボルトになりｔ前記電極１０下
の電位の井戸が浅くなり、直流バイアスされた出力ゲー
ト電極１１下を通つて、電荷が１３へ流入する。該１３
に付随する静電容量の電圧依存性が十分に小さい場合に
は、ソース１３の電位変化は該流入電荷量に比例し、か
つ、ホールド機能を有する。１８のＭＯＳＦＥＴは適切
な動作条件下では、該ＦＥＴのゲート電圧、即、１３の
電位と、ソース電圧、即ち、１９の端子電圧とは正比例
するので、ソース１３の電位変化と相似な出力電圧波形
２９が得られることになる。

かかるアナログシフトレジスタ即遅延回路の動作におい
ては、駆動パルス群として、二組の転送パルス群と入力
サンプリングパルスおよびりセツトパルスが不可欠であ
る。特に、入力サンプリングパルスとりセツトパルスの
位相とパルス幅とを個個に変化させていた従来の１駆動
方法では、合計四つの時定数発生回路を必要とし、さら
に、クロツクパルスの周期を変化させて遅延時間を変化
させるような可変遅延線への応用の場合には、かかる時
定数発生回路を該周期に応じて制御する必要が生じ周辺
回路が複雑になる。これに対して本発明によれば、かか
る時定数回路を半減することが可能であり、周辺回路の
簡略化が可能である。第３図は本発明の一実施例を示す
図で、図１に示した素子を駆動するための各部パルス波
形を示している。同図において、図２と同一番号は同一
物を示している。同図において、２５′はりセツト電極
１５へのりセツトパルスを示しており、サンプリングパ
ルス２３とは同位相、同一パルス幅で、極性のみ反転し
ていることに特徴がある。かかるりセツトパルスとサン
プリングパルスとが２８の正電圧の期間内の時刻Ｔ。で
発生するならば、前述したりセツト機能とサンプリング
機能とは何ら支障なく達成されることは明らかである。
当該動作時における出力信号波形は２９′で示されてい
る。即ち、出力信号は２９のパルスがＯボルトになる時
刻ｔ１からＴ。までの期間ホールドされることになる。
しかるに、該ホールド期間が、りセツトパルス周期と比
して小さいときには、高い周波数の被遅延信号に対する
出力信号のレスボンスの劣化は少ないものの、出力信号
中に含まれる遅延信号のエネルギは小さくなり、Ｓ／Ｎ
が劣化する欠点がある。第４図は、かかる欠点を排除す
ることを目的とした、本発明の好ましい他の一実施例を
示す図である。同図において、第１図と同一番号は同一
構成要素を示している。同図において、出力ゲート電極
１１に隣接する最終転送電極１０′は配線８に接続され
ている。第５図は第４図の素子を，駆動する各部パルス
波形を示す図であり、第２図と同一番号は同一構成要素
を示し、３５，３３はそれぞれ、配線１５，３へ印加さ
れるりセツトパルス、サンプリングパルスであり、３９
は１９両端に得られる出力信号波形である。第４図に示
した素子構造例では、第１図の従来構造と異なり、転送
電極の相が入出力端で同一となつている。かかる構造例
では、３９の出力信号波形で示したように、パルス２８
の立下り時刻、即ち、電荷の浮動拡散層１３への流入時
刻ｔ１と、りセツトパルス印加時刻Ｔ。間の期間を、ク
ロツクパルスの半周期以上に設定できるため、出力信号
中に含まれる遅延信号のエネルギは大きくなり、Ｓ／Ｎ
が劣化しない利点がある。第３図、第５図に波形を示し
た素子駆動例では、いずれも入力ゲート電極４に被遅延
信号を印加し、拡散層２へサンプリングパルスを印加す
る場合が示された。しかるに、入力ゲート電極４にサン
プリングパルスを印加し、拡散層２へ被遅延信号を印加
する駆動法も可能である。かかる駆動法においては、サ
ンプリングパルスは第３図、第５図の場合と異なり、り
セツトパルスと同一極性となるため、パルス増幅用のク
ロツクドライバ一が共有できることになる。当該駆動法
においては、従来方法と比較して時定数発生回路の減少
と共に、クロツクドライバ一の台数をも減少させ得るの
で本発明の利点力叶分に発揮される。次に、第１図〜第
５図に示した電荷注入法に比して、より優れた注入特性
を有する駆動法に本発明を適用した一実施例を示す。か
かる電荷注入法は、ポテンシヤルイクイリブレーシヨン
法（ＰＯｔｅｎｔｉａｌｅｑｕｉｌｉｂｒａｔｉＯｎ！
ＮｅｔｈＯｄ）と呼ばれており、入力ゲート直下のチヤ
ネルコンダクタンスの大小で注入量を制御するのではな
く、入力ゲート直下の障壁高さで制御することに特徴が
ある。第６図〜第８図は本発明の一実施例を説明する図
であり、第１図〜第５図と同一番号は同一構成要素を示
している。第６図において、４０は入力ゲート電極４と
第一の転送電極６との中間に配置された電極であり、配
線４１を介して外部直流バイアス電源に接続されている
。

第７図は第６図に示した素子１を駆動するための各部パ
ルス波形を示した図である。第８図は電荷注入の機構を
説明するための、注入部の詳細な動作図であり、第６図
と同一番号は同一構成要素を示している。同図ａ−ｄは
第７図に示したＴ。−Ｔ３の各時刻における入力ゲート
電極近傍の電位関係および注入電荷の振舞を示している
。電荷注入法について簡単な説明をする。時刻Ｔ。では
、３３により２が強く逆バイアスされているので、４０
直下に形成された電位の井戸には電荷が注入されない。
時刻ｔ１では３３により２が順方向寸前にまでバイアス
されるので、入力ゲート電極に印加されている被遅延信
号電圧の大きさに依らず、４０直下の電位の井戸は電荷
が十分に注入される。時刻Ｔ２ではパルス波形３３によ
り拡散層２が強く逆バイアスされるので、時刻ｔ１で過
剰に注入された電荷の一部は再び拡散層領域２へ戻され
る。かかる電荷の移動は当該電極４と４０直下の基板表
面電位が等しくなるまで続けられる。即ち、電極４０直
下の電位の井戸内に蓄積される電荷量は、電極４へ印加
される被遅延信号により制御される。次に時刻Ｔ３では
電極６下に深い電位の井戸が形成されるので、前記注入
電荷は該６直下へ転送される。さらに、第６図第７図に
示されているように、時刻ｔ１では、４０下への電荷の
過剰注入と同時に、パルス３５により浮動拡散層１３は
りセツトされる。かかるりセツトおよび電荷検出機構は
第４図に示された実施例の場合と同一なので説明は省略
する。以上の様に、ポテンシヤル エクイリブレーシヨ
ン法と呼ばれる電荷注入法に対しても本発明は容易に実
施されることが明らかである。第９図、第１０図は杢発
明の他の実施例を説明する図であり、複数の転送チヤネ
ルを有する電荷結合素子に対しての実施例である。

第９図はかかる構成の素子の平面図であり、第１０図は
該素子駆動のための各部パルス波形である。第９図にお
いて、第１図〜第８図と同一番号は同一構成要素を示し
ている。同図において、５０は複数個の転送チヤネルに
電荷を順次注入するための制御電極で、第１０図５１に
示したパルス列が印加されている。７′，６′は第二の
転送チヤネルを構成する転送電極でそれぞれ配線９′，
８′に接続され、さらに、９′，８７はそれぞれ他の配
線９，８と接続される手段を有しており、第１０図に示
された２９，２８の二相パルスが供給されている。

第９図に示した構成例では、注入源拡散層２にサンプリ
ングパルス５２が印加され、入力ゲート電極４には被遅
延信号が印加され、電極４０には適当な直流バイアス電
圧が印加されており、第６図〜第８図で説明したポテン
シヤル エクイリプレーシヨン法により注入電荷量がサ
ンプリングされている。かかるサンプリングは電荷転送
のためのパルス群２８，２９の周波数の二倍の周波数で
行なわれ、注入電荷量は制脚電極５０直下を通過して、
制御パルス５１により、電極６および７′下に交互に移
動させられる。これらの電荷は６，７・・・５３および
７′，６′・・・５４でそれぞれ構成される別個の転送
チヤネル内を転送され、出力ゲート電極１１下を経て浮
動拡散層１３へ交互に導入される。かかる交互の流入は
、各転送チヤネルの最終転送電極が５３，５４であり、
それぞれ位相の異なるパルス２８，２９が供給されてい
ることより容易に理解される。当該浮動拡散層１３は、
入力サンプリングパルス５２と同位相、同一パルス幅の
りセツトパルス６４により当該電荷導入毎にりセツトさ
れる。かかる動作により抵抗１９を介して出力信号電圧
５５が得られる。以上の説明により、複数個の転送チヤ
ネルを有する、いわゆるマルチフレックス構造の素子に
対しても本発明の適用が可能であることが明らかになつ
た。なお説明には、二つの転送チヤネルを有するデユプ
レツクス構造が用いられたが、広く一般のマルチフレッ
クス構造にも適用できることは明細書の記載より明らか
である。以上、本発明について、実施例を挙げて詳細な
説明を行つた。

本明細書に記載された如く、本発明は、電荷転送素子の
駆動周辺回路の簡略化が可能であり、その効果は大きい
。なお、説明にはアナログシフトレジスタを用いたが、
本発明はかかる分野のみに限定されることなく、電気的
な電荷注入法を用いる応用例、即ち、光電変換撮像素子
へのバイアス電荷注入等に広く応用できる。

【図面の簡単な説明】

第１図は電荷結合素子の動作を説明する図で、１は電荷
結合素子、Ｌ旦はＭＯＳＦＥＴｌ２，ｌ３，ｌ６は拡散
層、４，６，７，１０，１１，１４は電極、３，５，８
，９，１２，１５，１７は配線、１９は抵抗である。 第２図は第１図の素子駆動のための各部パルス波形であ
り、２８，２９，２３，２５はそれぞれ第１図の８，９
，３，１５への供給パルス波形であり、２９は出力信号
波形である。

Claims (1)

【特許請求の範囲】
1. １ 電荷転送素子へ電気的に制御された電荷量を注入す
   るために、電荷注入部へ第一のパルスを供給する手段と
   、電荷検出部に設けられたホールド機能を有する浮動拡
   散層を周期的に一定電位に充電するための第二のパルス
   を供給する手段と、該素子内での電荷転送が達成される
   ような複数個のパルス列を供給する手段とを併せ有する
   電荷転送素子の駆動法において、前記第一のパルスと前
   記第二のパルスとが繰り返し周波数、パルス発生開始時
   刻、およびパルス幅が同一であること、あるいは、繰り
   返し周波数およびパルス発生開始時刻が同一であること
   を特徴とする前記電荷転送素子の駆動法。