JPS6015277B2 - Drive circuit for thin film EL element - Google Patents
Drive circuit for thin film EL elementInfo
- Publication number
- JPS6015277B2 JPS6015277B2 JP12694877A JP12694877A JPS6015277B2 JP S6015277 B2 JPS6015277 B2 JP S6015277B2 JP 12694877 A JP12694877 A JP 12694877A JP 12694877 A JP12694877 A JP 12694877A JP S6015277 B2 JPS6015277 B2 JP S6015277B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- electrode
- thin film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
本発明は電気的書込み、電気的消去、電気的論出し、光
学的書込みの諸機能を持つメモリ付薄膜ELマトリック
ス素子に光学的消去を可能にする駆動回路を提供するも
のである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a drive circuit that enables optical erasing of a thin film EL matrix element with a memory having various functions of electrical writing, electrical erasing, electrical logic, and optical writing. It is something.
メモリ付薄膜ELマトリックス素子の構成及び特性は本
件出願人が出願した特願昭50−83767号「大容量
性表示素子の駆動回路」(特関昭52一6412号公報
参照)その他に説明したが、もう一度簡単に説明する。The structure and characteristics of the thin-film EL matrix element with memory are described in Japanese Patent Application No. 83767/1983 filed by the present applicant entitled "Drive Circuit for Large Capacitance Display Element" (see Japanese Patent Application Publication No. 52-6412) and others. , I will briefly explain it again.
薄膜EL表示装置はガラス基板の上に透明電極を縞状に
配置し、この上に例えばY203、Si3N4、Ti0
2、山203等の謎電物質を、更にこの上に例えばMn
をドープしたZnS(黄燈発光)等の蟹光層を、その上
に更にY匁3、Si3N4、TiQ、Aら03等の誘電
物質を蒸着法、スパッタ法等の薄膜技術により500〜
10000Aの厚さに被着して2重絶縁型3層構造にし
て、その上に上記透明電極と直交する方向に綿状電極を
配置しマトリックス形電極を構成する。かかる構造の3
層構造薄膜由L表示装置において、第1の電極群のうち
の一つと第2の電極群のうちの一つを選び適当な交流電
圧を印加すると、この両軍極が交差して挟まれた微少面
積部分が発光する。これが画面の一絵素に相当する。こ
れの組合せによって、文字、記号模様等を表示0する。
このような構造のELは輝度や寿命、安定性の点で従来
の分散型EL素子に比して優れた特性を有しているが、
このELは新たに印加電圧と発光輝度の間にヒステリシ
ス特性を示す。最初電圧振タ幅V,のパルスを印加する
と、輝度は低レベルの輝度B,にある。ここで維持電圧
V.は発光閥値電圧VthとするとV,>Vhである。
維持電圧V,の連続印加では輝度B,は維持される。次
に誓込み電圧V2を印加すると、輝度は高レベルの輝度
&まで一挙に上昇し、以後一定時間内に電圧が維持電圧
V,に再び戻しても輝度は先の簸度B,より大きい輝度
弦に落着く。維持電圧V,の連続印加では輝度B2は維
持される。この状態のとき、次に消去電圧V3を印加す
ると、輝度レベルは急激に減少し、再び維持電圧V,ま
で戻すと前の低レベルの輝度Bに落着く。この履歴現象
は書き込み電圧の振幅やパルス幅(図示せず)、パルス
周波数に応じて任意の小ループをとりうる。即ち中間調
の表示も可能である。このように一度書込み電圧、又は
消去電圧を与えると、各絵素は維持パルスによってそれ
ぞれ与えられた階調を失わずに発光し続けるのが、この
EL表示装置の他の表示装置に無い大きな特徴である。
上記の各蟹圧は組成や膜厚の物理条件や製造条件、印加
波形により大分異なるが、因みにある試作例ではVth
=200V、V,=210V、V2=210〜280V
、V3=190yである。本発明は上記した3層構造薄
膜EL表示装置の駆動回路に関し、本発明の一実施例の
回路を第1図に示して、以下これを説明する。10は前
記薄膜EL素子であり、ここでは透明電極1 1よりな
る列(X)電極X,〜Xmと、アルミニウム電極12よ
りなる行(Y)電極Y,〜Ynのみを示す。In a thin film EL display device, transparent electrodes are arranged in stripes on a glass substrate, and on this, for example, Y203, Si3N4, Ti0
2. Add a mysterious electric material such as Mt. 203, and add, for example, Mn on top.
A dielectric layer such as ZnS (yellow light emitting) doped with ZnS (yellow light emitting) is formed on top of the dielectric material such as Y, Si3N, TiQ, A03, etc. by thin film technology such as vapor deposition or sputtering.
It was deposited to a thickness of 10,000 Å to form a double-insulated three-layer structure, and a cotton-like electrode was placed thereon in a direction perpendicular to the transparent electrode to form a matrix electrode. 3 of such structure
In a layered thin film L display device, when one of the first electrode group and one of the second electrode group is selected and an appropriate alternating current voltage is applied, the two poles intersect and are sandwiched. A small area emits light. This corresponds to one picture element on the screen. By combining these, characters, symbol patterns, etc. are displayed.
ELs with this type of structure have superior characteristics compared to conventional dispersion type EL elements in terms of brightness, lifespan, and stability.
This EL newly exhibits hysteresis characteristics between applied voltage and luminance. When a pulse of voltage amplitude V, is initially applied, the brightness is at a low level brightness B,. Here, the maintenance voltage V. is V,>Vh, where Vth is the luminous threshold voltage.
When the sustaining voltage V, is continuously applied, the brightness B, is maintained. Next, when the pledge voltage V2 is applied, the brightness increases all at once to a high level of brightness &, and even if the voltage returns to the maintenance voltage V again within a certain period of time, the brightness remains the same as the previous level B, a higher brightness. It settles on the strings. The brightness B2 is maintained by continuously applying the sustaining voltage V. In this state, when the erase voltage V3 is applied next, the brightness level decreases rapidly, and when it is returned to the sustaining voltage V, it settles down to the previous low level of brightness B. This hysteresis phenomenon can take any small loop depending on the amplitude, pulse width (not shown), and pulse frequency of the write voltage. That is, it is also possible to display halftones. A major feature of this EL display device, which other display devices do not have, is that once a write voltage or erase voltage is applied, each picture element continues to emit light without losing the gradation given to it by the sustain pulse. It is.
The above pressures vary greatly depending on the physical conditions of composition and film thickness, manufacturing conditions, and applied waveform, but in a prototype example, Vth
=200V, V, =210V, V2=210~280V
, V3=190y. The present invention relates to a driving circuit for the above three-layer thin film EL display device, and a circuit according to an embodiment of the present invention is shown in FIG. 1, and will be described below. Reference numeral 10 denotes the thin film EL element, and here only column (X) electrodes X, -Xm made of transparent electrodes 11 and row (Y) electrodes Y, -Yn made of aluminum electrodes 12 are shown.
薄膜EL素子は×電極の右端に議出し駆動時に用いる参
照電極rを有する。201まY電極へ正の維持電圧Vs
,を電源ラインAより供給する回路で、トランジスタ2
1,22よりなり、各電極Y,〜Ynとはダイオードを
介して接続する。The thin film EL element has a reference electrode r used at the time of display and driving at the right end of the x electrode. 201 Positive sustaining voltage Vs to Y electrode
, is supplied from power line A, and transistor 2
1 and 22, and are connected to each electrode Y, to Yn via a diode.
3川まX電極をアースに導くスイッチング回路で、各電
極X,〜Xmにトランジスタ31・・・・・・・・・が
電極X,〜Xmとアース間に接続される。A switching circuit connects the three electrodes X to ground, and a transistor 31 is connected to each electrode X, -Xm between the electrodes X, -Xm and the ground.
このトランジスタのベースには、ラインBに加えられる
維持信号SUS4と読出し信号READがダイオード3
2,………を介して加えられ、またラインCに加えられ
る書込み信号WRITE、消去信号ERASEと維持信
号SUS4が水平バィナリアドレス信号によって動作す
るアナログスイッチ33を介して加えられる。このトラ
ンジスタ31,・・・・・・・・・は維持パルスを薄膜
EL素子の全面に印加するスイッチング素子として作用
し、また書込み消去、論出しの時の電極を選択するスイ
ッチング素子として作用する。40‘ま全てのX電極へ
ラインDより正の維持電圧Vs,を供球給する回路で、
ラインEに加えられる維持信号SUS3によって動作す
るトランジスタ41,42よりなり、各電極X,〜Xm
とはダイオード43,・・・・…・・を介して接続され
る。A sustain signal SUS4 and a read signal READ applied to line B are connected to the base of this transistor through a diode 3.
A write signal WRITE, an erase signal ERASE and a sustain signal SUS4, which are applied via lines C and C, are applied via an analog switch 33 operated by a horizontal binary address signal. These transistors 31, . . . act as switching elements for applying sustaining pulses to the entire surface of the thin film EL element, and also act as switching elements for selecting electrodes for writing, erasing, and logical logic. 40' is a circuit that supplies a positive sustaining voltage Vs from line D to all X electrodes,
Consisting of transistors 41 and 42 operated by a sustain signal SUS3 applied to line E, each electrode X, ~Xm
and are connected via diodes 43, . . . .
5川ま全てのY電極が,〜Ynをアースに導く回総で、
各電極はダイオード51,・・・・・・・・・を介して
維持信号SUS2によって動作するトランジスタ52に
接続される。All five Y electrodes lead ~Yn to the ground,
Each electrode is connected via a diode 51, . . . to a transistor 52 operated by a sustain signal SUS2.
60はY電極&,〜Ynを選択するスイッチング回路で
、各電極と電源ラインFの電圧Vwer間に高耐圧スイ
ッチングトランジスタ61,・・・・…・・とダイオー
ド62,…・・・・・・が接続され、上記トランジスタ
61は垂直バイナリアドレス信号によって動作するデコ
ーダ63によって制御される。60 is a switching circuit for selecting Y electrodes &, ~Yn, and between each electrode and the voltage Vwer of power supply line F, high voltage switching transistors 61, . . . and diodes 62, . . . are connected, and the transistor 61 is controlled by a decoder 63 operated by a vertical binary address signal.
デコーダ63は高電圧トランジスタにより直接トランジ
スタ61のベースを駆動するよう構成され、或いはオプ
トアイソレータ等によりバィナリアドレス信号のレベル
シフトを行い、5ボルト程度の出力によりトランジスタ
61のベースを駆動するよう簿成される。上記電源ライ
ンFは後述する第2図の回路によって書込み電圧、消去
電圧、読出し電圧を薄膜EL素子の動作モーWこ合わせ
て選択的に出力し、上記トランジスタ61の1個を通し
て選ばれたY電極の1つに上記電圧を印加する。70は
トランジスタ71,………のコレクタをX電極にそれぞ
れ接続して×電極を選択する選択論出しスイッチング回
路である。The decoder 63 is configured to directly drive the base of the transistor 61 with a high voltage transistor, or is configured to level shift the binary address signal using an opto-isolator or the like and drive the base of the transistor 61 with an output of about 5 volts. be done. The power supply line F selectively outputs a write voltage, an erase voltage, and a read voltage in combination with the operation mode W of the thin film EL element by a circuit shown in FIG. The above voltage is applied to one of the two. 70 is a selection logic switching circuit which connects the collectors of the transistors 71, . . . to the X electrodes and selects the X electrode.
上記トランジスタ71,・・・・・・・・・のェミツタ
は全て議出し電流検出用抵抗R,に接続される。トラン
ジスタ71,・・・….・・はバイナリアドレス信号を
受けてその出力がベースに供総合されるアナログマルチ
プレクサ72によって選択的に1個のトランジスタのオ
ン・オフが制御される。このアナログマルチプレクサに
はRCA製CD−4051が適当である。上記アナログ
マルチプレクサはMOSトランジスタで構成されており
、MOBトランジスタは電圧制御型素子であるので、入
力ゲート容量が数PF以下と小さく、そのため僅かな過
渡電流が流れた後は電流が流れない。しかも議出し電流
検出用抵抗R,の両端は逆並列に接続したダイオードで
クランプされているので、両端の電位降下は0.7V以
上にはならない。このためアナログマルチプレクサのア
ドレス入力はバィナリアドレス回路の出力からせいぜい
0.7V下がるのみであり、この程度ではアナログマル
チプレクサ中のデコーダの動作には全く問題がない。特
にC−MOSを用いればロジックの動作には殆んど電流
が要らず、選択トランジスタのベース電流分のみが主と
して流れるだけであり消費電力はごく僅かである。80
は論出し回路で、トランジスタ81は議出し時と維持駆
動時に全てのX電極をアースする時、オープンコレクタ
バッフア82を介して得られる信号SUS4とREAD
によってオンになり、議出し時には消去電流を除去する
ための参照電流を抵抗R2に発生させるためのトランジ
スタである。The emitters of the transistors 71, . . . are all connected to the output current detection resistor R. Transistor 71,... ... is selectively turned on/off of one transistor by an analog multiplexer 72 which receives a binary address signal and whose output is combined with its base. The RCA CD-4051 is suitable for this analog multiplexer. The analog multiplexer is composed of MOS transistors, and since MOB transistors are voltage-controlled elements, the input gate capacitance is as small as several PF or less, so no current flows after a small transient current flows. Moreover, since both ends of the output current detection resistor R are clamped by diodes connected in antiparallel, the potential drop at both ends does not exceed 0.7V. Therefore, the address input of the analog multiplexer is only 0.7 V lower than the output of the binary address circuit, and at this level there is no problem with the operation of the decoder in the analog multiplexer. In particular, if C-MOS is used, almost no current is required for logic operation, and only the base current of the selection transistor flows, resulting in very little power consumption. 80
is a logic circuit, and the transistor 81 outputs the signals SUS4 and READ obtained via the open collector buffer 82 when all the X electrodes are grounded during the start and sustain drive.
This transistor is turned on by the resistor R2 and generates a reference current in the resistor R2 to remove the erase current at the time of readout.
このときトランジスタ81のベース電流が電流検出用抵
抗R2に流れるのを防止するため、トランジスタ81が
オフの期間常にコンデンサC,に一定電圧を供給し、ト
ランジスタ81がオンのときだけコンデンサC,により
抵抗R3とともに構成する時定数(=C,R3)の時間
だけトランジスタ81をオンにして、ベース電流はコン
デンサC,、抵抗R3のベースェミツタ間を流れるよう
工夫されている。増幅器83は抵抗R,に得られる読出
電流と抵抗R2に得られる参照電流を受け、同相の信号
成分、即ち謙出電流中の変位電流を除去する。この増幅
器83の出力はしベル検出及び判定回路に接続され、薄
膜EL素子の選択された絵素の発光状態(書込み状態と
消去状態)を検出する。第2図は第1図の回路において
、維持電圧、書込み電圧、消去電圧、読出し電圧を供給
する電源回路を示し、維持電圧に等しい電圧を持つ電源
101はトランジスタ102を介して電源ラインA,D
に維持電圧Vs,を供給する。At this time, in order to prevent the base current of the transistor 81 from flowing to the current detection resistor R2, a constant voltage is always supplied to the capacitor C while the transistor 81 is off, and only when the transistor 81 is on, the capacitor C is connected to the resistor R2. The transistor 81 is turned on for a time corresponding to a time constant (=C, R3) formed together with R3, and the base current flows between the capacitor C and the base emitter of the resistor R3. The amplifier 83 receives the read current obtained through the resistor R, and the reference current obtained through the resistor R2, and removes the in-phase signal component, that is, the displacement current in the output current. The output of this amplifier 83 is connected to a bell detection and determination circuit to detect the light emitting state (written state and erased state) of the selected picture element of the thin film EL element. FIG. 2 shows a power supply circuit that supplies a sustain voltage, a write voltage, an erase voltage, and a read voltage in the circuit of FIG.
A sustaining voltage Vs, is supplied to.
トランジスター02はこのトランジスタのコレクタベー
ス間に挿入された抵抗戊4によって常にベース電流が供
給されており常時オンしている。またトランジスタ10
2のベースとアース間に抵抗R5とコンデンサC2の並
列回路と全面消去用トランジスタ103が挿入される。
トランジスタ103のベースに全面消去信号ALERA
SEが加えられるとき、トランジスタ103がオンして
トランジスタ102のベースがアースされる。このため
電源ラインA,0の電圧は維持電圧以下、即ち消去電圧
以下あるいは消去電圧になる。しかし、トランジスタ1
02のベースにコンデンサC2と抵抗R5が接続されて
いるため、この時定数(約数100肌秒)に従ってトラ
ンジスタ102のコレクタェミッタ間の電圧降下は小さ
くなり、除々に維持電圧Vs,に回復する。電源ライン
A,Dは回路20のラインAと40のラインDに電圧を
供総合するので、回路20,30,40と50のスイッ
チング動作により薄膜EL素子全軍極に×電極より、あ
るいはY電極より維持電圧Vs又は消去電圧が加えられ
、薄膜EL素子は交番に維持駆動と全面消去駆動をする
。トランジスタ104は抵抗R6とR7によって設定さ
れてライン105に消去電圧を供V給する。The transistor 02 is constantly supplied with base current by a resistor 4 inserted between the collector and base of this transistor, and is always turned on. Also, transistor 10
A parallel circuit of a resistor R5 and a capacitor C2, and a full erase transistor 103 are inserted between the base of the transistor 2 and the ground.
The entire erase signal ALERA is applied to the base of the transistor 103.
When SE is applied, transistor 103 is turned on and the base of transistor 102 is grounded. Therefore, the voltage of the power supply lines A, 0 becomes below the sustain voltage, that is, below the erase voltage or the erase voltage. However, transistor 1
Since capacitor C2 and resistor R5 are connected to the base of transistor 102, the voltage drop between the collector and emitter of transistor 102 decreases according to this time constant (approximately several hundred skin seconds), and gradually recovers to the maintenance voltage Vs. . Since the power supply lines A and D combine the voltages to the line A of the circuit 20 and the line D of the circuit 40, the switching operations of the circuits 20, 30, 40, and 50 connect all of the thin film EL elements to the X electrode or the Y electrode. A sustain voltage Vs or an erase voltage is applied to the thin film EL element, and the thin film EL element alternately performs sustain drive and full erase drive. Transistor 104 is set by resistors R6 and R7 to provide an erase voltage on line 105.
ライン105には消去信号ERASEによって動作する
トランジスタ106,107が挿入され、消去信号が加
えられるとき回路60の電線ラインFに消去電圧を供謙
合する。消去信号ERASEが発生するとき、選択絵素
を含むX電極とY電極を選択するため、水平パイプリア
ドレス信号がアナログスイッチ33に加えられ、トラン
ジスタ31を選択し、また垂直バィナリアドレス信号が
デコーダ63に加えられ、トランジスタ61を選択する
。トランジスタ108はライン109に講出し電圧を供
給する。トランジスタ108は議出し信号READによ
って動作するトランジスタ110によってオンオフ制御
される。読出し信号READが得られるとき、選択絵素
を含むX電極とY電極を選択するため、前述のように動
作してトランジスタ61の1個がオンになり、トランジ
スタ31の1個だけがオフになり、トランジスタ71の
1個がオンになる。しかして論出し出力が抵抗R,に現
われ、これが同相除去増幅器83を経て読出し信号を検
出する。トランジスタ111は常時オン、トランジスタ
112は書込み時以外はオンしておりコンデンサC3に
図示する極性に充電する。Transistors 106 and 107 operated by the erase signal ERASE are inserted in the line 105, and provide an erase voltage to the wire line F of the circuit 60 when the erase signal is applied. When the erase signal ERASE is generated, a horizontal pipe read address signal is applied to the analog switch 33 to select the transistor 31, and a vertical binary address signal is applied to the decoder in order to select the X electrode and Y electrode containing the selected picture element. 63 and selects transistor 61. Transistor 108 provides an output voltage on line 109. Transistor 108 is turned on and off by transistor 110 operated by read signal READ. When the read signal READ is obtained, in order to select the X electrode and Y electrode that include the selected picture element, one of the transistors 61 is turned on and only one of the transistors 31 is turned off, operating as described above. , one of the transistors 71 is turned on. The logic output then appears at resistor R, which detects the read signal via common mode rejection amplifier 83. Transistor 111 is always on, transistor 112 is on except during writing, and charges capacitor C3 to the polarity shown.
書込み信号WRITEが加えられると、インバータ11
3を介してトランジスタ1 12のベース電位を0電位
にしてこれをオフさせる。一方、信号WRITEによつ
てトランジスタ114,115,116がオンし、コン
デンサC3の一側を電源101の電位に持ち上げ、従っ
てトランジスタ111をオフして、ライン1 17に電
源1 01とコンデンサC3の充電電圧の合計電圧を供
給する。コンデンサC3の充電電圧は書込み電圧と亀源
101の電圧の差の電圧に設定されているのでライン1
17には書込み電圧が得られる。書込み信号が得られる
とき、選択絵素を含む×電極とY電極を選択するため、
前述のように動作してトランジスタ61の1個とトラン
ジスタ31の1個がオンする。以上のようにして薄膜E
L素子は第i図及び第2図の回路により、電気的な維持
駆動、全面消去駆動、選択的消去駆動、選択的書込み駆
動、選択的議出し駆動が行われる。本発明は以上の回路
において、特に光消去駆動をする回路を提供するもので
ある。When the write signal WRITE is applied, the inverter 11
3, the base potential of the transistor 112 is set to 0 potential to turn it off. On the other hand, the signal WRITE turns on transistors 114, 115, and 116 and raises one side of capacitor C3 to the potential of power supply 101, thus turning off transistor 111 and charging power supply 101 and capacitor C3 to line 117. Supply the total voltage of the voltage. Since the charging voltage of capacitor C3 is set to the difference between the write voltage and the voltage of voltage source 101, line 1
A write voltage is obtained at 17. When a write signal is obtained, in order to select the × electrode and Y electrode that include the selected picture element,
Operating as described above, one of the transistors 61 and one of the transistors 31 are turned on. As described above, the thin film E
The L element is subjected to electrical sustain drive, full erase drive, selective erase drive, selective write drive, and selective output drive by the circuits shown in FIGS. i and 2. Among the above circuits, the present invention particularly provides a circuit for optical erasure driving.
即ち、第1図の回路中、回路20のトランジスタ22の
コレクタとアース間にダイオード201を挿入し、また
回路40のトランジスタ42のコレクタとアース間にダ
イオード202を挿入する。That is, in the circuit of FIG. 1, a diode 201 is inserted between the collector of the transistor 22 of the circuit 20 and the ground, and a diode 202 is inserted between the collector of the transistor 42 of the circuit 40 and the ground.
これらダイオードはアース→薄膜EL素子の経路を作り
、光消去動作を容易にするものである。光消去動作を次
に第3図のタイムチャートとともに説明すると、維持パ
ルスSUSI〜SUS4を加えて、回路20と30、回
路40と501こより交番維持駆動を行ない、光消去駆
動をする場合は、薄膜EL素子の両端電圧が0であると
き維持パルスSUS2のパルスaとSUS4のパルスb
を加えて薄膜EL素子10の×電極とアース間にあるト
ランジスタ31,・・・・・・・・・、Y電極とアース
間にあるトランジスタ52をオンにして、X電極とY電
極を短絡させる。These diodes create a path from the ground to the thin film EL element and facilitate the photo-erasing operation. Next, the optical erasing operation will be explained with reference to the time chart in FIG. When the voltage across the EL element is 0, pulse a of sustain pulse SUS2 and pulse b of SUS4
, the transistors 31, . . . , between the X electrode and the ground of the thin film EL element 10, and the transistor 52 between the Y electrode and the ground are turned on to short-circuit the X electrode and the Y electrode. .
同時に上記パルスaとbが加わっているとき、クセノン
ランプ(図示しない。)のトリガパルスcが出力され、
クセノンランプの光が薄膜EL素子に照射される。この
光照射のため、EL層の界面に蓄積された分極電荷がE
L層の光伝導により緩和され消去が行われる。光消去に
よる緩和電流は上記トランジスタ31,・.・・.・・
.・52を介して流れる以外に、ダイオード201,2
02を介しても流れ、本発明では分極緩和電流の回路を
トランジスタ31.………,52によって薄膜EL素子
→アースへ流れる回路と、ダイオード201,202に
よってアース→薄膜EL素子へ流れる回路を形成するこ
とにより、電荷の移動経路を形成し、分極緩和電流の流
れる回路を多〈形成して光消去を容易にしている。この
光消去時には維持パルスを印放していない期間薄膜伍L
素子の両端をダイオード201、トランジスタ31,…
……、ダイオード202、トランジスタ52によって短
絡しているため電気的萱込み、消去、藷出いさ行うこと
ができず、従ってこれらの動作を光消去時に禁止するよ
うに制御しなければならないが、維持パルスの周波数は
500HZ程度であるのに対して通常のクセノンランプ
の繰返し周波数は40HZ程度が限度であるから光消去
を連続的に行う場合でも光消去の一周期間を持つだけで
次に書込み等の動作に移ることができ、実際問題として
は光消去のための他の動作がズ坪劇こ遅れることはない
。When the above pulses a and b are applied at the same time, a trigger pulse c of the xenon lamp (not shown) is output,
The thin film EL element is irradiated with light from the xenon lamp. Due to this light irradiation, the polarized charges accumulated at the interface of the EL layer are
It is relaxed and erased by photoconduction in the L layer. The relaxation current due to photo-erasing is generated by the transistors 31, .・・・.・・・
..・In addition to flowing through the diodes 201 and 2
02, and in the present invention, the polarization relaxation current circuit is connected to transistors 31.02. By forming a circuit that flows from the thin film EL element to the ground by . Polymer is formed to facilitate optical erasure. During this light erasing, the thin film 5L is
Both ends of the element are connected to a diode 201, a transistor 31,...
. . . Since the diode 202 and the transistor 52 are short-circuited, electrical input, erasure, and output cannot be performed. Therefore, these operations must be controlled to be prohibited during optical erasure, but it is not possible to maintain them. The pulse frequency is about 500Hz, whereas the repetition frequency of a normal xenon lamp is limited to about 40Hz, so even when light erasing is performed continuously, there is only one cycle of light erasing, and the next writing etc. As a practical matter, other operations for light erasing will not be delayed by much.
薄膜EL素子の光消去以外の動作を第3図のタイムチャ
ートとともに説明すると、光書込み駆動は維持駆動パル
スが加えられているとき、クセノントリガパルスdが与
えられ、光書込みが行われる。The operation of the thin film EL element other than optical erasing will be explained with reference to the time chart of FIG. 3. In the optical writing drive, when the sustain driving pulse is applied, the xenon trigger pulse d is applied, and optical writing is performed.
なお、この光書込み駆動をするとき、パルスa,bはな
く、パルスa,bの部分に点線で示すタイムチヤートに
なる。上記光消去及び光書込み駆動時にクセノンランプ
が薄膜EL素子の全面に光照射されるならば全面同時消
去、全面同時書込みが行われる。Note that when performing this optical writing drive, there are no pulses a and b, and a time chart is shown by dotted lines in the portions of pulses a and b. If the xenon lamp irradiates the entire surface of the thin film EL element with light during the optical erasing and optical writing driving described above, simultaneous erasing and writing of the entire surface are performed.
またクセノンランプが薄膜EL素子に部分的に光照射さ
れるならば部分的な消光去、部分的な光書込みが行われ
ることになる。′読出し駆動をするとき論出しパルスR
EADが維持パルスのない期間に発生してラインFに議
出しパルスを供給する。Furthermore, if the xenon lamp partially irradiates light onto the thin film EL element, partial extinction and partial optical writing will occur. 'When performing read drive, logic pulse R
EAD occurs during the absence of sustain pulses and provides an initiation pulse on line F.
同時にデコーダ63が動作して選択絵素を含むY電極に
接続されたトランジスタ61をオンにする。またアナロ
グマルチプレクサ33が動作して選択絵素を含むX電極
以外の電極に接続されたトランジスタ31をオンにし、
またアナログマルチプレクサ72が動作して選択絵素を
含むX電極に接続されたトランジスタ71をオンにして
議出し出力を読出回路80に供給する。議出しパルスが
供給されるとき選択絵素にはパルス電圧eが加えられ、
非選択絵素には電圧が加えられない。電気的な書込み駆
動、又は消去駆動するとき、パルスWRITE又はER
ASEが発生してラインFに書込みパルス電圧g又は消
去パルス電圧fがデコ−ダ63とアナログマルチプレク
サ33により選択絵素にのみ加えられる。At the same time, the decoder 63 operates to turn on the transistor 61 connected to the Y electrode including the selected picture element. Further, the analog multiplexer 33 operates to turn on the transistor 31 connected to the electrode other than the X electrode including the selected picture element,
Further, the analog multiplexer 72 operates to turn on the transistor 71 connected to the X electrode including the selected picture element, and supplies an output to the readout circuit 80 . When the selection pulse is supplied, a pulse voltage e is applied to the selected picture element,
No voltage is applied to non-selected picture elements. When electrically writing or erasing, the pulse WRITE or ER
When ASE occurs, a write pulse voltage g or an erase pulse voltage f is applied to line F by the decoder 63 and analog multiplexer 33 only to the selected picture element.
第3図中、維持パルス印加後、及び書込み、消去パルス
印加後に回路30と50にパルスhを加えているが、こ
れは薄膜EL素子に維持パルス、書込みパルス、消去パ
ルスによる電圧印加時間を可及的に短かくし、またこれ
らパルスの印加のために残留している電荷を放電させ、
薄膜EL素子のブレークダウンを防止するためのもので
ある。In FIG. 3, a pulse h is applied to the circuits 30 and 50 after the sustain pulse is applied, and after the write and erase pulses are applied. and to discharge the charge remaining due to the application of these pulses.
This is to prevent breakdown of the thin film EL element.
また維持、書込み、消去、光書込み、光消去の各動作間
には少しの時間的余裕があるが、これはトランジスタが
ベース蓄積電荷の影響でトランジスタはすぐにオフにな
ることができないため、ベース蓄積電荷を解放させてい
るためである。以上のように本発明は光消去回路を、電
気的書込み、消去、維持、光書込み駆動が可能であった
回路に騒く少数の部品を付加して簡単な回路を形成する
ことによって構成するものであるから、安価にして薄膜
EL素子の機能を増加させることができる。In addition, there is a small time margin between the sustain, write, erase, optical write, and optical erase operations, but this is because the transistor cannot turn off immediately due to the influence of the base charge accumulated in the base. This is because accumulated charges are released. As described above, the present invention constructs an optical erasing circuit by adding a small number of noisy components to a circuit capable of electrical writing, erasing, maintenance, and optical writing driving to form a simple circuit. Therefore, the functions of the thin film EL element can be increased at low cost.
なお、本発明のために追加したダイオード201,20
2は光消去駆動時に有効な回路を形成し、しかもこのダ
イオードは他の駆動時に印加される電圧に対しては逆極
性に接続されているから、トランジスタ22,42の動
作に悪影響を及ぼすことはない。また本発明の回路にお
いて、第2図の回路中にダイオード210を挿入してラ
インA,Dを介してアース→薄膜EL素子の経路を形成
することも可能であるが、この場合には、トランジスタ
22と42も同時にオンさせる必要が生じ、且つこの光
消去時にラインA,Dに維持電圧が加わないようにする
必要があるので、トランジスタ22と42のベース駆動
回路が複雑になり、上記第1図の実施例に比べて得策で
はない。Note that the diodes 201 and 20 added for the present invention
2 forms an effective circuit during photo-erasing drive, and since this diode is connected with the opposite polarity to the voltage applied during other drives, it will not adversely affect the operation of transistors 22 and 42. do not have. In the circuit of the present invention, it is also possible to insert the diode 210 into the circuit of FIG. 2 to form a path from the ground to the thin film EL element via lines A and D, but in this case, the transistor It becomes necessary to turn on transistors 22 and 42 at the same time, and it is also necessary to prevent a sustaining voltage from being applied to lines A and D during this optical erasing, so the base drive circuit of transistors 22 and 42 becomes complicated, and the first This is not a good idea compared to the embodiment shown in the figure.
第1図は本発明の回路の一実施例の回路図、第2図は第
1図の各部分へ所要の各電圧を印加するための電源回路
、第3図は光消去駆動を説明するタイムチャートである
。
10:薄膜EL素子、×,〜Xm:X電極、Y,〜Yn
:Y電極、20:維持電圧供給回路、30:スイッチン
グ回路、40:維持電圧供聯合回路、50:アース回路
、60:スイッチング回路、70:選択読出しスイッチ
ング回路、80:読出し回路、201,202:ダイオ
ード。
第1図
第2図
第3図Fig. 1 is a circuit diagram of one embodiment of the circuit of the present invention, Fig. 2 is a power supply circuit for applying each required voltage to each part of Fig. 1, and Fig. 3 is a timing diagram for explaining optical erasing drive. It is a chart. 10: Thin film EL element, ×, ~Xm: X electrode, Y, ~Yn
: Y electrode, 20: Sustaining voltage supply circuit, 30: Switching circuit, 40: Sustaining voltage supplying circuit, 50: Earth circuit, 60: Switching circuit, 70: Selective readout switching circuit, 80: Readout circuit, 201, 202: diode. Figure 1 Figure 2 Figure 3
Claims (1)
すマトリツクス型範膜EL素子に、電気的書込み、消去
、維持駆動する回路を備えてなる薄膜EL素子の回路に
おいて、Y電極側から正の維持電圧を印加する第1のY
電極側スイツチング回路及び、X電極をアースする第2
のX電極側スイツチング回路と、X電極側から正の維持
電圧を印加する第3のX電極側スイツチング回路及び、
Y電極をアースする第4のY電極側スイツチング回路と
を有し、上記第1のY電極側スイツチング回路とY電極
の接続点及び上記第3のX電極側スイツチング回路とX
電極の接続点とアース間に、それぞれ上記維持電圧の極
性と逆方向にダイオードを接続し、光消去駆動時に上記
第2のX電極側スイツチング回路と第4のY電極側スイ
ツチング回路及び上記ダイオードにより、2系統の、薄
膜EL素子の全電極をアースに導く回路を形成してなる
ことを特徴とする薄膜EL素子の駆動回路。1. In a thin film EL device circuit comprising a matrix type thin film EL device that exhibits a hysteresis phenomenon in applied voltage and luminance characteristics, and a circuit for electrical writing, erasing, and sustain drive, a positive sustain voltage is applied from the Y electrode side. The first Y applying
The electrode side switching circuit and the second grounding circuit for the X electrode.
a third X-electrode side switching circuit that applies a positive sustaining voltage from the X-electrode side;
and a fourth Y electrode side switching circuit that grounds the Y electrode, and a connection point between the first Y electrode side switching circuit and the Y electrode and the third X electrode side switching circuit and the X electrode side switching circuit.
A diode is connected between the connection point of the electrode and the ground in the opposite direction to the polarity of the sustaining voltage, and the second X electrode side switching circuit, the fourth Y electrode side switching circuit, and the above diode are connected during photo-erasure driving. , a drive circuit for a thin film EL element, comprising two circuits for guiding all electrodes of the thin film EL element to ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12694877A JPS6015277B2 (en) | 1977-10-20 | 1977-10-20 | Drive circuit for thin film EL element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12694877A JPS6015277B2 (en) | 1977-10-20 | 1977-10-20 | Drive circuit for thin film EL element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5459834A JPS5459834A (en) | 1979-05-14 |
| JPS6015277B2 true JPS6015277B2 (en) | 1985-04-18 |
Family
ID=14947850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12694877A Expired JPS6015277B2 (en) | 1977-10-20 | 1977-10-20 | Drive circuit for thin film EL element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015277B2 (en) |
-
1977
- 1977-10-20 JP JP12694877A patent/JPS6015277B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5459834A (en) | 1979-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595792B1 (en) | Method and apparatus for driving capacitive display device | |
| US4594589A (en) | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage | |
| JPH08241057A (en) | Image display device | |
| US4999618A (en) | Driving method of thin film EL display unit and driving circuit thereof | |
| US4225807A (en) | Readout scheme of a matrix type thin-film EL display panel | |
| JPS6015277B2 (en) | Drive circuit for thin film EL element | |
| KR100556693B1 (en) | Device and method for driving electroluminescent display device | |
| JPS638479B2 (en) | ||
| JPS599067B2 (en) | Elimination circuit for thin film electroluminescent panels | |
| JPS6015278B2 (en) | Drive circuit for thin film EL element | |
| KR100370032B1 (en) | driving contol circuit in light device and method of the same | |
| JPS62513B2 (en) | ||
| JPS6015078B2 (en) | Drive device for thin film EL display device | |
| JPS62514B2 (en) | ||
| JPS6157639B2 (en) | ||
| JPS62512B2 (en) | ||
| JPS62510B2 (en) | ||
| EP1755102A2 (en) | Plasma display apparatus | |
| JPS5847715B2 (en) | Driving device for thin film electroluminescent panels | |
| JPS6133198B2 (en) | ||
| JPS5828595B2 (en) | Readout drive device for EL display device | |
| JPS648829B2 (en) | ||
| JPS6315588B2 (en) | ||
| JPS62515B2 (en) | ||
| JPS6015079B2 (en) | Drive device for thin film EL display device |