JPS6017263B2 - タイミング抽出回路 - Google Patents

Description

【発明の詳細な説明】 本発明は入力信号のジッタ分布からタイミングを抽出す
るタイミング抽出回路に関するものであり、特にジッタ
分布が２つのピークを持つ場合におけるタイミング抽出
回路に関するものである。

入力信号のジツタ分布からタイミングを抽出する回路に
は、ＬＣタンク回路或いは空洞共振器などを用いたアナ
ログ方式のものと、位相比較器、童子化回路などを用い
たディジタル方式のものとがあり、いずれも相当広く用
いられている。しかし乍らこれらの方式は、入力信号の
ジッタ分布が単一のピークを有するときは問題はないが
、２つのピークを持つときは、あとに図面を用いて説明
するが、出力信号のジツタ分布も２つのピークを有する
ようになり、タイミングの正確な抽出が行われなくなる
という欠点があった。したがって本発明の目的は、入力
信号のジツタ分布が２つのピークを持つ場合においても
正確なタイミング抽出の行われるタイミング抽出回路を
得ようとするものである。

本発明によれば、発振周波数増減のための制御信号を受
けて動作する可変周波数発振器と、この可変周波数発振
器の出力信号の位相と外部からの入力信号の位相を比較
してその位相差に比例した位相差出力を発する位相比較
器と、前記位相差出力を量子化する量子化手段と、この
童子化手段の出力信号を積分して前記制御信号を出力す
る積分手段とを有し、前記入力信号からタイミング信号
を抽出するようにした回路において、前記量子化手段が
、その出力信号として、前記外部からの入力信号のジッ
タ分布が州ｏクロック離れた位置に２つのピークを持つ
ものであるときに前記位相差出力の大きさを前記２つの
ピークの中点を０とする座標上でＮとあらわして、Ｎが
−Ｎｏから０の範囲にあるか、０からＮｏの範囲にある
か、一Ｎｏ以下であるか、Ｎｏ以上であるかに従って第
１の信号ｇか、第２の信号ｈか、第３の信号ｊか、第４
の信号ｉを発する機能を有するように構成され、前記積
分手段が、前記第１の信号が前記第２の信号より多くな
ると第５の信号ｋを発し、少〈なると第６の信号そを発
する機能と、前記第３の信号および第５の信号の合計が
前記第４の信号および第６の信号の合計より多くなると
第７の信号ｍを、少〈なると第８の信号ｎを前記制御信
号として発する積分機能とを有するように構成されてい
ることを特徴とするタイミング抽出回路が得られる。

次に図面を参照して詳細に説明する。

第１図は従来のタイミング抽出回路の構成の一例を示し
たブロック図である。

図において、１１は位相比較器、１２は量子化回路、１
３は積分器、１４は可変周波数発振器をそれぞれ示して
いる。外部からの入力信号ａは位相比較器１１において
可変周波数発振器１４からの出力信号ｂと比較され、両
信号の位相差に比例した出力は童子化回路１２において
非線形的処理が施され、その出力は積分回路１３におい
て積分され、その出力は可変周波数発振器１４の発振周
波数を制御する。この制御された発振周波数が前述の出
力信号ｂであり、同時にこのタイミング抽出回路の出力
でもある。なお信号ｃはクロツク信号をあらわす。次に
この回路を用いたとき入力信号のジツタ分布が出力出信
号においてどうなるかを説明する。第２図および第３図
はピークが１つの場合に想定される入力信号のジッタ分
布の一例およびこの入力信号から従釆のタイミング抽出
回路を用いて得られる出力信号のジツタ分布の一例をそ
れぞれあらわした図である。この第３図の示すジッタ分
布はタイミング抽出回蝋として望ましい形であり、第１
図の回略は充分満足すべき特性を持っていることを意味
する。しかし乍ら入力信号のジッタ分布が２つのピーク
を有する場合、たとえば１（一１）と０から成る受信パ
ルスのアィパターンを一定の高さでスライスして得られ
る信号を用いる場合は、事情は異ってくる。すなわち、
ＰＣＭ伝送によく使われるバィボーラ符号のアィパター
ンは、たとえば第３Ａ図のａに示すような形状をとるが
、この信号を破線のレベルに基準を持つレベル比較器に
入力し得られた２値信号の第３Ａ図ｂにその位置を示す
立上り点（黒Ｖ点）を入力信号としてディジタル位相ロ
ックループ回路（ＤＰＬＬ）を動作させる場合、この方
法で得られたＤＰＬＬ入力信号は、第３Ａ図から分るよ
うに、立上り位相が２箇所あり、入力ジツタ分布が２つ
のピークを有している。

第４図および第５図は上記のピークが２つの場合に想定
される入力信号のジッタ分布の一例およびこの入力信号
から従釆のタイミング抽出回路を用いて得られる出力信
号のジッタ分布の一例をそれぞれあらわしたものである
。

このようにして得られたピークを２つ持つ出力信号ジッ
タ分布では「両ピークのうち出現の頻度の高い方にタイ
ミングがずれることになり、正確な特性が得られなくな
る。なお第４図の〆ｏは２つのピークの間隔を位相差角
度であらわしたもので、ふつう３６００の２０％すなわ
ち７〆をあらわしている。第６図は本発明の一実施例の
回路構成をブロックで示した図である。

位相比較器２１は、第１図の従来回路の場合と実質的に
同じで、入力信号ｄと可変周波数発振器２２からの出力
ｅの位相差をクロックパルス信号ｃでカウントし、カウ
ントした数Ｎを信号ｆとして出力する。量子化回路２３
は信号ｆのあらわすカウント数Ｎの符号および大きさに
従って４つの出力信号ｇ，ｈ，ｉおよびｉのいずれかが
“１”を出力する回路である。第７図および第８図は量
子化回路２３の４つの出力信号の位相差カウント数Ｎに
よる区分、およびこの区分の境界をあらわす所定のカウ
ント数Ｎｏの意味をそれぞれ説明する図である。第８図
において、Ｎｏは２つのピークの間隔の半分のクロツク
数をあらわすもので、第４図のど。／２に相当する。入
力信号の基本周波数の２つのピーク間隔を４８クロック
とすると、このクロツク数の２０％である９．６クロッ
クが州ｏに相当する。すなわちＮｏは４．８クロックと
なる。したがって第７図と第８図から、カウント数Ｎが
ＮＳ一４．８ −４．８くＮ≦０，０くＮ≦４．８，４
．８＜Ｎなるに従って信号１，ｇ，ｈおよびｉが“１”
の出力となることを意味する。なお第７図において、Ｎ
の右側に示されている等号はＮの左側の不等号の下に置
き変えてもよい。次に第１の積分回路であるアップダウ
ンカウンタ２４は、オーバフローする値が８に設定され
ており、ｇ信号の回路から送られる“１”のパルスの数
Ｎｇがｈ信号の回路から送られる“１”のパルスの数Ｎ
ｈより８だけ多くなればｋで示されるパルス信号“１”
を出力し、逆にＮｇがＮｈより８だけ少なくなればそで
示されるパルス信号“１”を出力する。

第２の積分回路であるアップダウンカウンタ２５は、オ
ーバフローする値が４に設定されており、オア回路２６
からのパルス数がオア回路２７からのパルス数より４だ
け多くなればｍで示されるパルス信号“１”を出力し、
逆に前者が後者より４だけ少くなればｎで示されるパル
ス信号“１”を出力する。以上を簡単に述べれば、信号
ｇとｈだけを考えた場合、両者の差が３２になったとき
に信号ｍ又はｎが“１”を出力し、信号ｉとｉだけを考
えた場合、両者の差が４になったとき信号ｍ又はｎが“
１”を出力する。したがって、信号ｍとｎのパルスの数
をそれぞれＮｍとＮｎとすれば、信号ｆのカウント数Ｎ
が−Ｎｏより小さいかＮｏより大きいときに生じるＮｍ
（又はＮｎ）の位相差カウント数Ｎに対する割合は、Ｎ
が−ＮｏとＮｏの間にあるときに生じるＮｍ（又はＮｎ
）の位相差カウント数Ｎに対する割合の８倍となる。し
たがって、破線で囲った２８の部分を制御信号発生回路
と名付ければ、この回路の出力である制御信号ｍとｎが
可変周波数発振器の発振周波数に与える変化は、位相差
出力ｆのクロック数がＮｏより小さいときを１とすると
、Ｎｏより大きいときは８となる。いま発振周波数の位
相が若干進んだとすると、図の左方のピークの場合はそ
の位相差パルス数Ｎは−Ｎｏと０の間にあり、右方のピ
ークの場合はその位相差パルス数ＮはＮｏより大きいと
ころにある。したがってこのような場合、もし両方のピ
ークが均等に出現すれば発振周波数のずれの修正は、位
相を更に進めるように制御が行われる頻度１に対して、
位相を更に遅らせるように制御が行われる頻度は８とな
り、両者の差である７の速度で０に近づけることとなり
、又両方のピークの出現の割合が均等でなくても、それ
が８：１より小さければ発振周波数のいずれは次第に０
に近づくことになる。したがって本回路によれば入力信
号のジッタ分布が２つのピークを持っていても正確なタ
イミング抽出を行うことができる。上記において２つの
積分回路のオーバフロー値を８と４にしたが、これに限
られたものでないことはいうまでもない。

たとえば入力信号のパルスが“１”か“０”のいずれか
一方に偏り易いときは、第１のアップダウンカウンタの
オーバフロー値を更に大きくすればよい。第９図はこの
ような場合における積分器の出力の大きさを示したもの
で、土Ｎｏを境として出力が階段的に変化することを示
している。

なおこの場合、可変周波数発振器としては電圧制御発振
器を用いる。上記の実施例においては、制御信号発生回
路として４つの出力を有する量子化回路２３と積分回路
２４および２５を用いたが、これらの代りに、位相差の
パルス数ＮがＮｏより小さいとき少ないパルス数の正又
は負の信号を発し、Ｎｏより大きいときは多いパルス数
の正又は負の信号を発し、積分器として単一のものを用
いるようにしてもよい。

そしてその場合における単一積分器の出力は土Ｎｏとし
て階段的に変化する。そしてその変化は第９図における
第１の実施例の変化と同じ形である。

【図面の簡単な説明】

第１図は従釆のタイミング抽出回路の構成の一例を示し
た図、第２図はピークが１つの場合に想定される入力信
号のジツタ分布の一例をあらわした図、第３図は第２図
のジッタ分布を有する入力信号から従釆のタイミング抽
出回路を用いて得られる出力信号のジツタ分布の一例を
あらわした図、第３Ａ図は入力信号のジッタが２つのピ
ークを有する場合を説明するためのバィボーラ符号のア
ィパターンを示す図、第４図はピークが２つの場合に想
定される入力信号のジッタ分布の一例をあらわした図、
第５図は第４図のジッタ分布を有する入力信号から従来
のタイミング抽出回路を用いて得られる出力信号のジツ
タ分布の一例をあらわした図、第６図は本発明の一実施
例の回路構成をブロックであらわした図、第７図は第６
図のタイミング抽出回路に用いられる量子化回路の４つ
の信号出力の位相差カウント数による区分をあらわす図
、第８図は第７図に示された区分の境界をあらわす所定
の数Ｎｏの意味を説明するための図、第９図は本発明の
第１および第２の実施例における積分器の出力の大きさ
をあらわした図である。 記号の説明：２１は位相比較器、２２は可変周波数発振
器、２３は童子化回路、２４はオーバフロー値８のアッ
プダウンカウンタ、２５はオーバフロー値４のアップダ
ウンカウンタ、２６と２７はオア回路、２８は制御信号
発生回路、Ｎ‘ま位相差カウント数、Ｎｏは入力信号の
ジツタ分布のピーク間をカウント数であらわした場合の
数の半分の数値をそれぞれあらわしている。 第１図 第２図 第３図 第３Ａ図 舞ム図 第５図 第６図 ・第７図 苑８図 第９図

Claims (1)

【特許請求の範囲】
1. １ 発振周波数増減のための制御信号を受けて動作する
   可変周波数発振器と、この可変周波数発振器の出力信号
   の位相と外部からの入力信号の位相を比較してその位相
   差に比例した位相差出力を発する位相比較器と、前記位
   相差出力を量子化する量子化手段と、この量子化手段の
   出力信号を積分して前記制御信号を出力する積分手段と
   を有し、前記入力信号からタイミング信号を抽出するよ
   うにした回路において、前記量子化手段が、その出力信
   号として、前記外部からの入力信号のジツタ分布が２Ｎ
   ＿０クロツク離れた位置に２つのピークを持つものであ
   るときに前記位相差出力の大きさを前記２つのピークの
   中点を０とする座標上でＮとあらわして、Ｎが−Ｎ＿０
   から０の範囲にあるか、０からＮ＿０の範囲にあるか−
   Ｎ＿０以下であるか、Ｎ＿０以上であるかに従つて第１
   の信号ｇか、第２の信号ｈか、第３の信号ｉか、第４の
   信号ｊを発する機能を有するように構成され、前記積分
   手段が、前記第１の信号が前記第２の信号より多くなる
   と第５の信号ｋを発し、少くなると第６の信号ｌを発す
   る機能と、前記第３の信号および第５の信号の合計が前
   記第４の信号および第６の信号の合計より多くなると第
   ７の信号ｍを、少くなると第８の信号ｎを前記制御信号
   として発する積分機能とを有するように構成されている
   ことを特徴とするタイミング抽出回路。