JPS6042629B2 - Ｍｏｓ集積回路の入出力保護回路 - Google Patents
Ｍｏｓ集積回路の入出力保護回路Info
- Publication number
- JPS6042629B2 JPS6042629B2 JP51112739A JP11273976A JPS6042629B2 JP S6042629 B2 JPS6042629 B2 JP S6042629B2 JP 51112739 A JP51112739 A JP 51112739A JP 11273976 A JP11273976 A JP 11273976A JP S6042629 B2 JPS6042629 B2 JP S6042629B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- protection circuit
- gate
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015556 catabolic process Effects 0.000 claims description 3
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、ＭＯＳ集積回路の入出力端子の保護回路
に関する。
に関する。
従来のＭＯＳ集積回路の入出力保護回路は、第１図に
示すように端子１にＰ型の拡散抵抗２が接続される。
示すように端子１にＰ型の拡散抵抗２が接続される。
拡散抵抗２の構造上、必然的にドレイン側と接続される
ツェナーダイオード２１が作られている。 拡散抵抗２
には、一端がドレイン側に接続されるツェナーダイオー
ド３と、一端がソース側に接続されるツェナーダイオー
ド４とが接続される。
ツェナーダイオード２１が作られている。 拡散抵抗２
には、一端がドレイン側に接続されるツェナーダイオー
ド３と、一端がソース側に接続されるツェナーダイオー
ド４とが接続される。
端子５には、ＭＯＳ集積回路のＦＥＴトランジスター
等の内部のゲート （図示せず）が接続されている。
ドレイン側とソース側に電源が接続されている状態で、
端子１にドレイン側より高い電圧が加わつた場合、端子
１からドレイン側に２つのツェナーダイオード２１、３
の順方向で電荷が流れ、また端子１にソース側より低い
電圧が加わつた場合には、ソース側から端子１にツェナ
ーダイオード４の順方向で電荷が流れるので、いずれの
場合にもＦＥＴのトランジスターのゲートでは電荷は流
れず、ゲートは保護される。
等の内部のゲート （図示せず）が接続されている。
ドレイン側とソース側に電源が接続されている状態で、
端子１にドレイン側より高い電圧が加わつた場合、端子
１からドレイン側に２つのツェナーダイオード２１、３
の順方向で電荷が流れ、また端子１にソース側より低い
電圧が加わつた場合には、ソース側から端子１にツェナ
ーダイオード４の順方向で電荷が流れるので、いずれの
場合にもＦＥＴのトランジスターのゲートでは電荷は流
れず、ゲートは保護される。
しかし、ドレイン側あるいはソース側がオープン状態
である場合には、次のような条件でＦＥＴトランジスタ
ーのゲートやツェナーダイオード２１のＰＮ接合が破壊
される。
である場合には、次のような条件でＦＥＴトランジスタ
ーのゲートやツェナーダイオード２１のＰＮ接合が破壊
される。
ドレイン側がプラスに帯電していて端子１にマイナス
が印加された場合に、ソース側がオープンになつている
と、２つのツェナーダイオード２１、３の逆方向で、ド
レイン側から端子１に電荷を流すことになる。
が印加された場合に、ソース側がオープンになつている
と、２つのツェナーダイオード２１、３の逆方向で、ド
レイン側から端子１に電荷を流すことになる。
その時、ツェナーダイオード２１、３のブレークダウ
ン電圧を使うので、その立上りが遅くなり電荷がＦＥＴ
トランジスターのゲートで流れる恐れがあり、ゲート破
壊の可能性が大きくなると共に、端子１に印加された電
荷量が大きいときは、ツェナーダイオード２１のＰＮ接
合を破壊する。
ン電圧を使うので、その立上りが遅くなり電荷がＦＥＴ
トランジスターのゲートで流れる恐れがあり、ゲート破
壊の可能性が大きくなると共に、端子１に印加された電
荷量が大きいときは、ツェナーダイオード２１のＰＮ接
合を破壊する。
また、ソース側がマイナスに荷電していて、端子１に
プラスが印加された場合に、ドレイン側がオープンにな
つていると、拡散抵抗２を通つてツェナーダイオード４
の逆方向で端子１からソース側に電荷を流すことになり
、ＦＥＴトランジスタ一のゲートの破壊やツェナダイオ
ード４の破壊が考えられる。事実ＭＯＳ集積回路の破壊
は、ドレイン側、ソース側がオープン状態にある製造さ
れてから実装されるまでにおこる事が多く、従来の保護
回路では、完全にこれらの破壊を防ぐことはできない。
プラスが印加された場合に、ドレイン側がオープンにな
つていると、拡散抵抗２を通つてツェナーダイオード４
の逆方向で端子１からソース側に電荷を流すことになり
、ＦＥＴトランジスタ一のゲートの破壊やツェナダイオ
ード４の破壊が考えられる。事実ＭＯＳ集積回路の破壊
は、ドレイン側、ソース側がオープン状態にある製造さ
れてから実装されるまでにおこる事が多く、従来の保護
回路では、完全にこれらの破壊を防ぐことはできない。
この発明は、オープン状態での破壊をも防ぐ入出力保護
回路を得ることを目的としている。この発明を図面にも
とづいて説明すると、第２図において、端子６には一端
がドレイン側に接続されるツェナーダイオード７と、一
端がソース側に接続されるツェナーダイオード８が接続
される。ツェナーダイオード７，８は、ブレークダウン
電圧が低く、順方向電圧の降下が小さいものである。
回路を得ることを目的としている。この発明を図面にも
とづいて説明すると、第２図において、端子６には一端
がドレイン側に接続されるツェナーダイオード７と、一
端がソース側に接続されるツェナーダイオード８が接続
される。ツェナーダイオード７，８は、ブレークダウン
電圧が低く、順方向電圧の降下が小さいものである。
ドレイン側とソース側の間には、更に抵抗９が接続され
ている。
ている。
端子１０には、集積回路中のＦＥＴトランジスターのゲ
ート（図示せず）が接続される。
ート（図示せず）が接続される。
次にドレイン側あるいはソース側がオープン状態にある
場合、どのようにしてＦＥＴトランジスターのゲートが
保護されるかを説明する。
場合、どのようにしてＦＥＴトランジスターのゲートが
保護されるかを説明する。
第２図において、ドレイン側がプラスに帯電していて、
端子６にマイナスが印加された場合に、ソース側がオー
プンになつているとする。
端子６にマイナスが印加された場合に、ソース側がオー
プンになつているとする。
ドレイン側のプラス電荷は、抵抗９を通つて、ツェナー
ダイオード８の順方向てすばやく流れて端子６に達する
ので、端子１０に接続してあるＦＥＴトランジスターの
ゲートでは電荷は流れず、ゲートは保護される。
ダイオード８の順方向てすばやく流れて端子６に達する
ので、端子１０に接続してあるＦＥＴトランジスターの
ゲートでは電荷は流れず、ゲートは保護される。
次にドレイン側がマイナスに帯電していて、端子６にプ
ラスが印加された場合に、ソース側がオープンになつて
いると、端子６のプラス電荷はツェナーダイオード７の
順方向ですばやく流れて、ドレイン側に達するので、端
子１０に接続してあるＦＥＴトランジスターのゲートで
は電荷は流れず、ゲートは保護される。
ラスが印加された場合に、ソース側がオープンになつて
いると、端子６のプラス電荷はツェナーダイオード７の
順方向ですばやく流れて、ドレイン側に達するので、端
子１０に接続してあるＦＥＴトランジスターのゲートで
は電荷は流れず、ゲートは保護される。
更に、ソース側がマイナスに帯電していて、端子６にプ
ラスが印加された場合に、ドレイン側がオープンになつ
ていると、端子６のプラスの電荷はツェナーダイオード
７の順方向ですばやく流れて、抵抗９を通リソース側に
達するので、端子１０に接続してあるＦＥＴトランジス
ターのゲートでは電荷は流れず、ゲートは保護される。
ラスが印加された場合に、ドレイン側がオープンになつ
ていると、端子６のプラスの電荷はツェナーダイオード
７の順方向ですばやく流れて、抵抗９を通リソース側に
達するので、端子１０に接続してあるＦＥＴトランジス
ターのゲートでは電荷は流れず、ゲートは保護される。
なお、ドレイン側とソース側が電源に接続された状態で
も、いろいろな条件に対して内部ゲートが保護されるの
はいうまでもない。さらに、出力側にこの保護回路を使
えば出力側が保護される。
も、いろいろな条件に対して内部ゲートが保護されるの
はいうまでもない。さらに、出力側にこの保護回路を使
えば出力側が保護される。
この発明は以上説明したように、簡単な構造にて、ＭＯ
Ｓが実装されるまでに起る最も頻度の高い破壊をも完全
に防止することができる。
Ｓが実装されるまでに起る最も頻度の高い破壊をも完全
に防止することができる。
第１図は従来のＭＯＳ集積回路の入出力保護回路図、第
２図はこの発明の入出力保護回路図である。 ２・・・・・・拡散抵抗、２１，３，４，７，８・・・
・・・ツェナーダイオード、９・・・・・・抵抗。
２図はこの発明の入出力保護回路図である。 ２・・・・・・拡散抵抗、２１，３，４，７，８・・・
・・・ツェナーダイオード、９・・・・・・抵抗。
Claims (1)
- １ 接続端子をはさんて、ブレークダウン電圧の低いか
つ順方向電圧降下が小さい２つの第１と第２のツェナー
ダイオードを同方向に直列に接続すると共に、この第１
と第２のツェナーダイオードの開放端に並列に、抵抗と
電源を接続し、前記接続端子を信号入出力およびＭＯＳ
集積回路中のＦＥＴのゲート接続端子とするＭＯＳ集積
回路の入出力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51112739A JPS6042629B2 (ja) | 1976-09-20 | 1976-09-20 | Ｍｏｓ集積回路の入出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51112739A JPS6042629B2 (ja) | 1976-09-20 | 1976-09-20 | Ｍｏｓ集積回路の入出力保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5338269A JPS5338269A (en) | 1978-04-08 |
| JPS6042629B2 true JPS6042629B2 (ja) | 1985-09-24 |
Family
ID=14594328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51112739A Expired JPS6042629B2 (ja) | 1976-09-20 | 1976-09-20 | Ｍｏｓ集積回路の入出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042629B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918134A (ja) * | 1982-07-16 | 1984-01-30 | Asahi Glass Co Ltd | 酸化物膜を有する熱線反射積層体の形成方法 |
| JPS6161468A (ja) * | 1984-08-31 | 1986-03-29 | Seiko Epson Corp | 静電気保護回路 |
| JPH0751745B2 (ja) * | 1988-08-11 | 1995-06-05 | 日本真空技術株式会社 | 透明導電膜の製造方法 |
| JPH02268460A (ja) * | 1989-04-10 | 1990-11-02 | Matsushita Electric Ind Co Ltd | 静電破壊防止回路 |
-
1976
- 1976-09-20 JP JP51112739A patent/JPS6042629B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5338269A (en) | 1978-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0336926A (ja) | 電子回路の過電圧保護装置 | |
| JPS6042629B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 | |
| JPH09139468A (ja) | 半導体集積回路装置 | |
| JPS6042627B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 | |
| JPS6042630B2 (ja) | 半導体装置 | |
| JPS5980973A (ja) | ゲ−ト保護回路 | |
| JPS6042628B2 (ja) | Ｍｏｓ集積回路の入出力保護回路 | |
| CN109148445A (zh) | 一种动态电阻及芯片及电路 | |
| JPS6025910B2 (ja) | 入力保護回路 | |
| JP3128813B2 (ja) | 半導体集積回路 | |
| JPH01287954A (ja) | 静電保護素子及び静電保護回路 | |
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| JPS5815277A (ja) | 入力保護回路 | |
| JPS6233752B2 (ja) | ||
| JP2669245B2 (ja) | 半導体装置 | |
| JPH01253267A (ja) | 半導体装置のための入力保護回路 | |
| JPS6112692Y2 (ja) | ||
| JPS59181044A (ja) | 入力保護回路 | |
| JPH0444262A (ja) | Ｍｏｓ型集積回路の入力回路 | |
| JPS59124754A (ja) | 集積回路装置 | |
| JPH0510829B2 (ja) | ||
| JPH0666468B2 (ja) | 出力保護回路 | |
| JPH0669429A (ja) | 半導体回路 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS60115253A (ja) | 半導体集積回路装置 |