JPS6042627B2 - Ｍｏｓ集積回路の入出力保護回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、ＭＯＳ集積回路の入出力端子の保護回路に
関する。

従来のＭＯＳ集積回路の入出力保護回路は、第１図に示
すように端子１にｐ型の拡散抵抗２が接続される。

拡散抵抗２の構造上、必然的にドレイン側と接続される
ツェナーダイオード２１が作られている。

拡散抵抗２には、一端がドレイン側に接続されるツェナ
ーダイオード３と、一端がソース側に接続されるツェナ
ーダイオード４とが接続される。

端子５には、ＭＯＳ集積回路中のＦＥＴトランジスター
等のゲート （図示せず）が接続されている。ドレイン
側とソース側に電電源が接続されている状態で、端子１
にドレイン側より高い電圧が加わつた場合、端子１から
ドレイン側に２つのツェナーダイオード２１、３の順方
向で電流がすばやく流れ、また端子１にソース側より低
い電圧が加わつた場合には、ソース側から端子１にツェ
ナーダイオード４の順方向で電荷がやはりすばやく流れ
るので、いずれの場合いもＦＥＴのトランジスターのゲ
ートでは電荷は流れず、ゲートは保護される。しかし、
ドレイン側あるいはソース側がオープン状態である場合
には、次のような条件でＦＥＴトランジスターのゲート
やツェナーダイオード２１のＰＮ接合が破壊される。

ドレイン側がプラスに帯電していて端子１にマイナスが
印加された場合に、ソース側がオープン３になつている
と、２つのツェナーダイオード２１、３の逆方向で、ド
レイン側から端子１に荷を流すことになる。

その時、ツェナーダイオード２１、３のブレークダウン
を使うので、それらを流れる電流の立上丁がり、立下が
りが遅くなり電荷がＦＥＴトランジスターのゲートて流
れる恐れがあり、ゲート破壊の可能性が大きくなると共
に、端子１に印加された電荷量が大きいときは、大きな
電流が流れてツェナーダイオード２１のＰＮ接合を破壊
する。

また、ソース側がマイナスに帯電していて、端子１にプ
ラスが印加された場合に、ドレイン側がオープンになつ
ていると、拡散抵抗２を通つてツェナーダイオード４の
逆方向で端子１からソース側に電荷を流すことになり、
ＦＥＴトランジスターのゲート破壊やツェナーダイオー
ド４の破壊が考えられる。事実ＭＯＳの破壊は、ドレイ
ン側、ソース側がオープン状態にある製造されてから実
装されるまでにおこる事が多く、従来の保護回路では、
完全にこれらの破壊を防ぐことはできない。

この発明では、オープン状態での破壊をも防ぐ入出力保
護回路を得ることを目的としている。

この発明を図面にもとづいて説明すると、第２図におい
て、端子６にはＰ型の拡散抵抗７と８が直列に接続され
る。拡散抵抗７，８の構造上、必然的にドレイン側に接
続されるツェナーダイオード７１，８１が作られる。

なお、ツェナーダイオード７１のブレークダウン電圧は
高く作られている。

また、拡散抵抗７としては、Ｃ−ＭＯＳではＮチャネル
の基板につかうＰｗｅｌｌを使つた方がよく、電極と基
板が異常なアロイを起こして電極のスパイクが進み拡散
抵抗７が破壊することがなくなる。

拡散抵抗８には、一端がドレイン側に接続されるツェナ
ーダイオード９と一端がソース側に接続されるツェナー
ダイオード１０とが接続される。

ツェナーダイオード９，１０は、ブレークダウン電圧が
低く、順方向電圧の降下が小さいものである。また、ド
レイン側とソース側の間に、抵抗１１が接続される。

端子１２には、ＭＯＳ集積回路中のＦＥＴトランジスタ
ー等のゲート（図示せず）が接続される。次にドレイン
側あるいはソース側がオープン状態にある場合、どのよ
うにしてＦＥＴトランジスターのゲートやツェナーダイ
オードのＰＮ接合が保護されるかを説明する。

第２図において、ドレイン側がプラスに帯電していて、
端子６にマイナスが印加された場合に、ソース側がオー
プンになつているとする。

ドレイン側と端子６にかかつたピーク電圧は、、拡散抵
抗７とて分圧されて、ツェナーダイオード７１の両端に
逆方向にかかるが、ブレークダウン電圧が高いので、逆
方向の電流はほとんど流れず、接合は破壊されない。

また、ツェナーダイオード８１の両端に、拡散抵抗７，
８と共に分圧した電圧が逆方向に印加されると、ブレー
クダウン電圧した電圧が低いため、逆方向の電流が流れ
る。

電流が流れすぎるとツェナーダイオード８１のＰＮ接合
が破壊されるのて拡散抵抗７により電流値を小さく押え
る。

そして、同様にブレークダウン電圧の低いツェナーダイ
オード９にも逆方向の電流が流れる。

電流は拡散抵抗７，８により押えられるのてツェナーダ
イオード９のＰＮ接合を破壊することはない。更にドレ
イン側のプラス電荷は抵抗１１からツェナーダイオード
１０の順方向を使つて、拡散抵抗８，７を通つて端子６
にすばやく流れるので端子１２に接続されているＦＥＴ
トランジスターのゲートは安全に保護される。次に、ド
レイン側がマイナスに帯電していて、端子６にプラスが
印加された場合に、ソース側がオープンになつていると
、おもにツェナーダイオード７１，８１の順方向によつ
て、端子６からドレイン側に向かつてすはやく電荷が流
れるので、端子１２に接続されているＦＥＴトランジス
ターのゲートは保護される。

更に、ソース側がマイナスに帯電していて、端子６にプ
ラスが印加された場合に、ドレイン側がオープンになつ
ていると、端子６のプラス電荷は、拡散抵抗７と８を通
リツエナータイオード９の順方向て流れ、抵抗１１を通
リソース側のマイナスにすばやく流れるので、端子１２
に接続されているＦＥＴトランジスターのゲートは保護
される。

なお、ドレイン側は、オープンになつているので、端子
６のプラス電荷は、ツェナーダイオード７１，８１を通
つてドレイン側に流れることはない。

なお、ドレイン側とソース側が電源に接続された状態で
も、いろいろな条件に対して内部ゲートが保護されるの
はいうまでもない。

さらに、出力側にこの保護回路を使えば出力側が保護さ
れる。

また、拡散抵抗７，８が共にＮ型であつても、それぞれ
、Ｐ型、Ｎ型であつても、その逆であつても同様な動作
が行なわれる。

この発明は以上説明したように、簡単な構造にて、ＭＯ
Ｓが実装されるまでに起る最も頻度の高い破壊をも完全
に防止することができる。

【図面の簡単な説明】 第１図は従来のＭＯＳ集積回路の入出力保護回路図、第
２図はこの発明の入出力保護回路図てある。 ２：拡散抵抗、２１，３，４：ツエナーダイオード、７
，８：拡散抵抗、７１，８１，９，１０：ツエナーダイ
オード、１１：抵抗。

Claims (1)

【特許請求の範囲】
1. １ 第１の拡散抵抗と、第２の拡散抵抗を直列に接続し
   て、前記第１、第２の拡散抵抗の開放端子をそれぞれ、
   信号入出力端子、ＭＯＳ集積回路中のＦＥＴのゲート端
   子となし、このゲート端子をはさんでブレークダウン電
   圧の低いかつ順方向電圧降下が小さい２つの第１と第２
   のツェナーダイオードを同方向に直列に接続すると共に
   、この第１と第２のツェナーダイオードの開放端に並列
   に、第３の抵抗と電源を接続し、更に、前記第１、第２
   の拡散抵抗にそれぞれ、接続されて作られるブレークダ
   ウン電圧の高い第３のツェナーダイオードとブレークダ
   ウン電圧の低い第４のツェナーダイオードの開放端を電
   源の一端に接続してなるＭＯＳ集積回路の入出力保護回
   路。