JPS6042628B2 - Ｍｏｓ集積回路の入出力保護回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、ＭＯＳ集積回路の入出力端子の保護回路
に関する。

従来のＭＯＳ集積回路の入出力保護回路は、第１図に
示すように端子１にＰ型の拡散抵抗２が接続される。

拡散抵抗２の構造上、必然的にドレイン側と接続される
ツェナーダイオード２１が作られている。 拡散抵抗２
には、一端がドレイン側に接続されるツェナーダイオー
ド３と、一端がソース側に接続されるツェナーダイオー
ド４とが接続される。

端子５には、ＭＯＳ集積回路中のＦＥＴトランジスタ
ー等の内部のゲート （図示せず）が接続されている。
ドレイン側とソース側に電源が接続されている状態で
、端子１にドレイン側より高い電圧が加わつた場合、端
子１からドレイン側に２つのツェナーダイオード２１、
３の順方向て電荷が流れ、また端子１にソース側より低
い電圧が加わつた場合には、ソース側から端子１にツェ
ナーダイオード４の順方向で電荷が流れるので、いずれ
の場合にもＦＥＴのトランジスターのゲートでは電荷は
流れず、ゲートは保護される。

しかし、ドレイン側あるいはソース側がオープン状態
である場合には、次のような条件でＦＥＴトランジスタ
ーのゲートやツェナーダイオード２１のＰＮ接合が破壊
される。

ドレイン側がプラスに帯電していて端子１にマイナス
が印加された場合に、ソース側がオープンになつている
と、２つのツェナーダイオード２１、３０の逆方向で、
ドレイン側から端子１に電荷を流すことになる。

その時、ツェナーダイオード２１、３のブレークダウ
ンを使うので、その立上がりが遅くなり電荷がＦＥＴト
ランジスターのゲートで流れる恐れがあり、ゲート破壊
の可能性が大きくなると共に、端子１に印加された電荷
量が大きいときはツエナーダイオード２１のＰＮ接合を
破壊する。

また、ソース側がマイナスに帯電していて、端子１にプ
ラスが印加された場合に、ドレイン側がオープンになつ
ていると、拡散抵抗２を通つてツェナーダイオード４の
逆方向で端子１からソース側に電荷を流すことになり、
ＦＥＴトランジスターのゲートの破壊やツェナーダイオ
ード４の破壊が考えられる。事実ＭＯＳの破壊は、ドレ
イン側、ソース側がオープン状態にある製造されてから
実装されるまでにおこる事が多く、従来の保護回路では
、完全にこれらの破壊を防ぐことはできない。

この発明は、オープン状態での破壊をも防ぐ入出力保護
回路を得ることを目的としている。

この発明を図面にもとづいて説明すると、第２図におい
て、端子６にはＰ型の拡散抵抗７と８が直列に接続され
る。拡散抵抗７，８の構造上、必然的にドレイン側に接
続されるツェナーダイオード７１，８１が作られる。

なお、ツェナーダイオード７１のブレークダウン電圧は
高く作られており、ツェナーダイオード８１のブレーク
ダウン電圧は、低く作られている。

また、拡散抵抗７としては、Ｃ−ＭＯＳではＮチャンネ
ルの基板につかうＰｗｅｌｌを使つた方が−よく、電極
と基板が異常なアロイを起こして電極のスパイクが進み
拡散抵抗７が破壊することがなくなる。拡散抵抗８には
、一端がドレイン側に接続されるツェナーダイオード９
と一端がソース側に接続．されるツェナーダイオード１
０とが接続される。

ツェナーダイオード９，１０は、電圧が低く、順方向電
圧の降下が小さいものてある。端子１１には、ＭＯＳ集
積回路中のＦＥＴトランジスター等のゲート（図示せず
）が接続される。

次にドレイン側あるいはソース側がオープン状態にある
場合、どのようにしてＦＥＴトランジスターのゲートや
ツェナーダイオードのＰＮ接合が保護されるかを説明す
る。第２図において、ドレイン側がプラスに帯電し・て
いく、端子６にマイナスが印加された場合に、ソース側
がオープンになつているとする。

ドレイン側と端子６にかかつたピーク電圧は、拡散抵抗
７とで分圧されて、ツェナーダイオード７１の両端に逆
方向にかかるが、ブレークダウン電圧が高いので、逆方
向の電流はほとんど流れず、接合は破壊されない。

また、ツェナーダイオード８１の両端に、拡散抵抗７，
８と共に分圧した電圧が逆方向に印加されると、ブレー
クダウン電圧が低くいため、比較的容易に逆方向の電流
が流れる。

電流が流れすぎるとツェナーダイオード８１のＰＮ接合
が破壊されるので拡散抵抗７により電流”値を小さく押
える。

そして、同様にブレークダウン電圧の低いツェナーダイ
オード９にも比較的容易に逆方向の電流が流れる。

電流は拡散抵抗７，８により押えられるのでツェナーダ
イオード９のＰＮ接合を破壊することはない。このため
、端子１１に接続されているＦＥＴトランジスターのゲ
ートでは電荷が流れず、ゲートは保護される。次に、ド
レイン側がマイナスに帯電していて、端子６にプラスが
印加された場合に、ソース側がオープンになつていると
、おもにツェナーダイオード７１，８１の順方向によつ
て、端子６からドレイン側に向かつてすばやく電荷が流
れるので、端子１１に接続されているＦＥＴトランジス
ターのゲートは保護される。

更に、ソース側がマイナスに帯電していて、端子６にプ
ラスが印加された場合に、ドレイン側がオープンになつ
ていると、端子６のプラスの電荷は拡散抵抗７，８を通
り、ツェナーダイオード１０の逆方向て流れてソース側
に達する。

ツェナーダイオード１０のブレークダウン電圧は低くく
、比較的容易に逆方向の電流が流れるため、端子１１に
接続されているＦＥＴトランジスターのゲートでは電荷
は流れずゲートは保護される。

この逆方向電流の大きさは、ツェナーダイオード１０の
ＰＮ接合を破壊しない程度に、拡散抵抗７，８で押える
。

また、ドレイン側はオープンになつているので、端子６
のプラス電荷はツェナーダイオード７１，８１，９の順
方向を使つて流れることはない。

なお、ドレイン側とソース側が電源に接続された状態で
も、いろいろな条件に対して内部ゲートが保護されるの
は、いうまでもない。さらに、出力側にこの保護回路を
使えば出力側が保護される。また、拡散抵抗７，８が共
にＮ型であつても、それぞれ、Ｐ型、Ｎ型であつても、
その逆であつても同様な動作が行なわれる。

この発明は以上説明したように、簡単な構造にて、ＭＯ
Ｓが実装されるまでに起る最も頻度の高い破壊をも完全
に防止することができる。

【図面の簡単な説明】 第１図は従来のＭＯＳ集積回路の入出力保護回路図、第
２図はこの発明の入出力保護回路図である。 ２・・・・・・拡散抵抗、２１，３，４・・・・・・ツ
ェナーダイオード、７，８・・・・・・拡散抵抗、７１
，８１，９，１０・・・・・・ツェナーダイオード、１
１・・・・・・抵抗。

Claims (1)

【特許請求の範囲】
1. １ 第１の拡散抵抗と、第２の拡散抵抗を直列に接続し
   て、前記第１、第２の拡散抵抗の開放端子をそれぞれ、
   信号入出力端子、ＭＯＳ集積回路中のＦＥＴのゲート端
   子となし、このゲート端子をはささんでブレークダウン
   電圧の低いかつ順方向電圧降下が小さい２つの第１と第
   ２のツェナーダイオードを同方向に直列に接続すると共
   に、この第１と第２のツェナーダイオードの開放端に並
   列に電源を接続し、更に、前記第１、第２の拡散抵抗に
   それぞれ、接続されて作られるブレークダウン電圧の高
   い第３のツェナーダイオードとブレークダウン電圧の低
   い第４のツェナーダイオードの開放端を電源の一端に接
   続してなるＭＯＳ集積回路の入出力保護回路。