JPS6043563B2 - tape recorder - Google Patents
tape recorderInfo
- Publication number
- JPS6043563B2 JPS6043563B2 JP12114979A JP12114979A JPS6043563B2 JP S6043563 B2 JPS6043563 B2 JP S6043563B2 JP 12114979 A JP12114979 A JP 12114979A JP 12114979 A JP12114979 A JP 12114979A JP S6043563 B2 JPS6043563 B2 JP S6043563B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- control circuit
- gain control
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008054 signal transmission Effects 0.000 claims 3
- 238000005259 measurement Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 241000272201 Columbiformes Species 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はテープレコーダに関し、その目的とするとこ
ろは自動的に最適録音レベルを設定することができるよ
うにすることにある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape recorder, and an object thereof is to be able to automatically set an optimum recording level.
従来のテープレコーダは、録音しようとする時、録音
レベルをメータで監視しながら、可変抵抗器を調整して
適当なレベルに調節するか、また はM℃称される自動
利得制御装置により、入力信号の平均値に応じて録音レ
ベルを自動的に調節していた。When a conventional tape recorder attempts to record, it either monitors the recording level with a meter and adjusts a variable resistor to an appropriate level, or uses an automatic gain control device called M° to control the input level. The recording level was automatically adjusted according to the average value of the signal.
しかしながら、可変抵抗器による調節方法では、操作
が煩わしいことはもちろんのこと、その設定レベルを可
変抵抗器のつまみに設けたマークとその囲りの目盛との
位置関係で読取らなければならず、レベルの読取りが非
常に面倒でしかもあいまいな表示でしかなかつた。However, the adjustment method using a variable resistor is not only cumbersome to operate, but also requires reading the set level based on the positional relationship between the mark provided on the knob of the variable resistor and the scale surrounding it. Reading the level was extremely troublesome and the display was vague.
また、M℃による調節方法では入力信号のダイミツクレ
ンジが圧縮されて録音されるとか、設定レベルの表示が
全くなされない等の欠点があるものであつた。 そこで
本発明はこのような従来の欠点を解消し、自動設定スイ
ッチを操作するだけで自動的に最適録音レベルや設定さ
れるテープレコーダを提供するものであり、以下にその
一実施例について図面と共に説明する。 第1図は自動
レベル設定のための回路構成を概略的に示しており、図
中、1および2はそれぞれ・録音信号の入力端子と出力
端子、3は入力端子1と出力端子3間の利得を変化させ
る利得制御回路である。Further, the adjustment method using M° C. has drawbacks such as the dynamic range of the input signal being compressed when recording and the set level not being displayed at all. Therefore, the present invention solves these conventional drawbacks and provides a tape recorder that automatically sets the optimum recording level by simply operating an automatic setting switch. explain. Figure 1 schematically shows the circuit configuration for automatic level setting, in which 1 and 2 are the input and output terminals of the recording signal, respectively, and 3 is the gain between input terminal 1 and output terminal 3. This is a gain control circuit that changes the
4はレベル検出器で、入力端子1に与えられる信号のレ
ベルを検出する働きをする。4 is a level detector which functions to detect the level of the signal applied to the input terminal 1;
5は最大値保持回路で、これはレベル検出器4て検出・
されたレベルのうち最大値を保持し、それに応じた制御
信号を利得制御回路3に供給する働きをする。5 is a maximum value holding circuit, which is detected by the level detector 4.
The gain control circuit 3 functions to hold the maximum value among the levels and supply a control signal corresponding to the maximum value to the gain control circuit 3.
6は時間設定回路で、これは自動設定スイツチ7の操作
によソー定の時間幅のパルスを発生し、前記最大値保持
回路5に供給する。Reference numeral 6 denotes a time setting circuit which generates a pulse having a predetermined time width by operating an automatic setting switch 7 and supplies it to the maximum value holding circuit 5.
36は上記時間設定回路6の動作状態を表示する表示器
、41は上記最大値保持回路5の出力を受けて設定レベ
ル表示器43を表示動作させる表示器駆動回路である。36 is a display that displays the operating state of the time setting circuit 6, and 41 is a display drive circuit that receives the output of the maximum value holding circuit 5 and causes the setting level display 43 to perform a display operation.
以上の構成において、操作者が自動設定スイッチ7を押
すと時間設定回路6は直ちに駆動され、あらかじめ決め
られた設定時間に相当する時間幅のパルスを発生し、こ
れは最大値保持回路5に加えられる。最大値保持回路5
はレベル検出器4で検出されたレベルのうち、時間設定
回路6で設定された時間内で最大のものを保持し、それ
に応じた制御信号を利得制御回路3と表示器駆動回路4
1に供給する。したがつて利得制御回路3は入力信号の
一定時間内における最大レベルによつて決められる利得
に制御されると共に上記レベルが表示器43に表示され
る。さらに上記出力端子2はテープレコーダの録音増幅
器に接続されていて、磁気ヘッドに記録電流が供給され
るようになつているので、時間設定回路6で決められた
時間中に計測された最大保持電圧が、例えばテープの最
大録音レベルに入力信号のピークが記録されるように利
得得制御回路3を制御するように設定される。In the above configuration, when the operator presses the automatic setting switch 7, the time setting circuit 6 is immediately driven and generates a pulse with a time width corresponding to a predetermined setting time. It will be done. Maximum value holding circuit 5
holds the maximum level detected by the level detector 4 within the time set by the time setting circuit 6, and sends a corresponding control signal to the gain control circuit 3 and the display drive circuit 4.
Supply to 1. Therefore, the gain control circuit 3 is controlled to a gain determined by the maximum level of the input signal within a certain period of time, and this level is displayed on the display 43. Further, the output terminal 2 is connected to the recording amplifier of the tape recorder, and a recording current is supplied to the magnetic head, so that the maximum holding voltage measured during the time determined by the time setting circuit 6 is is set to control the gain control circuit 3 so that, for example, the peak of the input signal is recorded at the maximum recording level of the tape.
このようにすることによつて、入力信号の最大レベルが
磁気テープの最大録音レベルに録音され、それ以外の信
号レベルでは最大録音レベル以下に録音される。By doing this, the maximum level of the input signal is recorded at the maximum recording level of the magnetic tape, and other signal levels are recorded below the maximum recording level.
したがつて、入力信号は磁気テープの飽和ひずみを受け
ることなく、また、入力信号のダイナミックレンジが圧
縮されることもなく録音される。そして、その録音レベ
ルの設定には自動設定スイッチ7を押すだけのワンタッ
チ操作でよいため、従来の録音レベル設定に比較し、極
めて容易な操作となる。ここで、ワンタッチ操作による
自動録音レベル設定を可能にしたのは、時間設定回路6
で決められる最大値計測時間が、ほとんどの入力信号に
対して1囲2程度で十分であるという実験結果からであ
る。Therefore, the input signal is recorded without being subjected to saturation distortion of the magnetic tape, and without compressing the dynamic range of the input signal. The recording level can be set by a one-touch operation of simply pressing the automatic setting switch 7, making the operation extremely easy compared to conventional recording level setting. Here, the time setting circuit 6 enables automatic recording level setting with one-touch operation.
This is based on an experimental result that the maximum value measurement time determined by 2 is sufficient for most input signals.
第2図は、3種類の入力ソースに対して、最大値計測時
間と計測された最大レベルとの関係をプロットした実験
結果を示す図である。FIG. 2 is a diagram showing experimental results in which the relationship between the maximum value measurement time and the measured maximum level is plotted for three types of input sources.
ソースがA(スピーチ)の場合は約4秒で最大レベルが
飽和している。これは最大値計測時間を4秒以上いくら
長くとつても最大値はほとんど変化しないことを示して
いる。ソースがB(ポピユラー音楽)の場合には約7秒
、ソースがC(歌謡曲)の場合は約6秒程度で飽和する
。したがつて最大値計測時間は、特殊なソースを除いて
約8〜1囲2以上に設定すれば十分であるといえる。一
方、この計測時間は、操作者の使い勝手から見れば短か
い方がよいと思われるので、略々5〜m秒程度に時間設
定回路6の時間幅を設定するのがましい。When the source is A (speech), the maximum level is saturated in about 4 seconds. This shows that even if the maximum value measurement time is longer than 4 seconds, the maximum value hardly changes. When the source is B (popular music), it saturates in about 7 seconds, and when the source is C (popular music), it saturates in about 6 seconds. Therefore, it can be said that it is sufficient to set the maximum value measurement time to about 8 to 2 or more, except for special sources. On the other hand, from the viewpoint of the operator's usability, it is considered that the shorter the measurement time, the better, and therefore it is preferable to set the time width of the time setting circuit 6 to about 5 to m seconds.
第3図は本発明の主要部について、より具体化した実施
例を示すものてあり、第1図と同一部分は同一の符号を
付している。FIG. 3 shows a more specific embodiment of the main parts of the present invention, and the same parts as in FIG. 1 are given the same reference numerals.
第3図において、録音レベル設定は、自動設定スイッチ
7を押すだけのワンタッチ操作で行なえる。自動設定ス
イッチ7を短絡すると、単安定マルチバイブレータ32
が駆動され、第1図で説明した最大値計測時間に相当す
る時間幅のパルスが1つ発生され、ANDゲート回路1
2および13に加えられる。入力端子1に与えられた入
力信号はピーク検出器9により信号のピークレベルに応
じた直流電圧に変換され、これはアナログ−ディジタル
(AD)コンバータ11によつてデジタル信号であるパ
ルス数に変換される。そして計測期間中すなわち単安定
マルチバイブレータ32がインバータ33を経て駆動さ
れ、パルスを発生している期間、単安定マルチバイブレ
ータ32の一方の出力QをRHJに、他方の出力OをR
LJにする。In FIG. 3, the recording level can be set by a one-touch operation by simply pressing the automatic setting switch 7. When the automatic setting switch 7 is shorted, the monostable multivibrator 32
is driven, one pulse with a time width corresponding to the maximum value measurement time explained in FIG. 1 is generated, and the AND gate circuit 1
2 and 13. The input signal applied to the input terminal 1 is converted by the peak detector 9 into a DC voltage according to the peak level of the signal, and this is converted by the analog-digital (AD) converter 11 into a number of pulses, which is a digital signal. Ru. During the measurement period, that is, when the monostable multivibrator 32 is driven via the inverter 33 and is generating pulses, one output Q of the monostable multivibrator 32 is set to RHJ, and the other output O is set to R.
Make it LJ.
したがつて0Rゲート回路34を経てANDゲート回路
12および13の片方の入力をRHJにしADコンバー
タ11からのパルスはANDゲート回路12を通過し、
0Rゲート回路37を経てデジタルカウンタ8の計数人
力端子(IN)に印加されるとともに、パルス発生器1
0からのクリアパルスもANDゲート回路13を通じて
デジタルカウンタ8のクリア入力端子(CL)に印加さ
れる。デジタルカウンタ8、ラッチ回路1牡コンパレー
タ15は第1図に示した最大値保持回路5を構成し、A
Dコンバータ11から次々と送られてくる入力レベルに
相当するパルス数のうち最大値を検出し、かつ保持する
働きをする。Therefore, one input of the AND gate circuits 12 and 13 is set to RHJ through the 0R gate circuit 34, and the pulse from the AD converter 11 passes through the AND gate circuit 12.
It is applied to the counting terminal (IN) of the digital counter 8 via the 0R gate circuit 37, and the pulse generator 1
A clear pulse from 0 is also applied to the clear input terminal (CL) of the digital counter 8 through the AND gate circuit 13. A digital counter 8, a latch circuit 1, and a comparator 15 constitute the maximum value holding circuit 5 shown in FIG.
It functions to detect and hold the maximum value among the number of pulses corresponding to the input level successively sent from the D converter 11.
すなわち最大値保持動作をデジタル的に行ない。そのデ
ジタル出力を利得制御回路3に制御信号として与える。
利得制御回路3はアナログスイッチを含む複数個の抵抗
減衰器を含めてなり、各抵抗減衰器はラッチ回路14よ
り与えられるデジタル出力に応じて減衰または非減衰に
制御され、総合の減衰量が決定される。したがつて、単
安定マルチバイブレータ32がパルスを発生している最
大値計測期間中の最大人力に応じた減衰量が設定される
。すなわち最大人力が大きい場合には減衰量が大きくな
るよう設定される。操作者が入力レベル最大値の計測期
間をもつと長くすることを希望する場合(例えば入力ソ
ースがクラシツク音楽など特殊な場合)には自動設定ス
イッチ7を押してすぐ離すのてはなく、自分の希望する
時間だけ押し続ければよい。That is, the maximum value holding operation is performed digitally. The digital output is given to the gain control circuit 3 as a control signal.
The gain control circuit 3 includes a plurality of resistor attenuators including analog switches, and each resistor attenuator is controlled to be attenuated or not attenuated according to the digital output given from the latch circuit 14, and the total amount of attenuation is determined. be done. Therefore, the attenuation amount is set in accordance with the maximum human power during the maximum value measurement period during which the monostable multivibrator 32 is generating pulses. That is, when the maximum human power is large, the attenuation amount is set to be large. If the operator wishes to extend the measurement period of the maximum input level value (for example, when the input source is special such as classical music), instead of pressing and immediately releasing the automatic setting switch 7, Just hold it down for as long as you want.
自動設定スイッチ7を押し続けている時にはインバータ
33の出力はRHョとなつており、単安定マルチバイブ
レータ32のパルス発生動作が止まつてそのQ出力が1
Lョになつても0Rゲート回路34の片方の入力に1H
Jが加わるため、ANDゲート回路12および13の片
方の入力にはRHJが印加され、ADコンバータ11お
よびパルス発生器10からのパルスはデジタルカウンタ
8に送り続けられる。自動設定スイッチ7を離すとイン
バータ33の出力は1LJとなり、デジタルカウンタ8
への入力はANDゲート回路12および13て遮断され
、デジタルカウンタ8は計数を行なわず、該期間中に計
数された計数値を、そのまま保持し続ける。したがつて
利得制御回路3の減衰量も計測期間に設定された最大人
力レベルに対応した値に保持される。ピーク検出器9は
入力信号のピークレベルを検出する回路で、通常は絶対
値回路と時定数の短かい平滑回路とで構成される。While the automatic setting switch 7 is kept pressed, the output of the inverter 33 is RH, the pulse generation operation of the monostable multivibrator 32 is stopped, and its Q output is 1.
Even if it becomes low, 1H is applied to one input of the 0R gate circuit 34.
Since J is added, RHJ is applied to one input of AND gate circuits 12 and 13, and pulses from AD converter 11 and pulse generator 10 continue to be sent to digital counter 8. When the automatic setting switch 7 is released, the output of the inverter 33 becomes 1LJ, and the digital counter 8
The input to the digital counter 8 is cut off by the AND gate circuits 12 and 13, and the digital counter 8 does not perform counting, but continues to hold the count value counted during the period. Therefore, the attenuation amount of the gain control circuit 3 is also maintained at a value corresponding to the maximum human power level set during the measurement period. The peak detector 9 is a circuit that detects the peak level of an input signal, and is usually composed of an absolute value circuit and a smoothing circuit with a short time constant.
パルス発生器10は鳩コンバータ11のクロックパルス
とADコンバータ11でサンプルされる毎にデジタルカ
ウンタ8をクリアするためのクリアパルスとを発生する
。このクリアパルスは、ADコンバータ11が一定期間
毎にサンプルするのに同期し、かつ鳩コンバータ11が
サンプル値をパルス数に変換して出力する直前に発生さ
れる。要するにデジタルカウンタ8のクリア入力端子(
CL)に印加されるクリアパルスは、それ以前の計数値
を累積しないようにデジタルカウンタ8の計数値をOに
クリアし、次のサンプル値に相当する計数に備えさせる
。したがつて、デジタルカウンタ8は、入力信号のピー
クレベルの一定期間毎のサンプル値に相当する計数値を
出力する。デジタルカウンンタ8、ラッチ回路14およ
びコンパレータ15は第1図における最大値保持回路5
を形成し、ラッチ回路14は非ラッチ状態においてはデ
ジタルカウンタ8の計数値をそのまま出力し、ラッチ状
態では入力に関係なく前の値を維持する働きをする。The pulse generator 10 generates a clock pulse for the pigeon converter 11 and a clear pulse for clearing the digital counter 8 every time it is sampled by the AD converter 11. This clear pulse is generated in synchronization with the AD converter 11 sampling at regular intervals, and immediately before the pigeon converter 11 converts the sample value into a pulse number and outputs it. In short, the clear input terminal of digital counter 8 (
The clear pulse applied to CL) clears the count value of the digital counter 8 to O so as not to accumulate the previous count value, and prepares it for counting corresponding to the next sample value. Therefore, the digital counter 8 outputs a count value corresponding to a sample value of the peak level of the input signal every fixed period. The digital counter 8, latch circuit 14 and comparator 15 are the maximum value holding circuit 5 in FIG.
In the non-latched state, the latch circuit 14 outputs the count value of the digital counter 8 as it is, and in the latched state, it functions to maintain the previous value regardless of the input.
コンパレータ15はデジタルカウンタ8の計数出力Al
,A2,A3,A4とラッチ回路の出力Bl,B2,B
3,B4とを比較し、A〉Bなる関係にあるきのみパル
スを出力し、このパルスがラッチ回路14のラッチをは
ずして非ラッチ状態にし、デジタルカウンタ8の出力を
ラッチ回路14に出力する。以上の説明から明らかなよ
うに、ラッチ回路14とコンパレータ15は、デジタル
カウンタ8の計数出力Al,A2,A3,Alがそれぞ
れ以前のラッチ出力Bl,■,B3,B4より大きい時
のみラッチ出力を更新し、小さい時は出力を保持する。The comparator 15 is the count output Al of the digital counter 8.
, A2, A3, A4 and the outputs of the latch circuit Bl, B2, B
3 and B4, and outputs a pulse that satisfies the relationship A>B, and this pulse unlatches the latch circuit 14 to make it into a non-latched state, and outputs the output of the digital counter 8 to the latch circuit 14. As is clear from the above explanation, the latch circuit 14 and the comparator 15 output the latch only when the count outputs Al, A2, A3, and Al of the digital counter 8 are respectively larger than the previous latch outputs Bl, ■, B3, and B4. Update and hold the output when it is small.
したがつてデジタルカウンタ8から順次送られてくる計
数値の最大値がラッチ回路14の出力に得られることに
なる。利得制御回路3は4段の抵抗減衰器とアナログス
イッチて構成されている。Therefore, the maximum value of the count values sequentially sent from the digital counter 8 is obtained as the output of the latch circuit 14. The gain control circuit 3 is composed of a four-stage resistance attenuator and an analog switch.
抵抗16,17、アナログスイッチ18およびバッファ
増幅器19は1段目の抵抗減衰器を構成し、アナログス
イッチ18はそのゲートに与えられるラッチ回路14の
出力B1がRHJの時に導通状態JLョの時に遮断状態
となるから、結局、ラッチ回路14の出力2がRHョの
時に1段目の抵抗減衰器は抵抗16と17による分圧比
で減衰状態を呈し、?がRLJの時は非減衰状態となる
。バッファ増幅器19は1段目と2段目の抵抗減衰器の
相互影響を防止する働きをする。同様に抵抗20,21
とアナログスイッチ22およびバッファ増幅器23は2
段目の抵抗減衰器を、抵抗24,25とアナログスイッ
チ26およびバッファ増幅器27は3段”目の抵抗減衰
器を、そして抵抗28,29とアナログスイッチ30お
よびバッファ増幅器31は4段目の抵抗減衰器とそれぞ
れ構成している。それらの1段目から4段目までの各抵
抗減衰器は縦属接続されて利得制御回路3を形成し、各
抵抗減衰器はそれぞれ減衰状態において異なる減衰量、
例えば1db,2dB,4dB,8dBに設定されてい
る。計測期間が終了すると、ANDゲート回路12およ
び13が阻止状態となることはすでに述べたが、この状
態において操作者が手動設定スイッチ40を押すと、そ
の度に1個の計数パルスが計数パルス発生器39によつ
て発生され、N1ゲート回路38の片方の入力に印加さ
れる。ANDゲート回路38の他方の入力には、N1ゲ
ート回路35の出力が接続されRHJが印加されている
。すなわち自動設定終了後は単安定マルチバイブレータ
32のO出力はRHJであり、自動設定スイッチ7も押
されていないから、ANDゲート回路35の両人力はR
Hjとなるからである。したがつて、計数パルス発生器
39からの計数パルスはANDゲート回路38を通加し
、0Rゲート回路37を経てデジタルカウンタ8の計数
人力に印加されて計数が実行されそれに伴つて利得制御
回路3の利得が変更される。なお、図には示してはいな
いが、この手動設定時にはラッチ回路14のラッチ動作
は行なわないようにする。また、手動設定スイッチ40
は計数]方向とDOWN方向を設け、それぞれデジタル
カウンタのUP入力、DOWN入力に加えるように構成
すれば自動設定されたレベルから上下いずれの方向にも
設定レベルを動かすことができる。さらに、計測期間と
自動設定終了後(手動設定可能期間)とを区別てきる表
示を実施する。36は表示装置を構成する2色発光ダイ
オードてあり、例えばDl6に電流が流れると赤色に発
光し、Dl7に電流が流れると緑色に発光するものであ
る。Resistors 16 and 17, analog switch 18, and buffer amplifier 19 constitute a first-stage resistance attenuator, and analog switch 18 is cut off when output B1 of latch circuit 14 applied to its gate is in conduction state JL when it is RHJ. As a result, when the output 2 of the latch circuit 14 is RH, the first stage resistor attenuator exhibits an attenuation state due to the voltage division ratio of the resistors 16 and 17, and ? When is RLJ, it is in a non-damped state. The buffer amplifier 19 serves to prevent mutual influence between the first and second stage resistive attenuators. Similarly, resistance 20, 21
and analog switch 22 and buffer amplifier 23 are 2
Resistors 24, 25, analog switch 26, and buffer amplifier 27 form the 3rd stage resistance attenuator, and resistors 28, 29, analog switch 30, and buffer amplifier 31 form the 4th stage resistance. The resistor attenuators from the first stage to the fourth stage are connected in series to form a gain control circuit 3, and each resistor attenuator has a different amount of attenuation in its attenuation state. ,
For example, it is set to 1 dB, 2 dB, 4 dB, and 8 dB. It has already been mentioned that when the measurement period ends, the AND gate circuits 12 and 13 enter the blocking state, but in this state, when the operator presses the manual setting switch 40, one counting pulse is generated every time the operator presses the manual setting switch 40. 39 and applied to one input of the N1 gate circuit 38. The output of the N1 gate circuit 35 is connected to the other input of the AND gate circuit 38, and RHJ is applied thereto. In other words, after the automatic setting is completed, the O output of the monostable multivibrator 32 is RHJ, and the automatic setting switch 7 is not pressed, so the both power of the AND gate circuit 35 is R.
This is because it becomes Hj. Therefore, the counting pulse from the counting pulse generator 39 is applied to the AND gate circuit 38, passed through the 0R gate circuit 37, and applied to the counting power of the digital counter 8 to perform counting. The gain of is changed. Although not shown in the figure, the latch operation of the latch circuit 14 is not performed during this manual setting. In addition, manual setting switch 40
By providing a direction (counting) and a DOWN direction and adding them to the UP and DOWN inputs of a digital counter, respectively, the set level can be moved in either direction up or down from the automatically set level. Furthermore, a display is provided to distinguish between the measurement period and the period after automatic setting (manual setting period). Reference numeral 36 denotes a two-color light emitting diode constituting the display device, which emits red light when current flows through Dl6, and green light when current flows through Dl7, for example.
すでに説明したように、0Rゲート回路34の出力は計
測期間中はRH!であり、ANDゲート回路35の出力
は、自動設定終了後RHョとなる。As already explained, the output of the 0R gate circuit 34 is RH! during the measurement period. The output of the AND gate circuit 35 becomes RH after the automatic setting is completed.
したがつて、これらの出力から抵抗R7およびR8を通
して発光ダイオードDl6・Dl7に電流を流すように
接続しておけば、計測期間中には赤色が、そして、自動
設定が終了して手動設定が可能になると緑色が発光し、
これをテープデッキのパネル面等に配置しておけば非常
に便利となる。なお、この表示は2色発光ダイオードに
限らず、いずれか片方のモードの時のみ発光ダイオード
を点灯させたり、計測期間には点滅させて、設定終了後
は連続点灯させるなどして区別することも容易に実施で
きる。さらに、表示器駆動回路いわゆるデコーダ41、
設定νベル(減衰量)表示器43について説明すると、
デコーダ41は利得制御回路3の減衰量設定値を減衰量
表示器43で表示させるために、ラッチ回路14の出力
B2・式・B4と接続されたBCDtOdecimal
デコーダ42と最小位抵抗減衰器(例えば1dB)のア
ナログスイッチ18への同出力B1を接続されたスイッ
チング回路44により構成される。Therefore, if you connect these outputs so that current flows through the resistors R7 and R8 to the light emitting diodes Dl6 and Dl7, the light will turn red during the measurement period, and then automatic setting will be completed and manual setting will be possible. When it is, a green light will emit,
It would be very convenient to place this on the panel surface of the tape deck. Note that this display is not limited to two-color light emitting diodes; it can also be differentiated by lighting the light emitting diode only when one mode is selected, or by having it blink during the measurement period and turn it on continuously after the settings are complete. Easy to implement. Furthermore, a display drive circuit so-called decoder 41,
The setting ν bell (attenuation amount) display 43 will be explained as follows.
The decoder 41 has a BCDtOdecimal signal connected to the output B2, formula, and B4 of the latch circuit 14 in order to display the attenuation setting value of the gain control circuit 3 on the attenuation display 43.
It is composed of a decoder 42 and a switching circuit 44 connected to the output B1 of a minimum resistance attenuator (for example, 1 dB) to the analog switch 18.
ラッチ回路14の出力司がRHョの時は、スイッチング
素子Q1が導通状態に、同Q2が反転器Q3によつて遮
断状態になるよう構成されている。逆に、ラッチ回路1
4の出力伐が1LJの時には、スイッチング素子Q1が
遮断状態、Q2が導通状態となる。スイッチング素子Q
1が導通状態(Q2は遮断状態)の時は、電源VO。よ
り抵抗r1を通して減衰量表示43の発光ダイオードD
l,志。,D5,・・・・Dl5を点灯する条件を満た
し、逆の場合はD。,D2,D4,・・,Dl4の点灯
条件を満たす。そして、ラッチ回路14の他の出力B2
,B3,B4と接続されたBCDtOdecimalデ
コーダすなわち2進−1攻デコーダ42により、上述の
点灯条件にある発光ダイオードDl,D3,・・,Dl
5(またはD。When the output of the latch circuit 14 is RH, the switching element Q1 is turned on and the switching element Q2 is turned off by the inverter Q3. On the contrary, latch circuit 1
When the output of the switch 4 is 1LJ, the switching element Q1 is in the cutoff state and the switching element Q2 is in the conduction state. Switching element Q
When Q1 is in a conductive state (Q2 is in a cutoff state), the power supply VO. The light emitting diode D of the attenuation amount display 43 is connected through the resistor r1.
l, zhi. , D5, ... If the conditions for lighting Dl5 are met, and vice versa, D. , D2, D4, . . . , the lighting conditions for Dl4 are satisfied. Then, the other output B2 of the latch circuit 14
, B3, B4, the light emitting diodes Dl, D3, . . . , Dl under the above-mentioned lighting condition are
5 (or D.
,D2,・・,Dl4)の8個中の1個の点灯条件を満
さす。つまり、ラッチ回路14の出力八とBl,,B3
,B4の点灯条件の組み合わせにより1帽中1個の発光
ダイオードを点灯させることになる。すなわち利得制御
回路3の減衰量を読み取り、例えば、各抵抗減衰器を1
dB,2dB,4dB,aBとすれば、1帽の発光ダイ
オードD。,Dl,・・,Dl5により、0c1B〜1
5c1Bを表示することができる。さらに本実施例の装
置の構成を第4図を用いて説明する。, D2, . . . , Dl4), one of the eight lighting conditions is satisfied. In other words, the output 8 of the latch circuit 14 and Bl, , B3
, B4, one light emitting diode in one hat is lit. That is, read the attenuation amount of the gain control circuit 3, and set each resistor attenuator to 1.
If dB, 2dB, 4dB, aB, one light emitting diode D. ,Dl,...,Dl5, 0c1B~1
5c1B can be displayed. Furthermore, the configuration of the apparatus of this embodiment will be explained using FIG. 4.
第4図では、第3図でて示した自動レベル設定回路を1
つのブロック50として示し、その必要部分のみブロッ
ク内に図示した。自動設定スイッチ7を導通状態にする
と、0R”ゲート回路34の出力は、インバータ33、
単安定マルチバイブレータ32により、レベル検出期間
中RHョに保たれる。In Figure 4, the automatic level setting circuit shown in Figure 3 is
It is shown as one block 50, and only the necessary parts are shown in the block. When the automatic setting switch 7 is turned on, the output of the 0R'' gate circuit 34 is connected to the inverter 33,
A monostable multivibrator 32 maintains RH during the level detection period.
0Rゲート回路34がRHJとなると抵抗RlOを介し
てスイッチング素子Oが導通状態となり、電源■Ccよ
り抵抗R9を介してリレー47に電流が流れる。When the 0R gate circuit 34 becomes RHJ, the switching element O becomes conductive via the resistor RlO, and current flows from the power source ■Cc to the relay 47 via the resistor R9.
リレー47によつてAGCスイッチ48が閉じられ、録
音増幅器45に設けられたAGC回路49が動作し、入
力1より加えられた信号は、利得制御回路3がいかなる
設定値であつても、すなわち、出力2の信号レベルが過
大になつていても、録音増幅器45を介して録音ヘッド
46に流される録音電流は適正録音レベルの範囲内に、
AGC回路49によつて制御される。レベル検出後、0
Rゲート回路34の出力は1Lョとなり、スイッチング
素了Q4は遮断状態となり、リレー47に電流は流れず
、AGCスイッチ48が開放され、録音増幅器45から
AGC回路49は切り離される。The AGC switch 48 is closed by the relay 47, and the AGC circuit 49 provided in the recording amplifier 45 is operated, and the signal applied from the input 1 is applied to the gain control circuit 3, no matter what the setting value is. Even if the signal level of output 2 becomes excessive, the recording current applied to the recording head 46 via the recording amplifier 45 remains within the appropriate recording level.
It is controlled by an AGC circuit 49. After level detection, 0
The output of the R gate circuit 34 becomes 1L, the switching circuit Q4 is cut off, no current flows through the relay 47, the AGC switch 48 is opened, and the AGC circuit 49 is disconnected from the recording amplifier 45.
同時に自動レベル設定回路50により入力端子1より加
えられた信号は適正レベルに制御されて出力端子2に出
てくるため、適正な録音が行なえる。第5図は第3図,
第4図の回路を内蔵したテープレコーダの外観を示して
おり、51はカセット装着部、52はテープ走行操作釦
群、53は録音再生レベルを表示するディジタル式レベ
ルメータである。At the same time, the signal applied from input terminal 1 is controlled to an appropriate level by automatic level setting circuit 50 and output to output terminal 2, so that proper recording can be performed. Figure 5 is Figure 3,
This figure shows the external appearance of a tape recorder incorporating the circuit shown in FIG. 4, in which 51 is a cassette loading section, 52 is a group of tape running operation buttons, and 53 is a digital level meter for displaying the recording and playback level.
減衰量表示器43は図の如く発光ダイオードD。−Dl
5をレベルの低いものから高いものに向け右上方向に傾
斜させて配置しており、手動設定スイッチ40はUPス
イッチ40aとDOWNスーイツチ40bに分けて設け
ている。また自動設定スイッチ7のつまみ内に2色発光
ダイオードからなる表示器36が設けられ、操作と表示
を1個所で処理できるようにしている。以浄説明したよ
うに本発明のテープレコーダに.よれば録音レベルの設
定をワンタッチ操作で行なうことができるため、従来の
レベル設定に比較して操作が極めて簡易かされ、入力信
号レベルの最大値に相応した、レベル設定が実現される
ため、飽和ひずみなどを生じない高品質の録音状態に設
定することができるばかりでなく、録音レベルの設定動
作中は、自動的に通常の自動利得制御回路が働いて録音
レベルを安定化するようにしているので、上記設定動作
中と、動作後の録音レベル差をなくし無歪録音を可能と
するものである。The attenuation amount indicator 43 is a light emitting diode D as shown in the figure. -Dl
The manual setting switches 40 are divided into an UP switch 40a and a DOWN switch 40b. Further, a display 36 made of two-color light emitting diodes is provided within the knob of the automatic setting switch 7, so that operations and display can be performed in one place. As explained above, the tape recorder of the present invention. Since the recording level can be set with one-touch operation, the operation is extremely simple compared to conventional level settings, and the level setting corresponding to the maximum input signal level can be achieved, making it possible to set the recording level with a single touch. Not only is it possible to set a high-quality recording condition that does not cause distortion, but when the recording level is being set, a normal automatic gain control circuit is automatically activated to stabilize the recording level. Therefore, the difference in the recording level during and after the setting operation is eliminated, and distortion-free recording is made possible.
第1図は本発明の一実例の概略構成図、第2図は本発明
の実施例の説明に供する実験結果を示した図、第3図、
第4図は本発明の具体的実施例の回路図、第5図は本発
明の実施例の外観を示す斜視図である。
1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・利得制御回路、4・・・・・ルベル検出器
、5・・・・・・最大値保持回路、6・・・・・・時間
設定回路、7・・・・・・自動設定スイッチ、8・・・
・・・デジタルカウンタ、9・・・・・・ピーク検出器
、10・・・・・・パルス発生器、11・・・・・・A
Dコンバータ、12,13・・・・・・ANDゲート回
路、14・・・・・ラッチ回路、15・・・・コンパレ
ータ、32・・・・単安定マルチバイブレータ、34,
37・・・0Rゲート回路、35,38・・・・・・A
NDゲート回路、36・・・・・2色発光ダイオード、
39・・・・・計数パルス発生器、45・・・・・・録
音増幅器、47・・・・・・リレー、48・・・・・・
AGCスイッチ、49・・・・・・AGC回路。FIG. 1 is a schematic configuration diagram of an example of the present invention, FIG. 2 is a diagram showing experimental results for explaining the embodiment of the present invention, and FIG.
FIG. 4 is a circuit diagram of a specific embodiment of the present invention, and FIG. 5 is a perspective view showing the appearance of the embodiment of the present invention. 1...Input terminal, 2...Output terminal, 3
... Gain control circuit, 4 ... Lebel detector, 5 ... Maximum value holding circuit, 6 ... Time setting circuit, 7 ...... Automatic setting switch, 8...
...Digital counter, 9...Peak detector, 10...Pulse generator, 11...A
D converter, 12, 13...AND gate circuit, 14...Latch circuit, 15...Comparator, 32...Monostable multivibrator, 34,
37...0R gate circuit, 35,38...A
ND gate circuit, 36... two-color light emitting diode,
39...Counting pulse generator, 45...Recording amplifier, 47...Relay, 48...
AGC switch, 49...AGC circuit.
Claims (1)
録音信号伝送路の信号レベルを検出するレベル検出器と
、自動的に録音レベルを設定する時に操作する自動設定
スイッチと、上記信号レベルの最大値を計測する時間を
設定するための時間設定回路と、上記レベル検出器の出
力信号が入力され、かつ上記時間設定回路で設定される
時間中の最大レベルを保持し得る最大値保持回路と、録
音増幅器と、この録音増幅器の利得を自動的に制御する
自動利得制御回路と、この自動利得制御回路の動作を制
御するスイッチ手段を備え、上記自動設定スイッチの操
作により、上記時間設定回路で設定された時間中におけ
る上記録音信号伝送路への最大入力レベルに応じて自動
的に上記利得制御回路の利得を設定すべく、上記最大保
持回路の出力で上記利得制御回路を制御すると共に、上
記時間設定回路の動作中のみ上記スイッチ手段を作動さ
せて自動利得制御回路を動作させるように構成したこと
を特徴とするテープレコーダ。1. A gain control circuit disposed in the recording signal transmission path, a level detector for detecting the signal level of the recording signal transmission path, an automatic setting switch operated when automatically setting the recording level, and a control circuit for detecting the signal level. a time setting circuit for setting a time for measuring the maximum value; and a maximum value holding circuit to which the output signal of the level detector is input and capable of holding the maximum level during the time set by the time setting circuit. , comprising a recording amplifier, an automatic gain control circuit for automatically controlling the gain of the recording amplifier, and a switch means for controlling the operation of the automatic gain control circuit, the time setting circuit being controlled by the operation of the automatic setting switch. In order to automatically set the gain of the gain control circuit according to the maximum input level to the recording signal transmission path during a set time, the gain control circuit is controlled by the output of the maximum holding circuit, and the gain control circuit is controlled by the output of the maximum holding circuit. A tape recorder characterized in that the switch means is operated to operate the automatic gain control circuit only when the time setting circuit is in operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12114979A JPS6043563B2 (en) | 1979-09-19 | 1979-09-19 | tape recorder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12114979A JPS6043563B2 (en) | 1979-09-19 | 1979-09-19 | tape recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5644107A JPS5644107A (en) | 1981-04-23 |
| JPS6043563B2 true JPS6043563B2 (en) | 1985-09-28 |
Family
ID=14804059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12114979A Expired JPS6043563B2 (en) | 1979-09-19 | 1979-09-19 | tape recorder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043563B2 (en) |
-
1979
- 1979-09-19 JP JP12114979A patent/JPS6043563B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5644107A (en) | 1981-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4306114A (en) | Automatic audio mixing selector device | |
| US4631525A (en) | Digital fader or like device | |
| US4121262A (en) | Magnetic recording/reproducing device | |
| US4553179A (en) | Automatic recording bias current setting apparatus | |
| US4274117A (en) | Digital record level setting system | |
| JPS6043563B2 (en) | tape recorder | |
| JPS6047646B2 (en) | tape recorder | |
| JP6506623B2 (en) | Digital signal processor and audio equipment | |
| JPS6113302B2 (en) | ||
| JPS6148289B2 (en) | ||
| JPS6017172B2 (en) | Digital automatic level setting device | |
| JPH0133963B2 (en) | ||
| JPH04192705A (en) | Automatic gain control circuit | |
| JP2000244811A (en) | Mixing method and mixing device | |
| KR900008087B1 (en) | Reserved recording operation instruction device of V-Cal and its control method | |
| JP2586531B2 (en) | Level display device | |
| JPS6022846B2 (en) | automatic level setting device | |
| JPS6118826B2 (en) | ||
| JPS5935870Y2 (en) | Recording level adjustment circuit | |
| US4412258A (en) | Magnetic recording and playback apparatus | |
| JPS6053366B2 (en) | tape recorder | |
| JPS6139905A (en) | recording device | |
| JPH03243824A (en) | Measuring instrument | |
| JP2687298B2 (en) | Recording equipment | |
| KR0131602Y1 (en) | Audio dubbing device |