JPS6051133B2 - 自然対数変換装置 - Google Patents
自然対数変換装置Info
- Publication number
- JPS6051133B2 JPS6051133B2 JP55174270A JP17427080A JPS6051133B2 JP S6051133 B2 JPS6051133 B2 JP S6051133B2 JP 55174270 A JP55174270 A JP 55174270A JP 17427080 A JP17427080 A JP 17427080A JP S6051133 B2 JPS6051133 B2 JP S6051133B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- natural logarithm
- digital data
- normalized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0356—Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2101/00—Indexing scheme relating to the type of digital function generated
- G06F2101/10—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
本発明は各種の物理量を示すデータをパイプライン方式
で簡易に自然対数変換することのできる自然対数変換装
置に関する。
で簡易に自然対数変換することのできる自然対数変換装
置に関する。
コンピューターＸ線断層撮影装置におけるＸ線吸収係数
の演算処理を始めとして、計測された物理量データを自
然対数変換することが要求されるシステムが非常に多い
。
の演算処理を始めとして、計測された物理量データを自
然対数変換することが要求されるシステムが非常に多い
。
例えば上記装置では入射Ｘ線の強度を１０、物体を透過
したＸ線の強度を１１物体のＸ線吸収係数をμ、物体の
Ｘ線透過長をＸとしたとき、として示される。
したＸ線の強度を１１物体のＸ線吸収係数をμ、物体の
Ｘ線透過長をＸとしたとき、として示される。
これを自然対数変換すると、として示されることから、
上記強度の比（ＩＯ／１）と距離Ｘを計測することによ
つて極めて簡易にＸ線吸収係数μを求めることが可能と
なる。。ところが現在実用化されている上記装置にあつ
ては、一方向当り５１２個のデータを得、これを６０紡
向についてそれぞれ求めて３０７２ω個のデータを得て
各部位のＸ線吸収係数μをマトリックス状に求め、これ
らによソー枚の診断画像を構成している。従つて、これ
らのデータを全て自然対数変換する必要があり、自然対
数変換処理の高速化が必須となつている。このような自
然対数変換処理を行う装置には、級数展開を用いるもの
やテーブル検索を行うものが提唱され、実用化されてい
るが、前者は処理精度が悪い上計算所要時間が長いと云
う欠点を有しており、また後者は入力データ長によつて
はメモリ容量が極めて膨大になると云う欠点を有してい
た。本発明はこのような事情に鑑みてなされたもので、
その目的とするところは、データを正規化してテーブル
検索を行わしめ、これを補正処理する，ことによつて簡
易に且つ精度良く自然対数変換データを得ることを可能
とし、且つバイブライン演算を導入することによつて実
質的に変換処理所要時間の短縮化を図つた簡易で実用性
の高い構成の自然対数変換装置を提供することにある。
上記強度の比（ＩＯ／１）と距離Ｘを計測することによ
つて極めて簡易にＸ線吸収係数μを求めることが可能と
なる。。ところが現在実用化されている上記装置にあつ
ては、一方向当り５１２個のデータを得、これを６０紡
向についてそれぞれ求めて３０７２ω個のデータを得て
各部位のＸ線吸収係数μをマトリックス状に求め、これ
らによソー枚の診断画像を構成している。従つて、これ
らのデータを全て自然対数変換する必要があり、自然対
数変換処理の高速化が必須となつている。このような自
然対数変換処理を行う装置には、級数展開を用いるもの
やテーブル検索を行うものが提唱され、実用化されてい
るが、前者は処理精度が悪い上計算所要時間が長いと云
う欠点を有しており、また後者は入力データ長によつて
はメモリ容量が極めて膨大になると云う欠点を有してい
た。本発明はこのような事情に鑑みてなされたもので、
その目的とするところは、データを正規化してテーブル
検索を行わしめ、これを補正処理する，ことによつて簡
易に且つ精度良く自然対数変換データを得ることを可能
とし、且つバイブライン演算を導入することによつて実
質的に変換処理所要時間の短縮化を図つた簡易で実用性
の高い構成の自然対数変換装置を提供することにある。
以下、図面を参照しＣ本発明の一実施例につき説明する
。
。
第１図は本装置による自然対数変換処理の形態を概略的
に示すものであり、入力データＸを正規化する第１ステ
ップＡ１この正規化データを用い３てテーブル検索して
上記入力データＸに対する一次近似計算を行う第２ステ
ップＢ、そして一次近似計算により求められたデータを
前記正規化の情報を用いて補正計算し自然対数変換した
データ′０ｇｘを得る第３のステップＣにより構成され
４．る。
に示すものであり、入力データＸを正規化する第１ステ
ップＡ１この正規化データを用い３てテーブル検索して
上記入力データＸに対する一次近似計算を行う第２ステ
ップＢ、そして一次近似計算により求められたデータを
前記正規化の情報を用いて補正計算し自然対数変換した
データ′０ｇｘを得る第３のステップＣにより構成され
４．る。
これらの第１乃至第３のステップＡ，Ｂ，Ｃはバイブラ
イン的に順次実行される。今、ここで入力データＸが例
えば第２図に示すように上位８位ビットＫ１、および下
位８ビットＷ１からなる１６ビットのディジタルデータ
として与えられるものとする。
イン的に順次実行される。今、ここで入力データＸが例
えば第２図に示すように上位８位ビットＫ１、および下
位８ビットＷ１からなる１６ビットのディジタルデータ
として与えられるものとする。
この場合、データｘはＸ＝Ｋ１●７＋Ｗ１として表わす
ことができ、第３図にその概略構成を示す装置の入力レ
ジスタ１にセットされる。
ことができ、第３図にその概略構成を示す装置の入力レ
ジスタ１にセットされる。
この入力レジスタ１を含むシフト数テーブル２および８
ビットシフタ３は第１のステップＡを実行する正規化回
路を構成るものである。正規化処理は、例えばデータが
「００１０」の如き、上位ビットに「０」を有するとき
、これを上位ビット方向へビットシフトして正規化デー
タ「１０００」を作成するものであり、前記シフト数テ
ーブル２によつてビットシフト数が定められている。即
ち、シフト数テーブル２は、例えば２５６ワード、４ビ
ットの門容量を有するＲＯＭからなり、前記入力データ
Ｘの上位８位ビットデータＫ１をアドレス入力してビッ
トシフト数を出力している。このビットシフト数を受け
て８ビットシフタ３は前記データＸ１をビットシフトし
、最上位ビットに［１」がくるようにデータ変換を行つ
てデータの正規化を行つている。従つて、この８ビット
シフタ３を介して正規化されたデータ？はとして示され
る。
ビットシフタ３は第１のステップＡを実行する正規化回
路を構成るものである。正規化処理は、例えばデータが
「００１０」の如き、上位ビットに「０」を有するとき
、これを上位ビット方向へビットシフトして正規化デー
タ「１０００」を作成するものであり、前記シフト数テ
ーブル２によつてビットシフト数が定められている。即
ち、シフト数テーブル２は、例えば２５６ワード、４ビ
ットの門容量を有するＲＯＭからなり、前記入力データ
Ｘの上位８位ビットデータＫ１をアドレス入力してビッ
トシフト数を出力している。このビットシフト数を受け
て８ビットシフタ３は前記データＸ１をビットシフトし
、最上位ビットに［１」がくるようにデータ変換を行つ
てデータの正規化を行つている。従つて、この８ビット
シフタ３を介して正規化されたデータ？はとして示され
る。
第２ステップＢの処理を行う一次近似計算回路Ｂは、Ｒ
ＯＭにて構成された自然対数変換テーブル４、第１補正
テーブル５、乗算器６、加算器７、そしてＲＯＭにて構
成された第２補正テーブル８からなる。
ＯＭにて構成された自然対数変換テーブル４、第１補正
テーブル５、乗算器６、加算器７、そしてＲＯＭにて構
成された第２補正テーブル８からなる。
上記自然対数テーブル４および第１補正テーブル５は前
記正規化データ式の上位８ビットデータＫ２をアドレス
入力して予め登録されたテーブル情報つまり、一次近似
データと補正データを出力するものである。この補正デ
ータと前記正規化データＸ２の下位８ビットデータＷ２
とが乗算器６にて乗算され、この乗算出力データに一次
近似データが加算器７にて加えられて前記正規化データ
？に対して自然対数変換されたデータＦＯｇＸ２が求め
られている。即ち、前記正規化データ？の自然対数変換
につき考えるととして示される。
記正規化データ式の上位８ビットデータＫ２をアドレス
入力して予め登録されたテーブル情報つまり、一次近似
データと補正データを出力するものである。この補正デ
ータと前記正規化データＸ２の下位８ビットデータＷ２
とが乗算器６にて乗算され、この乗算出力データに一次
近似データが加算器７にて加えられて前記正規化データ
？に対して自然対数変換されたデータＦＯｇＸ２が求め
られている。即ち、前記正規化データ？の自然対数変換
につき考えるととして示される。
上式中右辺第３項に着目してみればＫ２・２３クＪＷ２
に比して十分大きくなる関係が成立することから、上式
を次のように近似的に示すことが可能となる。 ．一
（″＜）６ｔυ 〜 −０細１ 〜 （コ
−このうち、８ｅ
０ｇ２は定数として与えられるものであるから、残り２
項の計算を入力データ！に対して行えばよいことになる
。
に比して十分大きくなる関係が成立することから、上式
を次のように近似的に示すことが可能となる。 ．一
（″＜）６ｔυ 〜 −０細１ 〜 （コ
−このうち、８ｅ
０ｇ２は定数として与えられるものであるから、残り２
項の計算を入力データ！に対して行えばよいことになる
。
しかして今、データＫ２は高々８ビットのデータである
から２５６，ワードのＲＯＭを用いて各アドレスに、そ
の変換データを予め登録し、上記データＫ２をアドレス
入力して変換データＥＯｇＫ２と１７／Ｋ２をそれぞれ
求めるようにする。ちなみに８ ′０ｇ２および１／２
８は共に定数であるから、これらを含めたデータを読出
すことにより、（８ｅ０ｇ２＋′０ｇＫ２）と１７／Ｋ
２・７を同時に求めることができる。従つて、乗算器６
にて上記１／Ｋ２・７とＷ２との乗算を行い、これに（
８ｆ０ｇ２＋ＥＯｇＫ２）のデータを加算器７にて加算
することによつ−てＦＯｇＸ２なる自然対数変換データ
を簡易に求めることができる。また前記第２補正テーブ
ル８は９ワードのＲＯＭからなり、前記ビットシフト数
ｎに相当した量の自然対数変換データを格納している。
即ち、前記正規化されたデータｊは、そのビットシフト
数をｎとしたときなる関係を有しており、 として示される。
から２５６，ワードのＲＯＭを用いて各アドレスに、そ
の変換データを予め登録し、上記データＫ２をアドレス
入力して変換データＥＯｇＫ２と１７／Ｋ２をそれぞれ
求めるようにする。ちなみに８ ′０ｇ２および１／２
８は共に定数であるから、これらを含めたデータを読出
すことにより、（８ｅ０ｇ２＋′０ｇＫ２）と１７／Ｋ
２・７を同時に求めることができる。従つて、乗算器６
にて上記１／Ｋ２・７とＷ２との乗算を行い、これに（
８ｆ０ｇ２＋ＥＯｇＫ２）のデータを加算器７にて加算
することによつ−てＦＯｇＸ２なる自然対数変換データ
を簡易に求めることができる。また前記第２補正テーブ
ル８は９ワードのＲＯＭからなり、前記ビットシフト数
ｎに相当した量の自然対数変換データを格納している。
即ち、前記正規化されたデータｊは、そのビットシフト
数をｎとしたときなる関係を有しており、 として示される。
しかしてこのＮｆＯｇ２を前記ビットシフト数ｎに対応
して求め、第３ステップＣにおいて加算器９により、な
る演算を施し、互こに補正計算された自然対数変換デー
タＥＯｇｘｌが求められている。
して求め、第３ステップＣにおいて加算器９により、な
る演算を施し、互こに補正計算された自然対数変換デー
タＥＯｇｘｌが求められている。
次表第１〜３表は、前記各テーブル２，４，５，８を形
成するメモリのアドレス構成を示したものである。
成するメモリのアドレス構成を示したものである。
このようにすればシフト数テーブル２を２５６ワード４
ビットのＲＯＭを用い、またテーブル４，５を一体的に
２５６ワード、（１６＋８）ビットのＲＯＭを用い、更
に第２補正テーブル８を９ワード１６ビットのＲＯＭを
用いてそれぞれ実現できるので、装置構成の簡略化を図
ることができる。
ビットのＲＯＭを用い、またテーブル４，５を一体的に
２５６ワード、（１６＋８）ビットのＲＯＭを用い、更
に第２補正テーブル８を９ワード１６ビットのＲＯＭを
用いてそれぞれ実現できるので、装置構成の簡略化を図
ることができる。
以上説明したように本装置によれば、第１〜第３のステ
ップＡ，Ｂ，Ｃをバイブライン的に順次連続して実行さ
せて入力データＸに対する自然対数変換を極めて容易に
、且つ精度よく行い得る。
ップＡ，Ｂ，Ｃをバイブライン的に順次連続して実行さ
せて入力データＸに対する自然対数変換を極めて容易に
、且つ精度よく行い得る。
しかもメモリ容量も正規化処理を施したことによつて少
なく抑えることができ、システム構成の簡．略化を図り
得る。また上述したバイブライン演算により、或るデー
タＸ１に対する変換処理が第３ステップで行われている
時点にあつては、次のデータＸ２に対する演算を第２ス
テップで実行し、更に第１ステップでは更に次のデータ
Ｘ３に対す）る演算を実行することができるので実質的
に演算処理所要時間の大幅な短縮化を図り得る。従つて
前述した膨大な量の物理データを自然対数変換する場合
等に、絶大なる効果を奏する。尚、本発明は上記実施例
にのみ限定さるものではない。
なく抑えることができ、システム構成の簡．略化を図り
得る。また上述したバイブライン演算により、或るデー
タＸ１に対する変換処理が第３ステップで行われている
時点にあつては、次のデータＸ２に対する演算を第２ス
テップで実行し、更に第１ステップでは更に次のデータ
Ｘ３に対す）る演算を実行することができるので実質的
に演算処理所要時間の大幅な短縮化を図り得る。従つて
前述した膨大な量の物理データを自然対数変換する場合
等に、絶大なる効果を奏する。尚、本発明は上記実施例
にのみ限定さるものではない。
例えば入力データに対する最大ビットシフト数の設定や
、処理対象とするデータのビット長等は仕様に応じて定
めればよい。またこの仕様に応じてテーブルのメモリ構
成を定めればよいことは勿論のことである。要するに本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。
、処理対象とするデータのビット長等は仕様に応じて定
めればよい。またこの仕様に応じてテーブルのメモリ構
成を定めればよいことは勿論のことである。要するに本
発明はその要旨を逸脱しない範囲で種々変形して実施す
ることができる。
図は本発明の一実施例を示すもので、第１図は処理ステ
ップの概略を示す図、第２図は入力データのフォーマッ
トを示す図、第３図は装置全体の概略構成図である。 １・・・・・・入力レジスタ、２・・・・・シフト数テ
ーブル、３・・・・・・８ビツトシスタ、４・・・・・
自然対数テーブル、５・・・・・・第１補正テーブル、
６・・・・・・乗算器、７・・・・・・加算器、８・・
・・・・第２補正テーブル、９・・・加算器。
ップの概略を示す図、第２図は入力データのフォーマッ
トを示す図、第３図は装置全体の概略構成図である。 １・・・・・・入力レジスタ、２・・・・・シフト数テ
ーブル、３・・・・・・８ビツトシスタ、４・・・・・
自然対数テーブル、５・・・・・・第１補正テーブル、
６・・・・・・乗算器、７・・・・・・加算器、８・・
・・・・第２補正テーブル、９・・・加算器。
Claims (1)
- 【特許請求の範囲】 １ Ｎビットの入力ディジタルデータを格納する入力レ
ジスタと、上記入力ディジタルデータの上位数ビットの
データを入力して該入力ディジタルデータの正規化に必
要なビットシフト数ｎを予め登録されたテーブルから読
出すシフト数テーブルと、このシフト数テーブルから読
出されたビットシフト数ｎに従つて前記入力レジスタに
格納された入力ディジタルデータをｎビットシフトして
正規化するシフタと、このｎビットシフトされて正規化
されたディジタルデータに対する第１の自然対数データ
を求める変換回路と、前記ビットシフト数ｎに対応する
第２の自然対数データ（ｎｌｏｇ２）を求める手段と、
前記第１の自然対数データから上記第２の自然対数デー
タを減算して前記入力ディジタルデータの自然対数変換
データを求める加算器とを具備したことを特徴とする自
然対数変換装置。 ２ 変換回路は、正規化されたＮビットのディジタルデ
ータをｋビットの上位ビット群データＫと（Ｎ−ｋ）ビ
ットの下位ビット群データＷとに分け、上記上位ビット
群データＫに対する自然対数データｌｏｇＫを求めると
共に、定数（Ｎ−ｋ）ｌＯｇ２および変数Ｗ／Ｋ・２＾
（＾Ｎ＾−＾Ｋ＾）それぞれ求め、これらの各データを
加算して前記正規化されたＮビットのデジタルデータに
対する第１の自然対数データを求めるものである特許請
求の範囲第１項記載の自然対数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174270A JPS6051133B2 (ja) | 1980-12-10 | 1980-12-10 | 自然対数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174270A JPS6051133B2 (ja) | 1980-12-10 | 1980-12-10 | 自然対数変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5798023A JPS5798023A (en) | 1982-06-18 |
| JPS6051133B2 true JPS6051133B2 (ja) | 1985-11-12 |
Family
ID=15975710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55174270A Expired JPS6051133B2 (ja) | 1980-12-10 | 1980-12-10 | 自然対数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051133B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5927331A (ja) * | 1982-08-09 | 1984-02-13 | Hitachi Ltd | 関数発生器 |
| JPS59219659A (ja) * | 1983-05-27 | 1984-12-11 | 株式会社東芝 | 空気調和装置 |
| JPS60169229A (ja) * | 1984-02-13 | 1985-09-02 | Hitachi Ltd | １０進数変換方式 |
| JPS6268327A (ja) * | 1985-09-20 | 1987-03-28 | Oki Electric Ind Co Ltd | 対数−線形数値変換方式 |
| JPS6319037A (ja) * | 1986-07-11 | 1988-01-26 | Fujitsu Ltd | デ−タの対数変換方式 |
| JPS63236132A (ja) * | 1987-03-24 | 1988-10-03 | Oki Electric Ind Co Ltd | 対数値算出器 |
| JPH0670571B2 (ja) * | 1989-08-29 | 1994-09-07 | リオン株式会社 | 情報検出装置 |
| JP2002014700A (ja) * | 2000-06-30 | 2002-01-18 | Canon Inc | 音声信号処理方法、装置および記憶媒体 |
-
1980
- 1980-12-10 JP JP55174270A patent/JPS6051133B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5798023A (en) | 1982-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6051133B2 (ja) | 自然対数変換装置 | |
| US3855459A (en) | Apparatus for converting data into the same units | |
| CN114492779A (zh) | 神经网络模型的运行方法、可读介质和电子设备 | |
| US6711596B1 (en) | Method and apparatus for determining the approximate valve of a logarithmic function | |
| JPS5933523A (ja) | デイジタル処理装置 | |
| JP3550416B2 (ja) | 太陽電池の温度演算方法 | |
| JPH08504046A (ja) | 浮動小数点２進数を２進形式における対数に変換しまたはその逆変換をするための装置 | |
| US4051356A (en) | Keyboard controlled data converter | |
| JP3538512B2 (ja) | データ変換装置 | |
| JP2595820B2 (ja) | ガロア拡大体演算器 | |
| JPS61224039A (ja) | デイジタル対数変換回路 | |
| US20050004965A1 (en) | Logarithmic arithmetic system | |
| US6308194B1 (en) | Discrete cosine transform circuit and operation method thereof | |
| JPH01143967A (ja) | 対数変換装置および逆対数変換装置 | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| US20050210090A1 (en) | Logarithm determining method and apparatus for the same | |
| JPS5913782B2 (ja) | ディジタル演算回路 | |
| JP2797773B2 (ja) | 逆数演算装置 | |
| JP2551037B2 (ja) | 逆数演算回路 | |
| JPH0468616A (ja) | Ｃｒｃ計算装置 | |
| JPH03184403A (ja) | 信号発生回路 | |
| US20060161609A1 (en) | Method and system for saturating a left shift result using a standard shifter | |
| JP2000081968A (ja) | 逆数演算装置 | |
| JP3017300B2 (ja) | ファジー推論装置 | |
| JPS6116331A (ja) | 対数変換方式 |