JPS6057151B2 - tape recorder tape counter device - Google Patents
tape recorder tape counter deviceInfo
- Publication number
- JPS6057151B2 JPS6057151B2 JP2000678A JP2000678A JPS6057151B2 JP S6057151 B2 JPS6057151 B2 JP S6057151B2 JP 2000678 A JP2000678 A JP 2000678A JP 2000678 A JP2000678 A JP 2000678A JP S6057151 B2 JPS6057151 B2 JP S6057151B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- tape
- command
- reset
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】
この発明は、テープレコーダに設けられるテー」−
・、一、旧1−月日11′ 11二 イ小土仁オーι
の走行長さおよび走行時間のいずれでも表示し得 るよ
うなテープカウンタ装置に関する。[Detailed Description of the Invention] This invention provides a tape recorder with a tape recorder.
・、1、Old 1-Month/Day 11' 112 I Kodo Hitoshi ι
The present invention relates to a tape counter device capable of displaying both running length and running time.
テープの走行長さをカウントする第1のカウンタと、
基準周波数のパルスをカウントする第2のカウンタと、
この2つのカウンタのカウント出力のいずれか一方を選
択して表示する表示装置とを有するテープカウンタ装置
は、テープの走行長さに関する情報と、テープの走行時
間に関する情報とを得ることができる点で便利である。a first counter that counts the running length of the tape;
a second counter that counts pulses at a reference frequency;
A tape counter device having a display device that selects and displays one of the count outputs of these two counters has the advantage that it is possible to obtain information regarding the running length of the tape and information regarding the running time of the tape. It's convenient.
しカルカウント動作の開始にあたつて一方のカウンタの
みをリセットする場合、その選択を誤まると、カウント
数を保持しておくことが必要なりウンタをリセットして
しまうことになるので、その操作には細心の注意が必要
とされる。 この発明は、2つのカウンタのいずれか一
方を リセットするにあたつて、リセットすべきカウン
タの選択を誤まりなく行うことができるようにしたテー
プカウンタ装置を提供することを目的としている。However, if you reset only one counter at the start of the counting operation, if you make the wrong selection, it will be necessary to hold the count and the counter will be reset. requires careful attention. SUMMARY OF THE INVENTION An object of the present invention is to provide a tape counter device that allows the user to select the counter to be reset without making a mistake when resetting one of the two counters.
この発明では、2つのカウンタのうち、Jカウント出力
が表示装置に表示されている方の力ウンタのみにリセッ
ト指令が与えられる。したがつて表示装置の表示内容を
見ながらリセット操作を行えば、希望するカウンタの選
択を誤まるおそれはなく、またリセットされたことが確
認できるという利点も得られる。つぎにこの発明の一実
施例について図面を参照して説明する。In this invention, of the two counters, a reset command is given only to the force counter whose J count output is displayed on the display device. Therefore, if the reset operation is performed while looking at the contents displayed on the display device, there is no risk of making a mistake in selecting the desired counter, and there is also the advantage that it can be confirmed that the counter has been reset. Next, an embodiment of the present invention will be described with reference to the drawings.
第1図において符号1はカウンタAl2はカウンタBを
それぞれ示し、各々のカウント数は、選択回路3でその
いずれか一方が選択されたのち、ラップ回路4、ゲート
回路5およびデコーダ6を経て表示装置7に供給され、
複数にの例では4個)の表示素子7a〜7dによつてデ
ィジタル表示されるようになつている。カウンタA1に
は、インバータ8、チヤタリング防止回路9およびデバ
イダ10を介してテープパルスが供給される。このテー
プパルスは、テープレコーダにセットされたテープの走
行速度に対応した周波数を有する一連のパルス列からな
るもので、たとえばリール軸とともに回転する円板に設
けたスリットを通つて発光素子から受光素子に入射した
光のパルスを電気的なパルス信号に変換することによつ
て得られる。なおデバイダ10は、テープパルスの周波
数を分周して適当な周波数を得るためのものであつて、
テープパルスの周波数自体が適当な値である場合には省
略することができる。またテープの走行方向が順方向で
あるか逆方向であるかを区別する方向指令がカウンタA
1に与えられており、したがつてカウンタA1は、この
方向指令の内容(この例ではRHョ,RLJのレベルの
差で表わされる)に応じて、デ.バイダ10から与えら
れたテープパルスをアップカウントまたはダウンカウン
トする。そしてそのカウント数が選択回路3に供給され
る。一方、カウンタB2は、一定の基準周波数を有する
パルス信号のパルス数をカウントする動作を.行うもの
で、したがつてそのカウント数は時間に対応している。In FIG. 1, reference numeral 1 indicates a counter, Al2 indicates a counter B, and after one of them is selected by a selection circuit 3, each count number is sent to a display device via a wrap circuit 4, a gate circuit 5, and a decoder 6. supplied to 7,
Digital display is performed using a plurality of display elements 7a to 7d (four in the example). Tape pulses are supplied to the counter A1 via an inverter 8, a chattering prevention circuit 9, and a divider 10. This tape pulse consists of a series of pulse trains having a frequency corresponding to the running speed of the tape set in the tape recorder.For example, the tape pulse is passed from a light emitting element to a light receiving element through a slit provided in a disk that rotates with the reel shaft. It is obtained by converting an incident light pulse into an electrical pulse signal. Note that the divider 10 is for dividing the frequency of the tape pulse to obtain an appropriate frequency.
It can be omitted if the frequency of the tape pulse itself is an appropriate value. Also, the direction command to distinguish whether the tape running direction is forward or backward is issued by counter A.
Therefore, the counter A1 is given a value of D.1, depending on the content of this direction command (in this example, expressed as a difference in the levels of RH and RLJ). The tape pulse given from the binder 10 is counted up or down. The count number is then supplied to the selection circuit 3. On the other hand, counter B2 performs an operation of counting the number of pulses of a pulse signal having a constant reference frequency. Therefore, the number of counts corresponds to time.
この例では、基準周波数信号パルスを得る手段として、
商用電源の50Hz(または60Hz)の周波数をチヤ
タリング防止回路11を介して取出したのち、まずデバ
イダ12によつて115−(または116)に分周し、
さらにデバイダ13で1110に分周することによつて
1Hzのパルスを発生する回路が設けられている。もし
必要であれば、水晶からの発振信号を分周して得られる
64Hzの交流入力にも対応できるように、デバイダ1
2および13は入力信号をそれぞれ118に分周する機
能を有し、この分周比の選択は、周波数選択信号によつ
て動作する制御回路14からデバイダ12および13に
制御信号を供給することにつて行われる。またデバイダ
12の出力をデバイダ13に必要な時間内だけ供給する
ような動作を得るために、デバイダ12の出力を第1の
入力とし、チヤタリング防止回路15を経て供給される
スタートL指令を第2の入力とするANDゲート16が
設けられている。スタート指令は、たとえばテープが録
音または再生状態で定速走行している間だけ、あるいは
ストップウォッチの機能を得るために押ボタンが押され
ている間だけRHJレベルになるような信号であつて、
このスタート指令がRHJレベルの間だけデバイダ12
の出力がデバイダ13に入力される。カウンタA1は、
たとえばOから9999までのカウントを行うw進カウ
ンタであつて、そのカウント数は選択回路3に供給され
、またキャリーが必要に応じて外部に取出される。In this example, as a means of obtaining a reference frequency signal pulse,
After taking out the frequency of 50 Hz (or 60 Hz) of the commercial power supply through the chattering prevention circuit 11, first, it is divided into 115- (or 116) by the divider 12,
Furthermore, a circuit is provided which generates a 1 Hz pulse by dividing the frequency by a divider 13 to 1110. If necessary, divider 1 can also be used to accommodate 64Hz AC input obtained by dividing the oscillation signal from the crystal.
2 and 13 have a function of frequency-dividing the input signal into 118, respectively, and selection of this frequency division ratio is achieved by supplying a control signal to the dividers 12 and 13 from a control circuit 14 operated by a frequency selection signal. It is carried out at the same time. In addition, in order to obtain an operation in which the output of the divider 12 is supplied to the divider 13 only for the necessary time, the output of the divider 12 is used as the first input, and the start L command supplied via the chattering prevention circuit 15 is used as the second input. An AND gate 16 is provided as an input. The start command is a signal that is at the RHJ level only while the tape is running at a constant speed during recording or playback, or only while a push button is pressed to obtain the stopwatch function,
Only while this start command is at the RHJ level, the divider 12
The output of is input to the divider 13. Counter A1 is
For example, it is a W-adic counter that counts from 0 to 9999, and the counted number is supplied to the selection circuit 3, and a carry is taken out to the outside as necessary.
またカウンタB2は、1Hzの入力パルスをカウントす
る4桁のω進カウンタで、0から5959までのカウン
トを行つてそのカウント数を選択回路3に供給する。選
択回路3の具体的な回路構成の一例を第2図に示す。Further, the counter B2 is a four-digit ω-adic counter that counts input pulses of 1 Hz, counts from 0 to 5959, and supplies the counted number to the selection circuit 3. An example of a specific circuit configuration of the selection circuit 3 is shown in FIG.
この例では、選択回路3は、カウンタA1の各出力端に
それぞれ接続された第1のセレクトゲート3aと、カウ
ンタB2の各出力端にそれぞれ接続された第2のセレク
トゲート3bとを有し、第1のセレクトゲート3aの各
出力端は、第2のセレクトゲート3bの一つの出力端と
接続され、ここに形成された多数の接続点は、ラップ回
路4を構成している複数のラッチ素子4aの一つのL入
力に接続されている。また切換スイッチ(図示せず)の
操作によつて発生したRHJまたはRLJレベルの表示
選択指令は、第1のセレクトゲート3aの制御端子には
そのまま、また第2のセレクトゲート3bの制御端子に
はインバータ3cを介してそれぞれ供給されるようにな
つている。したがつて表示選択指令がRLJレベルのと
きには、第2のセレクトゲート3bはすべて閉じている
が、第1のセレクトゲート3aは開かれるので、カウン
タA1の出力だけがラップ回路4の各ラッチ素子4aに
供給される。また表示選択指令がRHョレベルになると
、第1のセレクトゲート3aは閉じ、代わつて第2のセ
レクトゲート3bが開くので、カウンタB2の出力だけ
が各ラッチ素子4aに供給される。これによつてカウン
タA1およびカウンタB2の出力のいずれか一方のみを
選択する動作が得られる。さらにラップ回路4の各ラッ
チ素子4aは、そのφ入力に受入れているラップ指令の
レベルがRHョのときには、L入力に受入れた入力をそ
のままQ出力として出力するが、ラップ指令のレベール
がRHJからRLJに変化すると、この変化したときの
L入力をQ出力に出力する動作を行う。In this example, the selection circuit 3 includes a first select gate 3a connected to each output terminal of the counter A1, and a second select gate 3b connected to each output terminal of the counter B2, Each output terminal of the first select gate 3a is connected to one output terminal of the second select gate 3b, and a large number of connection points formed here are connected to a plurality of latch elements constituting the wrap circuit 4. It is connected to one L input of 4a. In addition, the RHJ or RLJ level display selection command generated by operating a changeover switch (not shown) is directly sent to the control terminal of the first select gate 3a, and is sent to the control terminal of the second select gate 3b. They are each supplied via an inverter 3c. Therefore, when the display selection command is at the RLJ level, all the second select gates 3b are closed, but the first select gate 3a is opened, so that only the output of the counter A1 is transmitted to each latch element 4a of the wrap circuit 4. supplied to Further, when the display selection command reaches the RH level, the first select gate 3a closes and the second select gate 3b opens in its place, so that only the output of the counter B2 is supplied to each latch element 4a. This provides an operation of selecting only one of the outputs of counter A1 and counter B2. Furthermore, each latch element 4a of the wrap circuit 4, when the level of the wrap command accepted at its φ input is RH, outputs the input accepted at the L input as is as the Q output, but the level of the wrap command is lower than RHJ. When the state changes to RLJ, an operation is performed to output the L input at the time of this change to the Q output.
したがつてカウンタA1および(または)カウンタB2
のカウント動作は進行していても、ラップ指令がRLJ
レベルになつたときのカウント数がゲート回路5に供給
される。このラップ指令は、第1図に示すように、適当
な操作部材(図示せず)を操作することによつて得られ
たパルスとして与えられ、このパルスは、チヤタリング
防止回路17を経てT−フリップフロップ18に供給さ
れてこれを反転させる。この反転によつてn出力のレベ
ルがRLJになり、このRLJレベルの信号がラップ回
路4にラップ指令として与えられ、ラップ回路4はラッ
プ動作を行う。そして操作部材を再度操作すると、パル
スがT−フリップフロップ18に供給されてこれを反転
させ、この反転によつてO出力のレベルカげHJになり
、ラップ回路4のラップ動作が解除される。またT−フ
リップフロップ18は、表示選択指令が切換えられたと
きに選択回路3から送られるパルスが0Rゲート19を
経てリセット信号としてリセット端子に印加されること
によりリセットされ、これによつてラップ回路4がラッ
プ動作を行つている場合にはそのラップ動作が解除され
る。選択回路3の出力は、カウンタA1またはカウンタ
B2のカウント数を示す複数桁(この例では4桁で、各
桁は4ビットの2進符号からなつている)に分けられて
おり、各桁の出力は、デコーダ6に供給されると同時に
ゲート回路5に供給され、ここでゼロサブレス信号が作
られる。Therefore counter A1 and/or counter B2
Even if the count operation is progressing, the wrap command is RLJ
The count number when the level is reached is supplied to the gate circuit 5. This wrap command is given as a pulse obtained by operating a suitable operating member (not shown), as shown in FIG. 18 to invert it. Due to this inversion, the level of the n output becomes RLJ, and this RLJ level signal is given to the wrap circuit 4 as a wrap command, and the wrap circuit 4 performs a wrap operation. When the operating member is operated again, a pulse is supplied to the T-flip-flop 18 to invert it, and as a result of this inversion, the level of the O output is increased to HJ, and the wrap operation of the wrap circuit 4 is canceled. Further, the T-flip-flop 18 is reset by applying a pulse sent from the selection circuit 3 to the reset terminal as a reset signal via the 0R gate 19 when the display selection command is switched, and thereby the wrap circuit 4 is performing a wrap operation, the wrap operation is canceled. The output of the selection circuit 3 is divided into multiple digits (in this example, 4 digits, each digit consisting of a 4-bit binary code) indicating the count number of counter A1 or counter B2. The output is supplied to the decoder 6 and at the same time to the gate circuit 5, where a zero subless signal is generated.
このゼロサブレス信号は、0Rゲート21を通してデコ
ーダ6に伝えられる。ゲート回路5では、カウンタA1
が選ばれているとき、その内容がゼロ以外の場合、上位
桁のゼロを消すようなゼロサブレス信号を、またカウン
タB2が選ばれているときには最上位桁のみのゼロを消
すようなゼロサブレス信号を作り出す。各デコーダ6は
、入力された4ビットの2進符号を所定の方式にしたが
つてデコードし、対応する表示素子7a〜7dに対して
、所望の数字を表示するのに必要とされるセグメントだ
けを発光させるための信号を供給する。これによつて表
示装置7には、カウンタA1のカウント数が選択された
場合にはO〜9999の数字が、またカウンタB2のカ
ウント数が選択された場合には0〜5959の数字がデ
ィジタル表示される。なおゼロサブレ信号が入つている
場合、デコーダ6の出力はオフされ、表示装置7の表示
は消える。またブランキング指令は、インバータ20お
よび0Rゲート21を通してデコーダ6に印加され、出
力をオフすることにより、表示装置7の表示をすべて消
すためのものである。さらにカウンタA1およびカウン
タB2のいずれか一方もしくは両方をリセットする機能
を得るためにゲート回路22が設けられている。This zero subless signal is transmitted to the decoder 6 through the 0R gate 21. In the gate circuit 5, the counter A1
When counter B2 is selected, if the content is other than zero, a zero subless signal is generated that erases the zeros in the most significant digit, and when counter B2 is selected, a zero subless signal is generated that erases only the zeros in the most significant digit. . Each decoder 6 decodes the input 4-bit binary code according to a predetermined method, and displays only the segments required to display a desired number on the corresponding display elements 7a to 7d. Provides a signal to emit light. As a result, the display device 7 digitally displays numbers from 0 to 9999 when the count number of counter A1 is selected, and numbers from 0 to 5959 when the count number of counter B2 is selected. be done. Note that when the zero subre signal is input, the output of the decoder 6 is turned off and the display on the display device 7 disappears. The blanking command is applied to the decoder 6 through the inverter 20 and the 0R gate 21, and is used to turn off the output, thereby erasing all the display on the display device 7. Further, a gate circuit 22 is provided to obtain a function of resetting either or both of the counter A1 and the counter B2.
このゲート回路22は、ANDゲート23および24と
、0Rゲート25および26と、インバータ27とで構
成されていて、N1ゲート23,24の一方の入力端に
はリセット指令が、また他方の入力端には前述の表示選
択指令がそれぞれ供給されている。この表示選択指令は
、RLョレベルのときにカウンタA1のカウント数を、
またRHョレベルのときにカウンタB2のカウント数が
それぞれ表示されるように選択回路3を制御するためb
のものであり、一方のANDゲート24にはそのまま供
給されるが、他方のANDゲート23にはインバータ2
7を介して供給される。したがつて押ボタンのような操
作部材(図示せず)を操作することによつてリセット指
令(これは1個のパルスからなる)がゲート回路22に
供給されたとき、このリセット指令は、表示選択指令が
RLョレベルであればANDゲート23および0Rゲー
ト25を通過してカウンタA1およびデバイダ10のリ
セット入力に加えられ、また表示選択指令が)RHJレ
ベルであればANDゲート24および0Rゲート26を
通過してカウンタB2のリセット入力に加えられる。表
示選択指令がRLJレベルのときには、表示装置7にカ
ウンタA1のカウント数が表示され、RHJレベルのと
きにはカウンタB2のカウント数が表示されている。し
たがつてリセット指令は、そのときに表示装置7にカウ
ント数を供給している方のカウンタA1またはカウンタ
B2だけをリセットし、他方はリセットしない。なお0
Rゲート25および26は、電源投入時にリセット回路
28が発生するパルスをリセット信号としてカウンタA
1、デバイダ10およびカウンタB2のリセット入力に
供給するために設けられたものであり、省略することも
可能である。This gate circuit 22 is composed of AND gates 23 and 24, 0R gates 25 and 26, and an inverter 27, and one input terminal of the N1 gates 23 and 24 receives a reset command, and the other input terminal receives a reset command. are respectively supplied with the above-mentioned display selection command. This display selection command changes the count number of counter A1 at the RL level.
Also, in order to control the selection circuit 3 so that the count number of the counter B2 is displayed when the RH level is reached,
It is supplied as is to one AND gate 24, but the inverter 2 is supplied to the other AND gate 23.
7. Therefore, when a reset command (consisting of one pulse) is supplied to the gate circuit 22 by operating an operating member (not shown) such as a pushbutton, this reset command is If the selection command is at RL level, it passes through AND gate 23 and 0R gate 25 and is added to the reset input of counter A1 and divider 10, and if the display selection command is at RHJ level, it is applied to AND gate 24 and 0R gate 26. It is passed through and applied to the reset input of counter B2. When the display selection command is at the RLJ level, the count number of the counter A1 is displayed on the display device 7, and when the display selection command is at the RHJ level, the count number of the counter B2 is displayed. Therefore, the reset command resets only the counter A1 or the counter B2, which is supplying the count number to the display device 7 at that time, and does not reset the other counter. Note that 0
The R gates 25 and 26 use a pulse generated by the reset circuit 28 when the power is turned on as a reset signal to control the counter A.
1. It is provided to supply the reset input of the divider 10 and the counter B2, and can be omitted.
なおリセット信号は、リセット指令とともに0Rゲート
19にも供給され、T−フリップフロップ18のリセッ
トにも使用される。さらに、テープが終端まで走行し終
えたことを検出する終端検出、ならびにテープの所定の
位置を検出するまで巻戻しを行う位置検出の機能を得る
ために検出回路29が設けられている。Note that the reset signal is also supplied to the 0R gate 19 along with the reset command, and is also used to reset the T-flip-flop 18. Furthermore, a detection circuit 29 is provided to provide end detection functions for detecting when the tape has finished running to the end, and position detection functions for rewinding the tape until a predetermined position is detected.
この検出回路29は、デバイダ12から得られた一定周
波数の基準信号にもとづいてタイマー動作を行うタイマ
ーを有し、このタイマーは、テープパルスが供給される
ごとにクリアーされるようになつている。したがつてテ
ープの走行が停止してテープパルスが供給されなくなる
と、この時点からタイマーの動作が始まり、設定時間が
経過したときに出力が発生する。この出力は、タイマー
31を経,てドライバ32に供給され、このドライバ3
2の出力がテープレコーダのメカニズムをシヤツトオフ
させるリレーを駆動するために外部に取出される。タイ
マー31は、検出回路29から出力が供給されてから、
リレーが動作するのに要する時間!(たとえば200〜
400rr1sec)だけドライバ32の動作を持続さ
せるように働く。また検出回路29は、カウンタA1か
らそのカウント数がROョになつたことを示す信号を受
入れ、このときメモリー指令のレベルがRHJであれば
タイマー31に出力を与える機能を有している。This detection circuit 29 has a timer that performs a timer operation based on a constant frequency reference signal obtained from the divider 12, and this timer is cleared every time a tape pulse is supplied. Therefore, when the tape stops running and tape pulses are no longer supplied, the timer starts operating from this point on, and output is generated when the set time has elapsed. This output is supplied to a driver 32 via a timer 31, and this driver 3
The output of 2 is taken externally to drive a relay that shuts off the tape recorder mechanism. After the timer 31 is supplied with the output from the detection circuit 29,
Time required for relay to operate! (For example 200~
400rr1sec) to continue the operation of the driver 32. The detection circuit 29 also has a function of accepting a signal from the counter A1 indicating that the count number has reached RO, and providing an output to the timer 31 if the level of the memory command is RHJ at this time.
この機能は、テープの任意の位置でカウンタA1をリセ
ットし、他の位置から巻戻しを行つて最初の位置て停止
させる自動位置検出として利用される。なおメモリー指
令がRLJレベルであればこの動作は行われない。以上
のようにこの発明のテープカウンタ装置においては、表
示選択指令に応じて選択されたカウンタのみがリセット
される。This function is used as automatic position detection to reset the counter A1 at any position on the tape, rewind from another position, and stop at the initial position. Note that this operation is not performed if the memory command is at the RLJ level. As described above, in the tape counter device of the present invention, only the counter selected in response to the display selection command is reset.
すなわちリセット操作を行つてリセット指令を与えたと
きに、カウント数が表示装置に表示されている方のカウ
ンタだけがリセットされ、他方はリセットされない。し
たがつてリセットすべきカウンタの選択を誤まるという
不都合を確実に防止することが可能であり、またリセッ
トされたことを確認することもできる。That is, when a reset operation is performed and a reset command is given, only the counter whose count is displayed on the display device is reset, and the other counter is not reset. Therefore, it is possible to reliably prevent the inconvenience of erroneously selecting the counter to be reset, and it is also possible to confirm that the counter has been reset.
第1図はこの発明の一実施例によるテープカウンタ装置
の構成を示す回路図、第2図はその一部を詳細に示す回
路図である。
1・・・・・カウンタAl2・・・・・カウンタBl3
・・・選択回路、4・・・・・・ラップ回路、5・・・
・・・ゲート回路、7・・・・・・表示装置、7a〜7
d・・・・・・表示素子、22・・・・・・ゲート回路
、29・・・・・・検出回路、31・・・・・・タイマ
ー、32・・・・・・ドライバ。FIG. 1 is a circuit diagram showing the configuration of a tape counter device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a part thereof in detail. 1...Counter Al2...Counter Bl3
...Selection circuit, 4...Wrap circuit, 5...
...Gate circuit, 7...Display device, 7a-7
d...display element, 22...gate circuit, 29...detection circuit, 31...timer, 32...driver.
Claims (1)
走行方向に対応してアップカウントまたはダウンカウン
トする第1のカウンタと、基準周波数信号パルスを第1
のカウンタとは独立してカウントする第2のカウンタと
、表示選択指令に応じて、第1のカウンタまたは第2の
カウンタのカウント出力のいずれか一方を選択する選択
回路と、この選択回路の出力を表示する表示装置と、外
部からリセット指令が与えられたときに、上記表示選択
指令が第1のカウンタのカウント出力を選択するもので
あるときには第1のカウンタのリセット入力に、また上
記表示選択指令が第2のカウンタのカウント出力を選択
するものであるときには第2のカウンタのリセット入力
にそれぞれ上記リセット指令を供給するゲート回路とを
備えたテープレコーダのテープカウンタ装置。1 A first counter that counts up or down tape pulses according to the running direction of the tape, and a first counter that counts up or down tape pulses according to the running direction of the tape;
a second counter that counts independently of the counter; a selection circuit that selects either the count output of the first counter or the second counter in response to a display selection command; and an output of the selection circuit. a display device that displays a reset input of the first counter when a reset command is given from the outside and the display selection command selects the count output of the first counter; A tape counter device for a tape recorder, comprising a gate circuit that supplies the reset command to each reset input of the second counter when the command is to select the count output of the second counter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000678A JPS6057151B2 (en) | 1978-02-23 | 1978-02-23 | tape recorder tape counter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000678A JPS6057151B2 (en) | 1978-02-23 | 1978-02-23 | tape recorder tape counter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54112610A JPS54112610A (en) | 1979-09-03 |
| JPS6057151B2 true JPS6057151B2 (en) | 1985-12-13 |
Family
ID=12015032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000678A Expired JPS6057151B2 (en) | 1978-02-23 | 1978-02-23 | tape recorder tape counter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057151B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437790A (en) * | 1987-07-31 | 1989-02-08 | Sharp Kk | Electronic counter with clock |
| US7980489B2 (en) | 2006-03-30 | 2011-07-19 | Packcenter S.R.L. | Multiple configuration shower device |
-
1978
- 1978-02-23 JP JP2000678A patent/JPS6057151B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54112610A (en) | 1979-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225890A (en) | Magnetic tape recorder having a tape drive controller implemented with a digital processor chip | |
| KR100310078B1 (en) | Additional Information Display Analog Clock | |
| GB1590558A (en) | Video tape recorders | |
| US5229981A (en) | Digital multi event timer | |
| JPH0456275B2 (en) | ||
| JPS6057151B2 (en) | tape recorder tape counter device | |
| US4277840A (en) | Electronic timepiece | |
| US4163360A (en) | Timer device | |
| US10795318B2 (en) | Analog display device, electronic timepiece, display operation control method and storage medium | |
| JPS6149749B2 (en) | ||
| JPS6149750B2 (en) | ||
| JPS5813991B2 (en) | Tape counter devices such as tape recorders | |
| GB2209090A (en) | Backspace and review facility in video recording and playback | |
| US7092317B2 (en) | Chronograph timepiece | |
| JPS615490A (en) | Recorder or reproducer for electronic amusement apparatus | |
| JPS6249669B2 (en) | ||
| JPS5827592B2 (en) | Tape remaining amount display device | |
| JPS5939353Y2 (en) | electronic tape counter | |
| JPS5913973A (en) | Analog chronograph timepiece | |
| JPH0510252Y2 (en) | ||
| JPS6041025Y2 (en) | Tape usage display device | |
| JPH0510253Y2 (en) | ||
| JPS6037714Y2 (en) | Tape running direction display device | |
| US4530106A (en) | Counter device for use in tape recorder | |
| JPS6322668B2 (en) |