Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6149750B2 - - Google Patents
[go: Go Back, main page]

JPS6149750B2 - - Google Patents

Info

Publication number
JPS6149750B2
JPS6149750B2 JP53020007A JP2000778A JPS6149750B2 JP S6149750 B2 JPS6149750 B2 JP S6149750B2 JP 53020007 A JP53020007 A JP 53020007A JP 2000778 A JP2000778 A JP 2000778A JP S6149750 B2 JPS6149750 B2 JP S6149750B2
Authority
JP
Japan
Prior art keywords
counter
circuit
tape
output
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53020007A
Other languages
Japanese (ja)
Other versions
JPS54112611A (en
Inventor
Yasuhiko Okuyama
Takeshi Takitani
Yoshiji Moriwaki
Toshiro Iwashima
Tsunenaga Nakazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP2000778A priority Critical patent/JPS54112611A/en
Publication of JPS54112611A publication Critical patent/JPS54112611A/en
Publication of JPS6149750B2 publication Critical patent/JPS6149750B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【発明の詳細な説明】 この発明は、テープレコーダに設けられるテー
プカウンタ装置に関し、とくにテープの走行をそ
の走行長さおよび走行時間のいずれでも表示し得
るようなテープカウンタ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tape counter device installed in a tape recorder, and more particularly to a tape counter device that can display the running length and running time of a tape.

テープの走行長さをカウントする第1のカウン
タと、基準周波数のパルスをカウントする第2の
カウンタと、この2つのカウンタのカウント出力
のいずれか一方を選択して表示する表示装置とを
有するテープカウンタ装置は、テープの走行長さ
に関する情報と、テープの走行時間に関する情報
とを得ることができる点で便利である。しかしこ
れらの情報は一般的には4桁の数字でデイジタル
表示され、そして最下位の桁の数字は短時間で変
化するので、表示された数字をたとえば記録して
おくために正確に読取るのは容易でない。
A tape having a first counter that counts the running length of the tape, a second counter that counts pulses of a reference frequency, and a display device that selects and displays one of the count outputs of these two counters. The counter device is useful in that it can provide information regarding the running length of the tape and information regarding the running time of the tape. However, this information is generally displayed digitally as a four-digit number, and the lowest digit changes quickly, making it difficult to read the displayed number accurately for record-keeping purposes. It's not easy.

この発明の目的は、通常の使用状態では、選択
回路で選択された第1のカウンタまたは第2のカ
ウンタのカウント出力を表示装置に表示し、外部
操作部材の操作時に発生するラツプ指令が与えら
れた場合には、このラツプ指令が与えられたとき
のカウント数を記憶保持してその値を表示装置に
表示することによつて、所望の時点における表示
数の読取りを容易にしたテープカウンタ装置を提
供することである。
An object of the present invention is to display the count output of a first counter or a second counter selected by a selection circuit on a display device in normal use, and to provide a lap command generated when an external operation member is operated. In such a case, a tape counter device is provided which makes it easy to read the displayed number at a desired point in time by memorizing and retaining the count number when this wrap command is given and displaying that value on a display device. It is to provide.

つぎにこの発明の一実施例について図面を参照
して説明する。第1図において符号1はカウンタ
A、2はカウンタBをそれぞれ示し、各々のカウ
ント数は、選択回路3でそのいずれか一方が選択
されたのち、ラツプ回路4、ゲート回路5および
デコーダ6を経て表示装置7に供給され、複数
(この例では4個)の表示素子7a〜7dによつ
てデイジタル表示されるようになつている。
Next, an embodiment of the present invention will be described with reference to the drawings. In FIG. 1, reference numeral 1 indicates counter A, and reference numeral 2 indicates counter B. After one of them is selected by a selection circuit 3, the respective count numbers are passed through a wrap circuit 4, a gate circuit 5, and a decoder 6. The information is supplied to the display device 7 and digitally displayed by a plurality of (four in this example) display elements 7a to 7d.

カウンタA1には、インバータ8、チヤタリン
グ防止回路9およびデバイダ10を介してテープ
パルスが供給される。このテープパルスは、テー
プレコーダにセツトされたテープの走行速度に対
応した周波数を有する一連のパルス列からなるも
ので、たとえばリール軸とともに回転する円板に
設けたスリツトを通つて発光素子から受光素子に
入射した光のパルスを電気的なパルス信号に変換
することによつて得られる。なおデバイダ10
は、テープパルスの周波数を分周して適当な周波
数を得るためのものであつて、テープパルスの周
波数自体が適当な値である場合には省略すること
ができる。またテープの走行方向が順方向である
か逆方向であるかを区別する方向指令がカウンタ
A1に与えられており、したがつてカウンタA1
は、この方向指令の内容(この例では「H」、
「L」のレベルの差で表わされる)に応じて、デ
バイダ10から与えられたテープパルスをアツプ
カウントまたはダウンカウントする。そしてその
カウント数が選択回路3に供給される。
Tape pulses are supplied to the counter A1 via an inverter 8, a chattering prevention circuit 9, and a divider 10. This tape pulse consists of a series of pulse trains having a frequency corresponding to the running speed of the tape set in the tape recorder.For example, the tape pulse is passed from a light emitting element to a light receiving element through a slit provided in a disk that rotates with the reel shaft. It is obtained by converting an incident light pulse into an electrical pulse signal. Note that the divider 10
is for dividing the frequency of the tape pulse to obtain an appropriate frequency, and can be omitted if the frequency of the tape pulse itself is an appropriate value. Further, a direction command is given to the counter A1 to distinguish whether the running direction of the tape is the forward direction or the reverse direction.
is the content of this direction command (in this example, "H",
The tape pulse applied from the divider 10 is counted up or down depending on the difference in the level of "L". The count number is then supplied to the selection circuit 3.

一方、カウンタB2は、一定の基準周波数を有
するパルス信号のパルス数をカウントする動作を
行うもので、したがつてそのカウント数は時間に
対応している。この例では、基準周波数信号パル
スを得る手段として、商用電源の50Hz(または60
Hz)の周波数をチヤタリング防止回路11を介し
て取出したのち、まずデバイダ12によつて1/5
(または1/6)に分周し、さらにデバイダ13で1/
10に分周することによつて1Hzのパルスを発生す
る回路が設けられている。もし必要であれば、水
晶からの発振信号を分周して得られる64Hzの交流
入力にも対応できるように、デバイダ12および
13は入力信号をそれぞれ1/8に分周する機能を
有し、この分周比の選択は、周波数選択信号によ
つて動作する制御回路14からデバイダ12およ
び13に制御信号を供給することによつて行われ
る。またデバイダ12の出力をデバイダ13に必
要な時間内だけ供給するような動作を得るため
に、デバイダ12の出力を第1の入力とし、チヤ
タリング防止回路15を経て供給されるスタート
指令を第2の入力とするANDゲート16が設け
られている。スタート指令は、たとえばテープが
録音または再生状態で定速走行している間だけ、
あるいはストツプウオツチの機能を得るために押
ボタンが押されている間だけ「H」レベルになる
ような信号であつて、このスタート指令が「H」
レベルの間だけデバイダ12の出力がデバイダ1
3に入力される。
On the other hand, the counter B2 performs an operation of counting the number of pulses of a pulse signal having a constant reference frequency, and therefore, the counted number corresponds to time. In this example, the means to obtain the reference frequency signal pulse is 50Hz (or 60Hz) from the commercial power supply.
Hz) is extracted through the chattering prevention circuit 11, and then first divided into 1/5 by the divider 12.
(or 1/6), and then use divider 13 to divide the frequency into 1/6.
A circuit is provided which generates a 1 Hz pulse by dividing the frequency by 10. If necessary, the dividers 12 and 13 each have a function of dividing the input signal to 1/8 so that it can also correspond to a 64Hz AC input obtained by dividing the oscillation signal from the crystal. This frequency division ratio selection is performed by supplying control signals to the dividers 12 and 13 from a control circuit 14 operated by a frequency selection signal. In addition, in order to obtain an operation in which the output of the divider 12 is supplied to the divider 13 only for the necessary time, the output of the divider 12 is used as the first input, and the start command supplied via the chattering prevention circuit 15 is used as the second input. An AND gate 16 is provided as an input. For example, the start command is issued only while the tape is running at a constant speed during recording or playback.
Or, it is a signal that goes to "H" level only while the push button is pressed to obtain the stopwatch function, and this start command is "H" level.
Only during the level, the output of divider 12 is changed to divider 1.
3 is input.

カウンタA1は、たとえば0から9999までのカ
ウントを行う10進カウンタであつて、そのカウン
ト数は選択回路3に供給され、またキヤリーが必
要に応じて外部に取出される。またカウンタB2
は、1Hzの入力パルスをカウントする4桁の60進
カウンタで、0から5959までのカウントを行つて
そのカウント数を選択回路3に供給する。
The counter A1 is a decimal counter that counts, for example, from 0 to 9999, and the counted number is supplied to the selection circuit 3, and the carry is taken out to the outside as necessary. Also counter B2
is a 4-digit sexagesimal counter that counts input pulses of 1 Hz, counts from 0 to 5959, and supplies the counted number to the selection circuit 3.

選択回路3の具体的な回路構成の一例を第2図
に示す。この例では、選択回路3は、カウンタA
1の各出力端にそれぞれ接続された第1のセレク
トゲート3aと、カウンタB2の各出力端にそれ
ぞれ接続された第2のセレクトゲート3bとを有
し、第1のセレクトゲート3aの各出力端は、第
2のセレクトゲート3bの一つの出力端と接続さ
れ、ここで形成された多数の接続点は、ラツプ回
路4を構成している複数のラツチ素子4aの一つ
のL入力に接続されている。また切換スイツチ
(図示せず)の操作によつて発生した「H」また
は「L」レベルの表示選択指令は、第1のセレク
トゲート3aの制御端子にはそのまま、また第2
のセレクトゲート3bの制御端子にはインバータ
3cを介してそれぞれ供給されるようになつてい
る。したがつて表示選択指令が「L」レベルのと
きには、第2のセレクトゲート3bはすべて閉じ
ているが、第1のセレクトゲート3aは開かれる
ので、カウンタA1の出力だけがラツプ回路4の
各ラツチ素子4aに供給される。また表示選択指
令が「H」レベルになると、第1のセレクトゲー
ト3aは閉じ、代わつて第2のセレクトゲート3
bが開くので、カウンタB2の出力だけが各ラツ
チ素子4aに供給される。これによつてカウンタ
A1およびカウンタB2の出力のいずれか一方の
みを選択する動作が得られる。
An example of a specific circuit configuration of the selection circuit 3 is shown in FIG. In this example, the selection circuit 3 selects the counter A
1, and a second select gate 3b connected to each output terminal of the counter B2, each output terminal of the first select gate 3a. is connected to one output terminal of the second select gate 3b, and the numerous connection points formed here are connected to one L input of a plurality of latch elements 4a constituting the wrap circuit 4. There is. In addition, the "H" or "L" level display selection command generated by the operation of a changeover switch (not shown) is sent to the control terminal of the first select gate 3a as is, and to the second select gate 3a.
are supplied to control terminals of select gates 3b through inverters 3c, respectively. Therefore, when the display selection command is at the "L" level, all the second select gates 3b are closed, but the first select gate 3a is open, so only the output of the counter A1 is applied to each latch of the wrap circuit 4. It is supplied to element 4a. Further, when the display selection command becomes "H" level, the first select gate 3a closes and the second select gate 3a closes.
b is open, so only the output of counter B2 is supplied to each latch element 4a. This provides an operation of selecting only one of the outputs of counter A1 and counter B2.

さらにラツプ回路4の各ラツチ素子4aは、そ
のφ入力に受入れているラツプ指令のレベルが
「H」のときには、L入力に受入れた入力をその
ままQ出力として出力するが、ラツプ指令のレベ
ルが「H」から「L」に変化すると、この変化し
たときのL入力をQ出力に出力する動作を行う。
したがつてカウンタA1および(または)カウン
タB2のカウント動作は進行していても、ラツプ
指令が「L」レベルになつたときのカウント数が
ゲート回路5に供給される。このラツプ指令は、
例えば表示装置7に表示されるカウンタA1或い
はカウンタB2のカウンタ数を使用者が記録した
いような場合、表示装置7による表示カウンタ数
の変化を停止させるため外部操作部材(図示せ
ず)を操作したときにパルスとして与えられ、こ
のパルスは、チヤタリング防止回路17を経てT
−フリツプフロツプ18に供給されてこれを反転
させる。この反転によつて出力のレベルが
「L」になり、この「L」レベルの信号がラツプ
回路4にラツプ指令として与えられ、ラツプ回路
4はラツプ動作を行う。そして外部操作部材(図
示せず)を再度操作すると、パルスがT−フリツ
プフロツプ18に供給されてこれを反転させ、こ
の反転によつて出力のレベルが「H」になり、
ラツプ回路4のラツプ動作が解除される。またT
−フリツプフロツプ18は、表示選択指令が切換
えられたときに選択回路3から送られるパルスが
ORゲート19を経てリセツト信号としてリセツ
ト端子に印加されることによりリセツトされ、こ
れによつてラツプ回路4がラツプ動作を行つてい
る場合にはそのラツプ動作が解除される。
Furthermore, each latch element 4a of the wrap circuit 4, when the level of the wrap command accepted at its φ input is "H", outputs the input accepted at the L input as is as the Q output, but the level of the wrap command is "H". When the level changes from "H" to "L", an operation is performed to output the L input at the time of this change to the Q output.
Therefore, even if the counting operation of counter A1 and/or counter B2 is in progress, the count number when the wrap command reaches the "L" level is supplied to gate circuit 5. This lap directive is
For example, when the user wants to record the number of counters A1 or B2 displayed on the display device 7, the user operates an external operation member (not shown) to stop the change in the number of counters displayed on the display device 7. Sometimes it is given as a pulse, and this pulse passes through the chattering prevention circuit 17 and then
- applied to flip-flop 18 to invert it; This inversion causes the output level to become "L", and this "L" level signal is given to the wrap circuit 4 as a wrap command, and the wrap circuit 4 performs a wrap operation. When the external operating member (not shown) is operated again, a pulse is supplied to the T-flip-flop 18 to invert it, and this inversion causes the output level to become "H".
The wrap operation of the wrap circuit 4 is released. Also T
- The flip-flop 18 receives a pulse sent from the selection circuit 3 when the display selection command is switched.
It is reset by being applied as a reset signal to the reset terminal via the OR gate 19, thereby canceling the wrap operation if the wrap circuit 4 is performing a wrap operation.

選択回路3の出力は、カウンタA1またはカウ
ンタB2のカウント数を示す複数桁(この例では
4桁で、各桁は4ビツトの2進符号からなつてい
る)に分けられており、各桁の出力は、デコーダ
6に供給されると同時にゲート回路5に供給さ
れ、ここでゼロサプレス信号が作られる。このゼ
ロサプレス信号は、ORゲート21を通してデコ
ーダ6に伝えられる。ゲート回路5では、カウン
タA1が選ばれているとき、その内容がゼロ以外
の場合、上位桁のゼロを消すようなゼロサプレス
信号を、またカウンタB2が選ばれているときに
は最上位桁のみのゼロを消すようなゼロサプレス
信号を作り出す。各デコーダ6は、入力された4
ビツトの2進符号を所定の方式にしたがつてデコ
ードし、対応する表示素子7a〜7dに対して、
所望の数字を表示するのに必要とされるセグメン
トだけを発光させるための信号を供給する。これ
によつて表示装置7には、カウンタA1のカウン
ト数が選択された場合には0〜9999の数字が、ま
たカウンタB2のカウント数が選択された場合に
は0〜5959の数字がデイジタル表示される。なお
ゼロサプレス信号が入つている場合、デコーダ6
の出力はオフされ、表示装置7の表示は消える。
またブランキング指令は、インバータ20および
ORゲート21を通してデコーダ6に印加され、
出力をオフすることにより、表示装置7の表示を
すべて消すためのものである。
The output of the selection circuit 3 is divided into multiple digits (in this example, 4 digits, each digit consisting of a 4-bit binary code) indicating the count number of counter A1 or counter B2. The output is supplied to the decoder 6 and at the same time to the gate circuit 5, where a zero suppress signal is generated. This zero suppression signal is transmitted to the decoder 6 through the OR gate 21. In the gate circuit 5, when the counter A1 is selected, if the content is other than zero, a zero suppress signal is sent to erase the zero in the most significant digit, and when counter B2 is selected, the zero in only the most significant digit is generated. Creates a zero suppression signal that disappears. Each decoder 6 receives the input 4
The bit binary code is decoded according to a predetermined method, and the corresponding display elements 7a to 7d are
A signal is provided to cause only the segments needed to display the desired digits to emit light. As a result, the display device 7 digitally displays numbers from 0 to 9999 when the count number of counter A1 is selected, and numbers from 0 to 5959 when the count number of counter B2 is selected. be done. In addition, if a zero suppress signal is included, the decoder 6
The output of is turned off, and the display on the display device 7 disappears.
Also, the blanking command is applied to the inverter 20 and
applied to the decoder 6 through the OR gate 21,
This is for turning off all the display on the display device 7 by turning off the output.

さらにカウンタA1およびカウンタB2のいず
れか一方もしくは両方をリセツトする機能を得る
ためにゲート回路22が設けられている。このゲ
ート回路22は、ANDゲート23および24
と、ORゲート25および26と、インバータ2
7とで構成されていて、ANDゲート23,24
の一方の入力端にはリセツト指令が、また他方の
入力端には前述の表示選択指令がそれぞれ供給さ
れている。この表示選択指令は、「L」レベルの
ときにカウンタA1のカウント数を、また「H」
レベルのときにカウンタB2のカウント数がそれ
ぞれ表示されるように選択回路3を制御するため
のものであり、一方のANDゲート24にはその
まま供給されるが、他方のANDゲート23には
インバータ27を介して供給される。したがつて
押ボタンのような外部操作部材(図示せず)を操
作することによつてリセツト指令(これは1個の
パルスからなる)がゲート回路22に供給された
とき、このリセツト指令は、表示選択指令が
「L」レベルであればANDゲート23およびOR
ゲート25を通過してカウンタA1およびデバイ
ダ10のリセツト入力に加えられ、また表示選択
指令が「H」レベルであればANDゲート24お
よびORゲート26を通過してカウンタB2のリ
セツト入力に加えられる。表示選択指令が「L」
レベルのときには、表示装置7にカウンタA1の
カウント数が表示され、「H」レベルのときには
カウンタB2のカウント数が表示されている。し
たがつてリセツト指令は、そのときに表示装置7
にカウント数を供給している方のカウンタA1ま
たはカウンタB2だけをリセツトし、他方はリセ
ツトしない。
Furthermore, a gate circuit 22 is provided to obtain a function of resetting one or both of counter A1 and counter B2. This gate circuit 22 includes AND gates 23 and 24
, OR gates 25 and 26, and inverter 2
7, AND gates 23, 24
A reset command is supplied to one input terminal of the , and the above-mentioned display selection command is supplied to the other input terminal. This display selection command indicates the count number of counter A1 when it is at the "L" level, and when it is at the "H" level.
This is to control the selection circuit 3 so that the count number of the counter B2 is displayed respectively when the level is high, and it is supplied as is to one AND gate 24, but the inverter 27 is supplied to the other AND gate 23. Supplied via. Therefore, when a reset command (consisting of one pulse) is supplied to the gate circuit 22 by operating an external operating member (not shown) such as a pushbutton, this reset command is If the display selection command is “L” level, AND gate 23 and OR
It passes through gate 25 and is applied to the reset input of counter A1 and divider 10, and if the display selection command is at the "H" level, it passes through AND gate 24 and OR gate 26 and is applied to the reset input of counter B2. Display selection command is “L”
When the level is high, the count number of the counter A1 is displayed on the display device 7, and when the level is "H", the count number of the counter B2 is displayed. Therefore, the reset command is sent to the display device 7 at that time.
Only counter A1 or counter B2, which supplies the count number to the counter A1 or counter B2, is reset, and the other one is not reset.

なおORゲート25および26は、電源投入時
にリセツト回路28が発生するパルスをリセツト
信号としてカウンタA1、デバイダ10およびカ
ウンタB2のリセツト入力に供給するために設け
られたものであり、省略することも可能である。
なおリセツト信号は、リセツト指令とともにOR
ゲート19にも供給され、T−フリツプフロツプ
18のリセツトにも使用される。
Note that the OR gates 25 and 26 are provided to supply the pulses generated by the reset circuit 28 when the power is turned on as a reset signal to the reset inputs of the counter A1, the divider 10, and the counter B2, and can be omitted. It is.
Note that the reset signal is ORed with the reset command.
Also supplied to gate 19 and used to reset T-flip-flop 18.

さらに、テープが終端まで走行し終えたことを
検出する終端検出、ならびにテープの所定の位置
を検出するまで巻戻しを行う位置検出の機能を得
るために検出回路29が設けられている。この検
出回路29は、デバイダ12から得られた一定周
波数の基準信号にもとづいてタイマー動作を行う
タイマーを有し、このタイマーは、テープパルス
が供給されるごとにクリアーされるようになつて
いる。したがつてテープの走行が停止してテープ
パルスが供給されなくなると、この時点からタイ
マーの動作が始まり、設定時間が経過したときに
出力が発生する。この出力は、タイマー31を経
てドライバ32に供給され、このドライバ32の
出力がテープレコーダのメカニズムをシヤツトオ
フさせるリレーを駆動するために外部に取出され
る。タイマー31は、検出回路29から出力が供
給されてから、リレーが動作するのに要する時間
(たとえば200〜400msec)だけドライバ32の動
作を持続させるように働く。
Furthermore, a detection circuit 29 is provided to provide end detection functions for detecting when the tape has finished running to the end, and position detection functions for rewinding the tape until a predetermined position is detected. This detection circuit 29 has a timer that performs a timer operation based on a constant frequency reference signal obtained from the divider 12, and this timer is cleared every time a tape pulse is supplied. Therefore, when the tape stops running and tape pulses are no longer supplied, the timer starts operating from this point on, and output is generated when the set time has elapsed. This output is fed through a timer 31 to a driver 32 whose output is taken externally to drive a relay that shuts off the tape recorder mechanism. The timer 31 functions to continue the operation of the driver 32 for the time required for the relay to operate (for example, 200 to 400 msec) after the output is supplied from the detection circuit 29.

また検出回路29は、カウンタA1からそのカ
ウント数が「0」になつたことを示す信号を受入
れ、このときメモリー指令のレベルが「H」であ
ればタイマー31に出力を与える機能を有してい
る。この機能は、テープの任意の位置でカウンタ
A1をリセツトし、他の位置から巻戻しを行つて
最初の位置で停止させる自動位置検出として利用
される。なおメモリー指令が「L」レベルであれ
ばこの動作は行われない。
The detection circuit 29 also has a function of accepting a signal from the counter A1 indicating that the count number has reached "0" and providing an output to the timer 31 if the level of the memory command is "H" at this time. There is. This function is used as automatic position detection to reset the counter A1 at any position on the tape, rewind from another position, and stop at the initial position. Note that this operation is not performed if the memory command is at the "L" level.

以上のようにこの発明によれば、2つのカウン
タの何れのカウント出力が選択回路により選択さ
れていても、外部操作部材の操作によるラツプ指
令がラツプ回路に与えられたときには上記カウン
ト出力によるカウント数が上記ラツプ回路に記憶
保持され、上記ラツプ回路に記憶保持されたカウ
ント数が上記外部操作部材を再度操作して上記ラ
ツプ指令を解除するまで表示装置に表示されるよ
うに構成したので、上記カウンタのカウンタ数が
短い周期で変化している場合であつても、使用者
の必要に応じた任意の時点で表示されている数字
の変化を停止させることができ、数字を容易に読
み取ることができるという効果が得られる。
As described above, according to the present invention, no matter which count output of the two counters is selected by the selection circuit, when a wrap command is given to the wrap circuit by the operation of an external operating member, the count output is determined by the count output. is stored in the wrap circuit, and the count stored in the wrap circuit is displayed on the display device until the wrap command is canceled by operating the external operating member again. Even if the counter number is changing in a short period, the displayed number can be stopped changing at any time according to the user's needs, and the number can be easily read. This effect can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるテープカウ
ンタ装置の構成を示す回路図、第2図はその一部
を詳細に示す回路図である。 1……カウンタA、2……カウンタB、3……
選択回路、4……ラツプ回路、5……ゲート回
路、7……表示装置、7a〜7d……表示素子、
22……ゲート回路、29……検出回路、31…
…タイマー、32……ドライバ。
FIG. 1 is a circuit diagram showing the configuration of a tape counter device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a part thereof in detail. 1...Counter A, 2...Counter B, 3...
Selection circuit, 4...Lap circuit, 5...Gate circuit, 7...Display device, 7a to 7d...Display element,
22...gate circuit, 29...detection circuit, 31...
...Timer, 32...Driver.

Claims (1)

【特許請求の範囲】[Claims] 1 テープの走行に応じたテープパルスを上記テ
ープの走行方向に対応してアツプカウントまたは
ダウンカウントする第1のカウンタと、基準周波
数信号パルスを第1のカウンタとは独立してカウ
ントする第2のカウンタと、第1のカウンタおよ
び第2のカウンタのカウント出力のいずれか一方
を選択して出力する選択回路と、この選択回路の
出力を表示する表示装置と、上記選択回路と上記
表示装置との間に挿入され、外部操作部材の操作
時に発生するラツプ指令が与えられたときに、上
記選択回路を経て供給された第1または第2のカ
ウンタのカウント出力を記憶保持し、その値を上
記表示装置に供給するラツプ回路とを備えたテー
プレコーダのテープカウンタ装置。
1. A first counter that counts up or down tape pulses according to the running direction of the tape, and a second counter that counts reference frequency signal pulses independently of the first counter. a counter, a selection circuit that selects and outputs one of the count outputs of the first counter and the second counter, a display device that displays the output of the selection circuit, and the selection circuit and the display device. When a wrap command generated when an external operating member is operated, the count output of the first or second counter supplied through the selection circuit is stored and held, and the value is displayed above. A tape counter device for a tape recorder, comprising a lap circuit supplying the device.
JP2000778A 1978-02-23 1978-02-23 Tape counter device of tape recorder Granted JPS54112611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000778A JPS54112611A (en) 1978-02-23 1978-02-23 Tape counter device of tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000778A JPS54112611A (en) 1978-02-23 1978-02-23 Tape counter device of tape recorder

Publications (2)

Publication Number Publication Date
JPS54112611A JPS54112611A (en) 1979-09-03
JPS6149750B2 true JPS6149750B2 (en) 1986-10-30

Family

ID=12015058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000778A Granted JPS54112611A (en) 1978-02-23 1978-02-23 Tape counter device of tape recorder

Country Status (1)

Country Link
JP (1) JPS54112611A (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626239Y2 (en) * 1974-11-22 1981-06-22
JPS52113628U (en) * 1976-02-24 1977-08-29
JPS586229B2 (en) * 1976-04-10 1983-02-03 株式会社田村電機製作所 Electronic tape counter with clock
JPS5813991A (en) * 1981-07-18 1983-01-26 Takasago Thermal Eng Co Lts latent heat storage

Also Published As

Publication number Publication date
JPS54112611A (en) 1979-09-03

Similar Documents

Publication Publication Date Title
US4225890A (en) Magnetic tape recorder having a tape drive controller implemented with a digital processor chip
GB1602051A (en) Motor speed adjusting apparatus
US4277840A (en) Electronic timepiece
JPS6149750B2 (en)
JPS6149749B2 (en)
JPS6019573B2 (en) tape recorder
JPS6057151B2 (en) tape recorder tape counter device
JPS5813991B2 (en) Tape counter devices such as tape recorders
US7092317B2 (en) Chronograph timepiece
US4292509A (en) Indicator for tape running direction and tape remnant amount
US4467375A (en) Music reservation device for use with magnetic tape playback apparatus
JPH08327754A (en) Electronic clock
JPS6249669B2 (en)
JPS5939353Y2 (en) electronic tape counter
JPS5827592B2 (en) Tape remaining amount display device
JPS6045388B2 (en) Electronic equipment with notification function
JPH0223930B2 (en)
KR900008088B1 (en) Program automatic searching method for vcr
US4530106A (en) Counter device for use in tape recorder
JPH02149956A (en) Screen repetition by reel sensing of vtr system
JPS59135389A (en) Electronic clock with timer
JPS6041025Y2 (en) Tape usage display device
JPS6037714Y2 (en) Tape running direction display device
JPS6239349Y2 (en)
JPH0223949B2 (en)