Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6118755B2 - - Google Patents
[go: Go Back, main page]

JPS6118755B2 - - Google Patents

Info

Publication number
JPS6118755B2
JPS6118755B2 JP53085349A JP8534978A JPS6118755B2 JP S6118755 B2 JPS6118755 B2 JP S6118755B2 JP 53085349 A JP53085349 A JP 53085349A JP 8534978 A JP8534978 A JP 8534978A JP S6118755 B2 JPS6118755 B2 JP S6118755B2
Authority
JP
Japan
Prior art keywords
liquid crystal
display
signal
circuit
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53085349A
Other languages
Japanese (ja)
Other versions
JPS5512919A (en
Inventor
Minoru Hosokawa
Katsuyuki Ikeda
Satoru Yazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP8534978A priority Critical patent/JPS5512919A/en
Publication of JPS5512919A publication Critical patent/JPS5512919A/en
Publication of JPS6118755B2 publication Critical patent/JPS6118755B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明はマトリクス型の液晶表示パネルによる
テレビ等の画像表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an image display device such as a television using a matrix type liquid crystal display panel.

〔従来技術〕[Prior art]

液晶の電気光学効果を利用して各種の表示装置
が考案、或は実用化されている。これらは液晶分
子の配向特性、誘電異方性、光学異方性等の組み
合せによるもので一般的な通称としてDSM、
TN、GH、等の呼び名がある。これら液晶の共通
の特徴として、受光型の表示効果を有する事、比
較的高抵抗である事、表示特性における閾値が各
パラメータに対して緩慢或は不安定である事等が
掲げられる。ここで受光型及び高抵抗である点
は、液晶が他の表示体に比較して優位とされ表示
体として実用化される所以であるが、逆に閾値特
性が他の表示素子より劣り、液晶の駆動条件を複
雑、難問化させている。更に直流駆動に対する寿
命が短い点も駆動条件を難しくする要因となつて
いる。
Various display devices have been devised or put into practical use using the electro-optic effect of liquid crystals. These are due to the combination of alignment characteristics of liquid crystal molecules, dielectric anisotropy, optical anisotropy, etc., and are commonly called DSM,
There are names such as TN, GH, etc. Common features of these liquid crystals are that they have a light-receiving display effect, that they have relatively high resistance, and that the threshold value of the display characteristics is slow or unstable with respect to each parameter. The fact that it is a light-receiving type and has high resistance is why liquid crystals are superior to other display materials and are put into practical use as display materials. driving conditions are becoming more complex and difficult. Furthermore, the short lifespan compared to DC drive is another factor that makes the drive conditions difficult.

ここでTN型ネマチツク液晶を用いた表示体の
表示特性を第1図に示す。第1図は1976年
DISPLAY conf.51頁Fig.5を引用したものであ
る。図中選択状態(表示状態)にある絵素に加わ
る電圧の実効値をVs、非選択状態(非表示状
態)にある絵素に加わる電圧の実効値をVNSで表
わしている。複数の液晶絵素を時分割して謂子ダ
イナミツクに走査駆動するマトリクスアドレス方
式の駆動を行なうと、走査絵素数をN、表示印加
電圧をVcとして前記文献51頁式(4),(5)より、 で表わされる。上式においてNを大きくしていく
と明らかにVNSは、近づく。第1図でVSとVNS
及び対応した相対透過光量の差は減り、その結果
選択状態と非選択状態の表示コントラストを大き
く取れなくなる。
Figure 1 shows the display characteristics of a display using a TN-type nematic liquid crystal. Figure 1 is from 1976
This is a quotation from Fig. 5 on page 51 of DISPLAY conf. In the figure, the effective value of the voltage applied to the picture element in the selected state (display state) is represented by Vs, and the effective value of the voltage applied to the picture element in the non-selected state (non-display state) is represented by VNS . When driving a matrix address method in which multiple liquid crystal picture elements are time-divided and dynamically scanned and driven, formulas (4) and (5) on page 51 of the above-mentioned document, where the number of scanning picture elements is N and the applied display voltage is Vc, are used. Than, It is expressed as Obviously, as N increases in the above equation, V NS approaches. In Figure 1, V S and V NS
and the corresponding difference in the amount of relative transmitted light decreases, and as a result, it becomes impossible to obtain a large display contrast between the selected state and the non-selected state.

具体例として仮にNを50とする時 VS/VNS1.15 第1図より VNS=VTh3.0Vrns とすると VS1.15×VTh3.45 この時の相対透過光量は略20であり飽和時の3
分の1程度に過ぎない。即ちこの種の駆動方式に
あつては、Nの値を大きくしていくと表示画像の
コントラストが大きく取れなくなる。また選択時
印加電圧と期待時印加電圧の比をbとすると、文
献50頁(3)式より b=√+1 となりNを大きくするにつれて動作電圧を大きく
とらなければならない等の欠点がある。このよう
な欠点を解決するために、従来、第2図に見られ
る如くスイツチングトランジスタを用いたいわゆ
るアクテイブマトリクス液晶表示装置があつた。
これは文献SID77DGESTP64〜65に見られる。図
中2−1はテレビ映像信号等の画像信号入力、2
−2は同期分離信号、2−3は同期分離信号より
タイミングロツク等の制御信号を発生する回路で
ある。2−4、2−5はマトリクス表示部の縦線
域は横線を制御して各マトリクス絵素に表示信号
を分配走査する回路である。2−4は2−1から
入力される直列画像信号を並列変換し各絵素に直
列接続したトランジスタのドレイン側に供給して
やるドレイン駆動回路。2−5は2−3出力クロ
ツクにより各絵素に直列接続したトランジスタの
ゲートをライン毎に順次ON、OFF制御して画像
信号を絵素に続み込ませるゲート駆動回路でシフ
トレジスタの構造をしていく。各マトリクス部に
配置されたトランジスタの出力側ドレイン2−6
は液晶表示体の各絵素電極に結合されている。尚
図中に示される如く液晶絵素と並列にキヤパシタ
ーが配置されている。
As a specific example, if N is 50, then V S /V NS 1.15 From Figure 1, if V NS = V Th 3.0V rns , then V S 1.15×V Th 3.45 In this case, the relative amount of transmitted light is approximately 20, which is at saturation. No. 3
It's only about 1/10th of that. That is, in this type of driving method, as the value of N increases, it becomes difficult to obtain a large contrast in the displayed image. Further, if the ratio of the applied voltage at the time of selection and the applied voltage at the expected time is b, then b = √ + 1 from equation (3) on page 50 of the literature, and there are drawbacks such as the need to increase the operating voltage as N increases. In order to solve these drawbacks, there has been a so-called active matrix liquid crystal display device using switching transistors as shown in FIG.
This can be seen in the document SID77DGESTP64-65. In the figure, 2-1 is an image signal input such as a TV video signal, 2
-2 is a synchronous separation signal, and 2-3 is a circuit for generating a control signal such as a timing lock from the synchronous separation signal. 2-4 and 2-5 are circuits for controlling horizontal lines in the vertical line area of the matrix display section and distributing and scanning display signals to each matrix picture element. 2-4 is a drain drive circuit that converts the serial image signal inputted from 2-1 into parallel and supplies it to the drain side of the transistor connected in series to each picture element. 2-5 is a gate drive circuit that uses the 2-3 output clock to sequentially control the gates of transistors connected to each picture element on and off line by line to pass the image signal to each picture element.The structure of the shift register is shown in 2-5. I will do it. Output side drains 2-6 of transistors arranged in each matrix section
is coupled to each picture element electrode of the liquid crystal display. As shown in the figure, a capacitor is arranged in parallel with the liquid crystal picture element.

文献SID78 DIGEST P96〜97に述べられてい
る如く、従来第2図の回路によるマトリクス表示
にあつては、液晶駆動は直流駆動になるものであ
つた。
As described in the document SID78 DIGEST P96-97, in the conventional matrix display using the circuit shown in FIG. 2, the liquid crystal was driven by direct current.

第2図にあつては液晶マトリクス表示体部の液
晶を挾む電極の内各絵素電極に対向した電極は全
表示面にわたつて共通電極からなり電位はGND
レベルにとられていてMOS型トランジスタのサ
ブストレート及び並列に配置されたキヤパシター
の共通側電極電位と一致している。この為、液晶
材料には、直流寿命を長く保つ目的で酸化還元剤
をドープする等の処置が必要とされる。
In Figure 2, among the electrodes that sandwich the liquid crystal in the liquid crystal matrix display section, the electrodes facing each picture element electrode are common electrodes over the entire display surface, and the potential is GND.
It is taken as a level and matches the common side electrode potential of the substrate of the MOS transistor and the capacitor arranged in parallel. For this reason, the liquid crystal material requires treatment such as doping with a redox agent in order to maintain a long DC life.

第3図は、第2図の表示装置を駆動するための
回路である。
FIG. 3 shows a circuit for driving the display device of FIG. 2.

具体的にはSID78 DIGEST P94〜95等に実施
例が見られる。第3図中3−1は第2−1に対応
し画像信号入力である。3−2はローパスフイル
ター、3−3は増幅器、3−4はA/D変換器、
3−5はデータエンコーダ、3−8は直列並列変
換シフトレジスタである。画像信号入力3−1は
ローパスフイルター、増幅器を経て該当表パネル
の表示性能に対応した帯域の画像信号に変換され
て後A/D変換器によつてデイジタルコード変換
される。3−8は被変換画像デイジタル画像デー
タをマトリクス各データ線に並列出力する。並列
出力データは各データ線毎に設けられていたD変
換器に入力されてアナログ画像信号に復帰され
る。この際、D/A変換器出力信号の利得な利得
制御回路3−9によつて制御され液晶の(電圧−
コントラスト)相関特性と画像信号のコントラス
トが一致する如く調整される。更にD/A出力は
バツフア増幅器3−12に入力される。3−12
はオフセツトバイアスレベル調整回路3−10に
より画像信号の基準レベルが液晶の閾値付近に対
応する如く調整して画像信号をデータ線に出力す
る。3−6は同期分離回路、3−7はタイミング
信号発生回路、3−13はマトリクス表示部のク
ロツク線を制御する回路で2−5に対応する。3
−16は表示マトリクス部であり、構成は第2図
中2−7に等しいので図を省略してある。第3図
に示す回路例にあつても2図と同様に液晶駆動は
直流で行なわれている。又、3図ははマトリクス
表示部のデータ線供給される画像信号に対し利得
制御回路3−9とホフセツトバイアスレベル制御
回路3,10とがあつて信号レベルを液晶表示体
の特性に適合させる事を可能にしている。この場
合の制御の仕方は、各データ線毎に利得調整する
D/A変換器とオフセツト調整するバツフア増幅
器とを設けてそれぞれを同一の制御信号線によつ
て調整するものである。図を見ても明らかな如
く、データ線に等しい数のD/A変換器とバツフ
アー増幅器を必要としデータ線駆動回路が極めて
複雑となる。更に、各D/A、或はバツフアーを
構成する増幅器は利得その他の増幅特性が一致し
ていなければならない。無調整状態で各増幅器の
特性が一致する事は素子製造上下可能に近く、従
つて予め、増幅器毎に調整をしなければならな
い。このような従来の表示装置にあつては、液晶
駆動は直流駆動を前提とするものであり、従つ
て、液晶材料には、直流寿命を保持する処置が必
要とされた。又、もし、交流駆動しようとするな
らば、各スイツチングトランジスタには両極性の
画像信号が供給されるため、トランジスタ構造が
CMOS構造にしなくてはならない等、極めて複雑
となり表示装置がテレビなどの非常に多くの絵素
を必要とする場合には、実質的に無穴陥の表示装
置を実現する事は不可能であつた。
Specifically, examples can be found in SID78 DIGEST P94-95. In FIG. 3, 3-1 corresponds to 2-1 and is an image signal input. 3-2 is a low-pass filter, 3-3 is an amplifier, 3-4 is an A/D converter,
3-5 is a data encoder, and 3-8 is a serial/parallel conversion shift register. The image signal input 3-1 is converted into an image signal of a band corresponding to the display performance of the corresponding front panel through a low-pass filter and an amplifier, and then converted into a digital code by an A/D converter. 3-8 outputs the converted image digital image data to each data line of the matrix in parallel. The parallel output data is input to a D converter provided for each data line and restored to an analog image signal. At this time, the gain of the D/A converter output signal is controlled by the gain control circuit 3-9, and the (voltage -
Contrast) Adjustment is made so that the contrast of the correlation characteristic and the image signal match. Further, the D/A output is input to a buffer amplifier 3-12. 3-12
The offset bias level adjustment circuit 3-10 adjusts the reference level of the image signal so that it corresponds to the vicinity of the threshold value of the liquid crystal, and outputs the image signal to the data line. 3-6 is a synchronization separation circuit, 3-7 is a timing signal generation circuit, and 3-13 is a circuit for controlling the clock line of the matrix display section, which corresponds to 2-5. 3
-16 is a display matrix section, and its configuration is the same as 2-7 in FIG. 2, so its illustration is omitted. In the circuit example shown in FIG. 3, the liquid crystal is driven by direct current as in FIG. 2. In addition, in FIG. 3, a gain control circuit 3-9 and a offset bias level control circuit 3, 10 are applied to the image signal supplied to the data line of the matrix display section to adapt the signal level to the characteristics of the liquid crystal display. making things possible. The method of control in this case is to provide a D/A converter for adjusting the gain and a buffer amplifier for adjusting the offset for each data line, and to adjust each using the same control signal line. As is clear from the figure, the number of D/A converters and buffer amplifiers equal to the number of data lines is required, making the data line driving circuit extremely complicated. Furthermore, the amplifiers constituting each D/A or buffer must have the same gain and other amplification characteristics. Matching the characteristics of each amplifier without adjustment is close to possible in device manufacturing, and therefore adjustment must be made for each amplifier in advance. In such conventional display devices, liquid crystal driving is based on direct current driving, and therefore, the liquid crystal material needs to be treated to maintain its direct current life. Also, if AC drive is attempted, bipolar image signals are supplied to each switching transistor, so the transistor structure
In cases where the display device is extremely complex, such as a CMOS structure, and requires a large number of picture elements, such as a television, it is impossible to realize a display device with virtually no holes. Ta.

〔目的〕〔the purpose〕

本発明は、上記問題点を克服するもであり、い
わゆるアクテイブマトリクス液晶表示装置におい
て共通電極電位にスイツチングトランジスタの動
作電圧範囲の中間位置を供給し、スイツチングに
は、中間電位を基準とした極性の反転する映像信
号を供給する手段を設ける事により、実質的に又
流駆動が可能なアクテイブマトリクス構成の液晶
画像表示装置を提供する事を目的とする。
The present invention overcomes the above-mentioned problems by supplying a common electrode potential with a midpoint in the operating voltage range of a switching transistor in a so-called active matrix liquid crystal display device, and switching with a polarity based on the midpoint potential. It is an object of the present invention to provide a liquid crystal image display device having an active matrix structure that is substantially capable of current driving by providing means for supplying a video signal that is inverted.

〔実施例〕〔Example〕

以下本発明について、図面を用いて具体的な実
施例により説明する。勿論本発明の実施はその他
の回路方式によつても実現可能であるがそれらも
当然本発明に帰属するものである。
Hereinafter, the present invention will be explained by specific examples using the drawings. Of course, the present invention can be implemented using other circuit systems, but these also naturally belong to the present invention.

第4図は本発明によりテレビジヨン受像機を構
成した場合の全体図を示すブロツク図である。図
中4−1はアンテナにより入力される受信電波よ
り所定のチヤネルの周波数を選択するチユーナ部
である。4−2は中間周波増幅器から映像検波に
至る回路、4−4は音声中間周波、出力等の回
路、4−5は映像信号より水平、垂直等の各同期
信号を分離する回路である。4−3は本発明に係
る映像増幅回路ブロツクで後段のマトリクス表示
部データ信号ラツチ回路4−8に、液晶表示画像
信号を出力する。4−9はデータ線駆動回路であ
る。4−6、4−7は同期信号分離回路4−5の
出力を受けてそれぞれ4−8にデータラツチ信号
を、4−10にマトリクス表示部クロツク線(横
線)駆動用のタイミング信号を供給する。4−1
1は電源でB、共通電極4−13(一点鎖線)に
対しては後述の共通電極電圧を供給する。4−1
2はマトリクス型の液晶表示パネルを表わす。
FIG. 4 is a block diagram showing an overall view of a television receiver configured according to the present invention. In the figure, 4-1 is a tuner section that selects the frequency of a predetermined channel from the received radio waves input by the antenna. 4-2 is a circuit from the intermediate frequency amplifier to video detection; 4-4 is a circuit for audio intermediate frequency, output, etc.; and 4-5 is a circuit for separating horizontal, vertical, etc. synchronization signals from the video signal. Reference numeral 4-3 denotes a video amplification circuit block according to the present invention, which outputs a liquid crystal display image signal to a subsequent stage matrix display section data signal latch circuit 4-8. 4-9 is a data line drive circuit. 4-6 and 4-7 receive the output of the synchronizing signal separation circuit 4-5 and supply a data latch signal to 4-8 and a timing signal for driving the clock line (horizontal line) of the matrix display section to 4-10, respectively. 4-1
Reference numeral 1 denotes a power supply B, which supplies a common electrode voltage to be described later to the common electrode 4-13 (dotted chain line). 4-1
2 represents a matrix type liquid crystal display panel.

第5図は本実施例のアクテイブマトリクス液晶
画像表示装置である。5−1はゲート駆動回路、
5−2はドレイン駆動回路で、マトリクス表示部
の各絵素5−3毎に絵素電極の画像信号を選択的
の供給するトランジスタが結合されている。各ト
ランジスタの出力が結合する絵素の電極はすべ
て、液晶を挾む一対の平板の内の片方の平板にあ
り、各電極は、当該電極が配置されている平板上
では一応電気的に分離独立している。液晶を挾む
片板の内、上記平板に対向する平板上には表示部
全体にわたつて単一の共通電極が設けられてい
る。ここで各トランジスタの基板電位と各絵素毎
に設けられているキヤパシターの片側電極電位は
共通してGND電位に一致しているが液晶表示部
共通電極電位5−4はGND電位でなく、後述す
る共通電極電位が供給される。トランジスタ及び
キヤパシタ各絵素毎に構成した1例を第6図、第
7図に示す。第6図は絵素毎に分離されマトリク
ス配列した電極がある側の片板の断面図である。
図中6−1はシリコン基板である。6−2は6−
1とは反対導電型の拡散層であり、6−3は6−
1と同じ導電型の拡散層でありストツパー及びキ
ヤパシターの電極として働く。又6−4はゲート
酸化膜であり、その膜厚は400〜2000Å程度であ
る。6−5はポリシリコンであり、6−5aは
MOSトランジスタのゲート電極、6−5bはキ
ヤパシターの電極である。6−6はフイールド酸
化膜、6−7は絶縁膜、6−8はアルミニウム電
極である。第6図にあつては各絵素をスイツチン
グするトランジスタはシリコンゲートMOSトラ
ンジスタにて構成されており、又液晶の各絵素と
並列に配置したキヤパシターの電極は、シリコン
基板全体とポリシリコン6−5bとなる。この場
合シリコン基板はGNDに保持され、第5図に示
す如くキヤパシターの片側電極とトランジスタの
基板電位は一致してGNDレベルとなる。
FIG. 5 shows an active matrix liquid crystal image display device of this embodiment. 5-1 is a gate drive circuit;
Reference numeral 5-2 denotes a drain drive circuit, which is connected to a transistor for selectively supplying an image signal to the picture element electrode for each picture element 5-3 of the matrix display section. All the electrodes of the picture elements to which the outputs of each transistor are connected are located on one of a pair of flat plates that sandwich the liquid crystal, and each electrode is electrically separated and independent on the flat plate on which the electrode is placed. are doing. Among the plates sandwiching the liquid crystal, a single common electrode is provided on the flat plate facing the above-mentioned flat plate over the entire display section. Here, the substrate potential of each transistor and the one-side electrode potential of the capacitor provided for each picture element commonly match the GND potential, but the liquid crystal display common electrode potential 5-4 is not the GND potential, and will be described later. A common electrode potential is supplied. An example of a transistor and a capacitor configured for each picture element is shown in FIGS. 6 and 7. FIG. 6 is a cross-sectional view of a single plate on the side where electrodes are separated for each picture element and arranged in a matrix.
In the figure, 6-1 is a silicon substrate. 6-2 is 6-
1 is a diffusion layer of the opposite conductivity type, and 6-3 is a diffusion layer of 6-
It is a diffusion layer of the same conductivity type as 1 and works as a stopper and a capacitor electrode. Further, 6-4 is a gate oxide film, and its film thickness is approximately 400 to 2000 Å. 6-5 is polysilicon, 6-5a is
The gate electrode of the MOS transistor, 6-5b, is the electrode of the capacitor. 6-6 is a field oxide film, 6-7 is an insulating film, and 6-8 is an aluminum electrode. In FIG. 6, the transistor that switches each picture element is composed of a silicon gate MOS transistor, and the electrode of the capacitor arranged in parallel with each picture element of the liquid crystal is connected to the entire silicon substrate and the polysilicon 6- It becomes 5b. In this case, the silicon substrate is held at GND, and as shown in FIG. 5, the one side electrode of the capacitor and the substrate potential of the transistor match and become the GND level.

第7図はマトリクス状に配置された駆動回路の
平面図を示すもので、図中のA−A′断面図が第
6図に相当する。図中7−2から7−8までそれ
ぞれ6−2から6−8に対応する。又第7図は第
6図中のドレイン電極6−8bは図が複雑になら
ない様省略してある。第7図において一絵素は、
2点鎖線で示す領域である。従つて液晶に電圧を
印加する謂る絵素電極は、トランジスタ或は縦横
に走る信号線7−5a、7−8a等と絶縁された
形で第7図のパターンの上側にはほぼ2点鎖線の
如く配置される事になつている。
FIG. 7 shows a plan view of the drive circuits arranged in a matrix, and the sectional view taken along line A-A' in the figure corresponds to FIG. In the figure, 7-2 to 7-8 correspond to 6-2 to 6-8, respectively. Further, in FIG. 7, the drain electrode 6-8b in FIG. 6 is omitted so as not to complicate the diagram. In Figure 7, one picture element is
This is the area indicated by the two-dot chain line. Therefore, the so-called pixel electrodes that apply voltage to the liquid crystal are insulated from the transistors or the signal lines 7-5a, 7-8a, etc. running vertically and horizontally, and are almost shown as two-dot chain lines on the upper side of the pattern in FIG. It is supposed to be arranged as follows.

ここで従来の直流駆動の場合の信号の波形と電
位の関係を第8図に示す。8−1は端子2−1に
供給される画像信号であり、8−2はブロツク2
−4において画像信号を各マトリクスのデータ線
毎にサンプリングする際の同期信号である。横軸
tは時間、縦軸Vは電圧を表わす。8−3は画像
信号の黒レベル、8−4の白レベルを表わし、液
晶の閾値電圧と飽和電圧にそれぞれ相当する。電
圧0は、第2図のGNDに相当し、基板及び共通
電極電位である。
FIG. 8 shows the relationship between signal waveforms and potentials in the case of conventional DC drive. 8-1 is an image signal supplied to terminal 2-1, and 8-2 is an image signal supplied to block 2.
-4 is a synchronization signal when sampling the image signal for each data line of each matrix. The horizontal axis t represents time, and the vertical axis V represents voltage. 8-3 represents the black level of the image signal, and 8-4 represents the white level, which correspond to the threshold voltage and saturation voltage of the liquid crystal, respectively. Voltage 0 corresponds to GND in FIG. 2 and is the substrate and common electrode potential.

一方、第9図は、本実施例におけるスイツチン
グトランジスタに供給される動作電圧範囲と共通
電極に印加される電位を示している。
On the other hand, FIG. 9 shows the operating voltage range supplied to the switching transistor and the potential applied to the common electrode in this embodiment.

図中9−1及び9−2は共に画像信号である。
9−6に示す一点鎖鎖線は液晶マトリクス表示体
部の共通電極に供給される電位を示し、液晶の各
マトリクス絵素電極に印加される画像信号は9−
6の電位レベルを基準にして或る周期で反転を繰
り返す。
In the figure, 9-1 and 9-2 are both image signals.
The dashed-dot line shown in 9-6 indicates the potential supplied to the common electrode of the liquid crystal matrix display section, and the image signal applied to each matrix pixel electrode of the liquid crystal is shown in 9-6.
The inversion is repeated at a certain period based on the potential level of 6.

即ち、画像信号9−1,9−2は、共通電極電
位9−6を中心として対称になつており、黒レベ
ルと白レベルとが互いに反転することで中間電位
を基準に極性反転された信号となつている。
That is, the image signals 9-1 and 9-2 are symmetrical with respect to the common electrode potential 9-6, and the black level and white level are mutually inverted, resulting in a signal whose polarity is inverted based on the intermediate potential. It is becoming.

反転の繰返し周期に関して、例えばテルビ放送
用画像信号にあつては、一画面の画像信号を1フ
レームとし、更に1フレームを2つのフイルドに
分離して、各1フイールド毎に画面の飛び越し走
査を行なつている。第9図において、例えば9−
1は第1及び第2フイールドを含めた1フレーム
の画像信号の内の1水平走査線に相当する。9−
2は、前記1フレーム分の信号に相当する。9−
2は、前記1フレーム分の信号に続く1フレーム
分の画像信号の内の同じ表示部分に対応する画像
信号であり、一点鎖線9−6を中心にして9−1
と9−2は、同一画像入力に対して対称となる。
9−3は画像サンプリング同期信号であり、9−
4に示す期間がマトリクス表示パネルを横方向に
表示絵素一本分を表示する期間村に相当する。9
−5はテレビ画像信号の水平帰線期間に相当す
る。第9図縦軸において、0即ち9−11を例え
ば表示体基板6−1の電位とし9−10を9−1
1に対応する表示体部回路電圧とする。即ち、9
−10は、スイツチングトランジスタに供給され
る動作電圧範囲の最大レベルである。
Regarding the repetition cycle of inversion, for example, in the case of image signals for TV broadcasting, one screen of image signal is taken as one frame, one frame is further divided into two fields, and the screen is interlaced scanned for each field. It's summery. In FIG. 9, for example, 9-
1 corresponds to one horizontal scanning line of one frame of image signal including the first and second fields. 9-
2 corresponds to the signal for one frame. 9-
2 is an image signal corresponding to the same display portion of the image signal for one frame following the signal for one frame;
and 9-2 are symmetrical with respect to the same image input.
9-3 is an image sampling synchronization signal;
The period shown in 4 corresponds to a period during which one picture element is displayed horizontally on the matrix display panel. 9
-5 corresponds to the horizontal flyback period of the television image signal. In the vertical axis of FIG.
The display body circuit voltage corresponds to 1. That is, 9
-10 is the maximum level of the operating voltage range supplied to the switching transistor.

又、9−6に示す共通電極に供給される電位は
9−10の動作電圧範囲ほぼ中間レベルである。
Further, the potential supplied to the common electrode shown at 9-6 is approximately at the middle level of the operating voltage range of 9-10.

第5図において端子5−4にこの電位レベル9
−10が与えられる。
In Fig. 5, this potential level 9 is applied to terminal 5-4.
-10 is given.

従つて、本実施例では、第5図の各絵素毎に配
置されるスイツチ用トランジスタは例えばPチヤ
ネル型のエンハンスメントMOSFETで構成でき
る。9−10を基板6−1の電位にとる場合は、
前記スイツチ用トランジスタをN型のMOSで構
成すればよい。
Therefore, in this embodiment, the switch transistors arranged for each picture element in FIG. 5 can be constructed of, for example, a P-channel enhancement MOSFET. When setting 9-10 to the potential of the substrate 6-1,
The switch transistor may be formed of an N-type MOS.

画像信号9−1の振幅は破線9−7から破線9
−8の間にある。9−7は画像信号の黒、9−8
は白に対応する。第1図の特性を有する液晶を用
いた場合、9−7はVNSからVthの範囲にあり、
9−8はVS付近に取られる。第1図O Vrmsは
9−6に対応する。信号の直線性については、液
晶の印加電圧と表示コントラストの相関特性によ
つて補正された増幅器を介在させる事により、原
画像信号の直線性が液晶によつて歪められない様
にすればよい。画像信号9−1と9−2を交互に
各液晶表絵素電極に印加する目的は液晶を交流駆
動する事によつて表示体寿命を長くする事にあ
る。交流信号に変換して液晶を駆動する際、液晶
の交番電圧圧駆動に伴う表示画像のちらつきが生
ずる。これは印加電圧極性の反転に応じて液晶分
子の電気的双極子の向く方向も変化するからであ
る。ちらつきを減ずる或は実効的に無視できる様
にする方法として以下の瑠方法が考えられる。即
ち、眼が応答するよりも速い周期で位相を反転さ
せればよい。
The amplitude of the image signal 9-1 is from the broken line 9-7 to the broken line 9.
It is between -8. 9-7 is the black of the image signal, 9-8
corresponds to white. When using a liquid crystal having the characteristics shown in Fig. 1, 9-7 is in the range from V NS to V th ,
9-8 is taken near V S. FIG. 1 O Vrms corresponds to 9-6. Regarding the linearity of the signal, it is sufficient to prevent the linearity of the original image signal from being distorted by the liquid crystal by interposing an amplifier that is corrected according to the correlation characteristic between the applied voltage of the liquid crystal and the display contrast. The purpose of alternately applying the image signals 9-1 and 9-2 to each liquid crystal display element electrode is to extend the life of the display by AC driving the liquid crystal. When converting the signal into an alternating current signal to drive the liquid crystal, flickering of the displayed image occurs due to alternating voltage driving of the liquid crystal. This is because the direction in which the electric dipoles of the liquid crystal molecules are oriented also changes in accordance with the reversal of the applied voltage polarity. The following method can be considered as a method for reducing flickering or making it effectively negligible. That is, it is sufficient to invert the phase at a cycle faster than the eye can respond.

(1) フレーム周期で位相を反転し、該フレーム周
期を略30Hz或はそれ以上にする。
(1) Invert the phase at the frame period and make the frame period approximately 30 Hz or more.

(2) 1フレームの期間内で絵素単位若しくは、走
査線単位で位相を反転し、実効的反転周期を高
くする。
(2) Invert the phase in units of picture elements or in units of scanning lines within one frame period to increase the effective inversion period.

更に上記の反応により様々な方法が考えらる。
テレビ画像をマトリクス表示する場合には、マト
リクス構成する絵素数を、テレビ映像信号の実効
的絵素数(或は分解能)により少ない数で実現し
ようとする場合がある。この時例えばテレビ映像
信号の1フイールド(1/2フレーム)分のマトリ
クスで液晶画像を構成すれば、第1フイールドと
第2フイールドの信号とそれぞれ位相反転し、同
一絵素に2フイールド分の信号を60Hzの周波数で
表示する事が可能となる。画質としての分解能は
減ずるが、原画信号の差に伴うちらつきは液晶自
体の応答性能によつて打ち消され、第1フイール
ドと第2フイールドの平均的な画像が表示され
る。
Furthermore, various methods can be considered depending on the above reaction.
When displaying television images in a matrix, the number of picture elements constituting the matrix may be reduced by the effective number of picture elements (or resolution) of the television video signal. At this time, for example, if a liquid crystal image is constructed from a matrix of one field (1/2 frame) of a TV video signal, the phases of the first and second field signals are inverted, and the two fields' worth of signals are transmitted to the same pixel. can be displayed at a frequency of 60Hz. Although the resolution as an image quality is reduced, flickering due to the difference in original image signals is canceled by the response performance of the liquid crystal itself, and an average image of the first field and the second field is displayed.

更に(2)の方式であて、絵素単位で極性の方向を
切り換えて1フレーム内の画像表示信号が正極性
と負極性の両方の信号となる様に選択し、各絵素
の交流周期を1レーム単位とすれば、増幅器の直
線性或は各絵素に設けられたトランジスタのスツ
チング特性の直線性が、動作電圧幅(9−11か
ら9−10の範囲)において十分に得られない場
合でも表示効果の点から見た非直線性が実効的に
無視できる事になる。
Furthermore, using the method (2), the polarity direction is switched for each pixel so that the image display signal within one frame has both positive and negative polarity, and the alternating current period of each pixel is changed. When the linearity of the amplifier or the linearity of the switching characteristics of the transistor provided in each picture element cannot be sufficiently obtained in the operating voltage range (range of 9-11 to 9-10) in units of 1 frame. However, non-linearity from the viewpoint of display effects can be effectively ignored.

第10図は上記説明を実現する回路の1実施例
である。10−2、10−3、10−4は画像信
号増幅器、10−5、10−7、10−8は第5
図中ブロツク5−2に相当する。10−6は切換
スイツチ回路であり、10−6出力が第5図5−
8の画像信号入力となる。
FIG. 10 shows one embodiment of a circuit that realizes the above description. 10-2, 10-3, 10-4 are image signal amplifiers, 10-5, 10-7, 10-8 are fifth
This corresponds to block 5-2 in the figure. 10-6 is a changeover switch circuit, and the output of 10-6 is shown in Fig. 5-5-
8 image signal inputs.

以下動作を説明する。 The operation will be explained below.

10−1は原画像信号入力、10−2は序段増
幅器で10−9に増幅率調線端子がある。液晶の
電圧.コントラスト特性の傾きに合せた増幅率特
性(第1図)を10−2に持たせておけばよい。
10−3、10−4は差動増幅器である。10−
3の正極性入力力端子と10−4の負極性入力端
子に同一の信号即ち10−2出力を結合する。1
0−3負極性入力端子と10−4正極性入力端子
とは結合されて10−10端子がでている。10
−3及び10−4は増幅器としてほぼ同一の特性
が得られる銭に予め設定されている。10−10
端子は液晶による表示画像の明度を調整する為の
端子で可変直流電圧が印加されている。例えば、
10−3、10−4の各力信号は第9図9−1及
び9−2にそれぞれ対応する。この時、10−9
は9−8と9−7との差分即ち振幅、換言すれば
表示画像のコンテラストを調整する。10−10
は9−7と9−6との差分を調整する。10−
3、10−4の利得は適宜設定すればよい。10
−6はスイツチ回路であり、前述の如く液晶に交
流駆動信号を供給する際に10−3及び10−4
の各出力テレビジヨン受像機を切り換え選択的に
出力してやる回路である。
10-1 is an original image signal input, 10-2 is an initial stage amplifier, and 10-9 is an amplification factor adjustment terminal. Liquid crystal voltage. 10-2 should have an amplification factor characteristic (FIG. 1) that matches the slope of the contrast characteristic.
10-3 and 10-4 are differential amplifiers. 10-
The same signal, ie, the 10-2 output, is coupled to the positive input terminal 3 and the negative input terminal 10-4. 1
The 0-3 negative polarity input terminal and the 10-4 positive polarity input terminal are coupled to form a 10-10 terminal. 10
-3 and 10-4 are preset to values that provide substantially the same characteristics as amplifiers. 10-10
The terminal is used to adjust the brightness of the image displayed by the liquid crystal, and a variable DC voltage is applied to the terminal. for example,
The force signals 10-3 and 10-4 correspond to FIG. 9, 9-1 and 9-2, respectively. At this time, 10-9
adjusts the difference between 9-8 and 9-7, that is, the amplitude, in other words, the contrast of the displayed image. 10-10
adjusts the difference between 9-7 and 9-6. 10-
The gains of 3 and 10-4 may be set appropriately. 10
-6 is a switch circuit, and as mentioned above, 10-3 and 10-4 are used when supplying an AC drive signal to the liquid crystal.
This is a circuit that switches each output television receiver and selectively outputs the output.

スイツチ素子としてはバイポーラ或はMOS等
のトランジスタその他各種に方式が考えられる
が、第6図の如く表示基板に半酉導体を用い該半
導体基板内部にブロツク2−4を収める場合には
10−6も同様の構造で准合事が望ましく、謂る
トランスミツシヨンゲート等の構成が挙げられ
る。後段の回路10−7も同様である。10−5
はスイツチ素子10−7を制御する信号を例えば
左から右に発生する回路でシフトレジスタで構成
される。10−8はスイツチによりサンプリング
された画像サンプリング信号を記憶保持し、各絵
素電極に分配する為の回路である。10−8以降
は駆動部を含めた液晶マトリクス表示体部即ち第
5図に相当する。第11図は更に別の実施例であ
る。第11図は第10図中10−2、10−3、
10−4の増幅器の構成を変えたものである。1
1−1と1−2は振幅がほぼ一致し、極性の相反
する画像信号である。
As the switch element, various types of transistors such as bipolar or MOS transistors can be considered, but when a semi-conductor is used for the display substrate and the block 2-4 is housed inside the semiconductor substrate as shown in FIG. It is also desirable to have a quasi-joint structure with a similar structure, such as a so-called transmission gate structure. The same applies to the subsequent circuit 10-7. 10-5
is a circuit that generates signals for controlling the switch element 10-7, for example from left to right, and is constituted by a shift register. 10-8 is a circuit for storing and holding the image sampling signal sampled by the switch and distributing it to each picture element electrode. 10-8 and subsequent parts correspond to the liquid crystal matrix display section including the drive section, that is, FIG. FIG. 11 shows yet another embodiment. Figure 11 shows 10-2, 10-3 in Figure 10,
This is a modification of the amplifier 10-4. 1
1-1 and 1-2 are image signals with substantially the same amplitude and opposite polarities.

図中上側の増幅回路(トランジスタ11−3、
11−5)と下側の増幅回路(トランジスタ11
−3、11−14)とは回路の構成及び増幅特性
が一致する如く設計されている。11−4、11
−8は増幅系の利得制御用可変抵抗であつて液晶
表示画像のコントラスト調整をする。11−4、
11−8は破線に示す11−10によつて運動し
外部から手動で調整できる。11−7、11−9
は出力電位レベルを制御する即ち液晶画像表示の
明度を変える可能抵抗があり、破線11−11に
よつて連動し、外部から手動で調整できる。但し
11−7と11−9とは電位レベルが反対方向に
動作し、各々の出力は第9図9−1と9−2の如
くレベル9−6を中心に対称性が維持される。
The amplifier circuit on the upper side of the figure (transistor 11-3,
11-5) and the lower amplifier circuit (transistor 11
-3, 11-14) are designed to have the same circuit configuration and amplification characteristics. 11-4, 11
-8 is a variable resistor for gain control of the amplification system, which adjusts the contrast of the liquid crystal display image. 11-4,
11-8 is moved by 11-10 shown in broken lines and can be manually adjusted from the outside. 11-7, 11-9
There is a resistor capable of controlling the output potential level, that is, changing the brightness of the liquid crystal image display, which is linked by the broken line 11-11 and can be manually adjusted from the outside. However, potential levels of 11-7 and 11-9 operate in opposite directions, and their respective outputs maintain symmetry about level 9-6 as shown in FIG. 9, 9-1 and 9-2.

11−12は第10図10−6に相当する画像
信号極性切換スイツチ回路である。本発明は実施
例として挙げた回路以外の構成によつても実現可
能である。更にコントラスト、明度の調整は、上
記の如く手動で制御する事も又、液晶の表示度合
を基準パターン表示信号レベルに対応させて自動
的に光検出し、利得或はバイアスレベルを自動制
御する事も当然可能となる。
11-12 is an image signal polarity changeover switch circuit corresponding to FIG. 10 10-6. The present invention can also be realized by a configuration other than the circuit described as an example. Furthermore, the contrast and brightness can be adjusted manually as described above, or the gain or bias level can be automatically controlled by automatically detecting light by matching the display degree of the liquid crystal to the reference pattern display signal level. Of course, this is also possible.

本発明の実施例の説明では第6図の如くシリコ
ン基板と液晶を挾む一方の平板に利用し且つシリ
コン基板内にトランジスタを構成してあるが、他
に例えば多結晶材料による薄膜技術等によつてガ
ラス基板上村に各素子を構成する或はその他の方
法によつても実現可能である。第5図において各
絵素をスイツチングする為に設けたトランジスタ
は1個のMOS型トランジスタであるが、素子の
線性或は応答速度、動作電圧等を改良する為にP
型及びN型の2種類のMOSFETを相補型に結合
してスイツチングを行なう事もできる。勿論
MOSFET以外の素子で構成する事も可能であ
る。
In the description of the embodiment of the present invention, as shown in FIG. 6, a silicon substrate is used as one of the flat plates sandwiching the liquid crystal, and a transistor is constructed within the silicon substrate. Therefore, it is also possible to construct each element on a glass substrate or by other methods. In Fig. 5, the transistor provided to switch each picture element is a single MOS type transistor, but in order to improve the linearity, response speed, operating voltage, etc. of the element, a PMOS transistor is used.
Switching can also be performed by combining two types of MOSFETs, MOSFETs of type and N type, into a complementary type. Of course
It is also possible to configure it with elements other than MOSFETs.

第5図において液晶各絵素と並列にキヤパシタ
ーを配置してあるがこの場合先に述べた如く、キ
ヤパシターの両電極は液晶絵素電極を完全に並列
に結合されるものではなく、共通電極側電位をそ
れぞれ別々に設定してある。これは、第6図の構
造をとる事によつてキヤパシターの共通電極を基
板で代用できるからである。この際、液晶絵素に
印加される画像信号に応じてキヤパシターに加わ
るバイアス電位の極性並びに大きさは液晶絵素電
極のバイアス電位と異るが、表示に係る実効的な
電気特性としては第2図に示した場合と同じ効果
を有するものである。
In Fig. 5, a capacitor is arranged in parallel with each liquid crystal picture element, but in this case, as mentioned earlier, both electrodes of the capacitor are not connected completely in parallel with the liquid crystal picture element electrodes, but on the common electrode side. The potentials are set separately for each. This is because by adopting the structure shown in FIG. 6, the common electrode of the capacitor can be replaced by the substrate. At this time, the polarity and magnitude of the bias potential applied to the capacitor in accordance with the image signal applied to the liquid crystal picture element are different from the bias potential of the liquid crystal picture element electrode, but the effective electrical characteristics related to display are the second This has the same effect as the case shown in the figure.

〔効果〕〔effect〕

上述の如く本発明は、MOS型トランジスタの
1の電極に印加される画像信号の動作電圧範囲の
ほぼ中間の電位を共通電極に印加する手段と中間
電位を基準として、画像信号の極性を反転し該
MOSトランジスタの1の電極に供給する画像信
号反転手段と水平走査信号を該MOSトランジス
タのゲート電極に供給する手段とからなるように
したから、スイイツチ手段として用いられるトラ
ンジスタは片極性で駆動するけでよく、従つてこ
れらのトランジスタをマトリクス上に液晶基板に
配置する場合に簡略な構成となるので、実質的に
数万絵素を交流駆動する事のできる液晶画像表示
装置を提供することができる。
As described above, the present invention includes a means for applying a potential approximately in the middle of the operating voltage range of an image signal applied to one electrode of a MOS transistor to a common electrode, and a means for inverting the polarity of the image signal with reference to the intermediate potential. Applicable
Since the image signal inverting means for supplying to one electrode of the MOS transistor and the means for supplying the horizontal scanning signal to the gate electrode of the MOS transistor are arranged, the transistor used as the switching means can only be driven with one polarity. Therefore, when these transistors are arranged in a matrix on a liquid crystal substrate, the structure is simple, so it is possible to provide a liquid crystal image display device that can substantially AC drive tens of thousands of picture elements.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図……TN型液晶の電圧−表示特性例、第
2図……従来の表示回路例、第3図……別の従来
の表示回路例、第4図……本発明の1実施例を示
すブロツク図、第5図……本発明になる表示回路
図の例、第6図……表示装置の部分断面図の例、
第7図……第6図の平面図、第8図……従来の画
像信号とサンプルクロツク、第9図……本発明の
実施例における信号波形図、第10図、第11図
………本発明の実施回路例、 4−12……マトリクス表示部、6−1……シ
リコン基板、7−8a……マトリクス表示駆動用
データ線、7−5a……マトリクス表示駆動用ク
ロツク線、7−5b……キヤパシタ電極、8−
1,9−1,9−2……画像信号、10−2……
画像信号増幅橋。10−3,10−4……差動増
幅器。
Fig. 1...Example of voltage-display characteristics of TN type liquid crystal, Fig. 2...Example of conventional display circuit, Fig. 3...Example of another conventional display circuit, Fig. 4...One embodiment of the present invention FIG. 5 is an example of a display circuit diagram according to the present invention, FIG. 6 is an example of a partial sectional view of a display device,
Fig. 7... A plan view of Fig. 6, Fig. 8... Conventional image signal and sample clock, Fig. 9... Signal waveform diagram in the embodiment of the present invention, Fig. 10, Fig. 11... ... Practical circuit example of the present invention, 4-12... Matrix display section, 6-1... Silicon substrate, 7-8a... Data line for driving matrix display, 7-5a... Clock line for driving matrix display, 7 -5b...Capacitor electrode, 8-
1,9-1,9-2...image signal, 10-2...
Image signal amplification bridge. 10-3, 10-4...Differential amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 一対の基板内に液晶が封入され、一方の基板
上に共通電極が載置され、他方の基板上にはマト
リクス状に配列された複数個の絵素電極及び該絵
素電極の各々に対応して接続され、マトリクス状
に配列されたMOS型トランジスタが載置されて
なる液晶画像表示装置において、該MOS型トラ
ンジスタの動作電圧範囲の中間の電位を該共通電
極に印加する手段と該中間電位を基準として該画
像信号の極性を反転し該MOS型トランジスタの
一方の電極に供給する画像信号反転手段と水平走
査信号を該MOS型トランジスタのゲート電極に
供給する手段とからなる事を特徴とする液晶画像
表示装置。
1 A liquid crystal is sealed in a pair of substrates, a common electrode is placed on one substrate, and a plurality of picture element electrodes arranged in a matrix on the other substrate correspond to each of the picture element electrodes. In a liquid crystal image display device in which MOS type transistors are connected and arranged in a matrix, a means for applying a potential in the middle of the operating voltage range of the MOS type transistors to the common electrode; The image signal inverting means inverts the polarity of the image signal with reference to and supplies it to one electrode of the MOS transistor, and means supplies the horizontal scanning signal to the gate electrode of the MOS transistor. LCD image display device.
JP8534978A 1978-07-13 1978-07-13 Liquid crystal image display Granted JPS5512919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8534978A JPS5512919A (en) 1978-07-13 1978-07-13 Liquid crystal image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8534978A JPS5512919A (en) 1978-07-13 1978-07-13 Liquid crystal image display

Publications (2)

Publication Number Publication Date
JPS5512919A JPS5512919A (en) 1980-01-29
JPS6118755B2 true JPS6118755B2 (en) 1986-05-14

Family

ID=13856191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8534978A Granted JPS5512919A (en) 1978-07-13 1978-07-13 Liquid crystal image display

Country Status (1)

Country Link
JP (1) JPS5512919A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741695A (en) * 1980-08-25 1982-03-08 Seiko Instr & Electronics Method of driving matrix liquid crystal display panel
JPS58172694A (en) * 1982-04-01 1983-10-11 セイコーエプソン株式会社 Driving of active matrix panel
JPS59119329A (en) * 1982-12-27 1984-07-10 Toshiba Corp Liquid crystal display device
JPS6266476U (en) * 1985-10-16 1987-04-24
JPH0263278A (en) * 1989-06-15 1990-03-02 Casio Comput Co Ltd Gradation correction circuit for liquid crystal display devices
JPH08190106A (en) * 1995-01-10 1996-07-23 Victor Co Of Japan Ltd Active matrix device and driving method thereof

Also Published As

Publication number Publication date
JPS5512919A (en) 1980-01-29

Similar Documents

Publication Publication Date Title
JPS6258195B2 (en)
JP2997356B2 (en) Driving method of liquid crystal display device
EP0957491A1 (en) Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus
KR101013522B1 (en) Drive circuit and method for charging a liquid crystal cell
TW200537417A (en) Display driving device and display device comprises of the display driving device
JPS6118755B2 (en)
JPH11337975A (en) Liquid crystal display device, active matrix liquid crystal display device and its method for driving
JP3213072B2 (en) Liquid crystal display
KR100752070B1 (en) Liquid display device, projection type image display unit and active matrix display device
US5703608A (en) Signal processing circuit
JPH10221675A (en) Liquid crystal display device and driving method
JPS6214152B2 (en)
JP3311224B2 (en) Display element inversion signal generation circuit and display device using the same
JPH0529916B2 (en)
JPH0228874B2 (en)
JPH0241039B2 (en)
JP3897454B2 (en) Display drive circuit
US6215465B1 (en) Apparatus and method of displaying image by liquid crystal display device
JP2590729B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
JPH07122784B2 (en) Liquid crystal display
US8710571B2 (en) Polarity switching member of dot inversion system
JPH06202076A (en) Active matrix type liquid crystal display device and its driving method
JPH07120145B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
JPH06202077A (en) Active matrix liquid crystal display device
JPH04140716A (en) Liquid crystal display device