Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6258195B2 - - Google Patents
[go: Go Back, main page]

JPS6258195B2 - - Google Patents

Info

Publication number
JPS6258195B2
JPS6258195B2 JP53102115A JP10211578A JPS6258195B2 JP S6258195 B2 JPS6258195 B2 JP S6258195B2 JP 53102115 A JP53102115 A JP 53102115A JP 10211578 A JP10211578 A JP 10211578A JP S6258195 B2 JPS6258195 B2 JP S6258195B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
display
circuit
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53102115A
Other languages
Japanese (ja)
Other versions
JPS5528649A (en
Inventor
Minoru Hosokawa
Katsuyuki Ikeda
Satoru Yazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10211578A priority Critical patent/JPS5528649A/en
Publication of JPS5528649A publication Critical patent/JPS5528649A/en
Publication of JPS6258195B2 publication Critical patent/JPS6258195B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 本発明は、マトリクス型の液晶表示パネルによ
るテレビ等の画像表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image display device such as a television using a matrix type liquid crystal display panel.

液晶の電気光学効果を利用して各種の表示装置
が考案、或は実用化されている。これらは、液晶
分子の配向特性,誘電異方性,光学異方性等の組
み合せによるもので、一般的な通称として
DSM,TN,GH,等の呼び名がある。これら液
晶の共通の特徴として、受光型の表示効果を有す
る事、比較的高抵抗である事、表示特性における
閾値が各パラメータに対して緩慢或は不安定であ
る事、等が掲げられる。ここで受光型及び高抵抗
である点は、液晶が他の表示体に比較して優位と
され、表示体として実用化される所以であるが、
逆に、閾値特性が他の表示素子より劣り、液晶の
駆動条件を複雑,難問化させている。更に、直流
駆動に対する寿命が短い点も、駆動条件を難しく
する要因となつている。
Various display devices have been devised or put into practical use using the electro-optic effect of liquid crystals. These are due to a combination of the alignment characteristics of liquid crystal molecules, dielectric anisotropy, optical anisotropy, etc., and are commonly referred to as
There are names such as DSM, TN, GH, etc. Common features of these liquid crystals include that they have a light-receiving display effect, that they have relatively high resistance, and that the threshold value of the display characteristics is slow or unstable with respect to each parameter. The light-receiving type and high resistance of liquid crystals are considered to be superior to other display materials, and are the reason why they are put into practical use as display materials.
On the contrary, the threshold characteristics are inferior to those of other display elements, making the driving conditions of the liquid crystal complicated and difficult. Furthermore, the short lifespan compared to DC drive is another factor that makes the drive conditions difficult.

ここで、TN型ネマチツク液晶を用いた表示体
の表示特性例を第1図に示す。
Here, an example of the display characteristics of a display using a TN type nematic liquid crystal is shown in FIG.

第1図は、1976年DISPLAY Conf.51ページ
Fig.5を引用したものである。図中、選択状態
(表示状態)にある画素に加わる電圧の実効値を
s、非選択状態(非表示状態)にある画素に加
わる電圧の実効値をVNSで表わしている。複数の
液晶画素を時分割して、いわゆるダイナミツクに
走査駆動するマトリクスアドレス方式の駆動を行
うと、走査画素数をNとしてNを大きくしていく
と、文献51ページの(4),(5)式より明らかに、VS
とVNSは近づく。第1図で、VSとVNSを近づけ
ると、VS及びVNSに対応した相対透過光量の差
は減り、その結果、選択状態と非選択状態の表示
コントラストを大きく取れなくなる。具体例とし
て仮に、Nを50とする時 VS/VNS1.15 第1図より VNS=VTh3.0Vrns とすると VS1.15×VTh3.45Vrns この時の相対透過光量は略20であり、飽和時の
3分の1程度に過ぎない。即ち、この種の駆動方
式にあつては、Nの値を大きくしていくと表示画
像のコントラストが大きく取れなくなる。また、
選択印加電圧と待機時印加電圧の比をbとすると
文献50ページ(3)式より b=√+1 となり、Nを大きくするにつれて動作電圧を大き
くとらなければならない等の欠点がある。更に詳
述は省略するが、可視角度も狭くなる。(文献
1976年Proceeding of the SID Vol 17/1First
Quarter P34) 本発明は、これら液晶表示体の欠点を克服し、
中間調を含む画像を液晶によつて有効に表示せし
める事を目的とする。更に前記目的を達成する
に、液晶の性能を損なわず長寿命を保障すると同
時に回路の簡略化を実現するものである。
Figure 1 is from 1976 DISPLAY Conf.51 page.
This is a quotation from Fig.5. In the figure, the effective value of the voltage applied to the pixel in the selected state (display state) is represented by V s , and the effective value of the voltage applied to the pixel in the non-selected state (non-display state) is represented by V NS . When multiple liquid crystal pixels are time-divided and driven using a so-called dynamic scanning matrix addressing method, when the number of scanning pixels is set to N and N is increased, (4) and (5) on page 51 of the literature It is clear from the formula that V S
and V NS approaches. In FIG. 1, when V S and V NS are brought closer together, the difference in relative amounts of transmitted light corresponding to V S and V NS decreases, and as a result, it becomes impossible to obtain a large display contrast between the selected state and the non-selected state. As a specific example, if N is 50, V S /V NS 1.15 From Figure 1, V NS = V Th 3.0V rns , then V S 1.15×V Th 3.45V rns In this case, the relative amount of transmitted light is approximately 20. Yes, it is only about one-third of the saturation level. That is, in this type of driving method, as the value of N increases, the contrast of the displayed image becomes difficult to obtain. Also,
If the ratio of the selective applied voltage to the standby applied voltage is b, then b = √ + 1 from equation (3) on page 50 of the literature, and there are drawbacks such as the need to increase the operating voltage as N increases. Furthermore, although detailed description is omitted, the viewing angle also becomes narrower. (Literature
1976Proceeding of the SID Vol 17/1First
Quarter P34) The present invention overcomes these drawbacks of liquid crystal displays,
The purpose is to display images including halftones effectively on a liquid crystal. Furthermore, in order to achieve the above-mentioned object, a long lifespan is ensured without impairing the performance of the liquid crystal, and at the same time, the circuit is simplified.

更に本発明の別の目的は、回路の動作電圧を低
く押さえて消費電力を低くする事にある。本発明
の実施例説明に先だつて、本発明に関連する従来
の実施例を説明する。
Furthermore, another object of the present invention is to reduce power consumption by keeping the operating voltage of the circuit low. Prior to describing embodiments of the present invention, conventional embodiments related to the present invention will be described.

第2図は、本発明に関連する従来の実施例を示
す表示パネル周辺の回路図で、例えば文献SID77
DIGEST P64〜65等に実施例が見られる。図
中、2―1はテレビ映像信号等の画像信号入力、
2―2は同期分離信号、2―3は同期分離信号よ
りタイミングクロツク等の制御信号を発生する回
路である。2―4,2―5はマトリクス表示部の
縦線或は横線を制御して各マトリクス画素に表示
信号を分配走査する回路である。2―4は2―1
から入力される直列画像信号を並列変換して各画
素に直列接続したトランジスタのドレイン側に供
給してやるドレイン駆動回路。2―5は2―3出
力クロツクにより各画素に直列接続したトランジ
スタのゲートをライン毎に順次ON,OFF制御し
て、画像信号を画素に読み込ませるゲート駆動回
路である。各マトリクス部に配置されたトランジ
スタの出力側ドレイン2―6は、液晶表示体の各
画素電極に結合されている。文献SID78DIGEST
P96〜97に述べられている如く、従来第2図の回
路によるマトリクス表示にあつては、液晶駆動は
直流駆動になるものであつた。第2図にあつて
は、液晶マトリクス表示体部の液晶を挾む電極の
内各画素電極に対向した電極は、全表示面にわた
つて共通電極から成り、電位はGNDレベルにと
られているMOSトランジスタのサブストレート
及び並列に配置されたキヤパシターの共通側電極
電位と一致する。この為、液晶材料には直流寿命
を長く保つ目的で、酸化還元剤をドープする等の
処置が必要とされた。
FIG. 2 is a circuit diagram around a display panel showing a conventional embodiment related to the present invention, for example, in the document SID77.
Examples can be found in DIGEST P64-65, etc. In the figure, 2-1 is an image signal input such as a TV video signal,
2-2 is a synchronous separation signal, and 2-3 is a circuit for generating a control signal such as a timing clock from the synchronous separation signal. 2-4 and 2-5 are circuits that control the vertical lines or horizontal lines of the matrix display section and distribute and scan display signals to each matrix pixel. 2-4 is 2-1
A drain drive circuit converts the serial image signals inputted from the input into parallel and supplies them to the drain side of the transistor connected in series to each pixel. 2-5 is a gate drive circuit that sequentially controls ON/OFF of the gates of transistors connected in series to each pixel line by line using the 2-3 output clock to read image signals into the pixels. The output side drains 2-6 of the transistors arranged in each matrix section are coupled to each pixel electrode of the liquid crystal display. LiteratureSID78DIGEST
As described on pages 96-97, in the conventional matrix display using the circuit shown in FIG. 2, the liquid crystal was driven by direct current. In Figure 2, among the electrodes that sandwich the liquid crystal in the liquid crystal matrix display section, the electrodes facing each pixel electrode are common electrodes that span the entire display surface, and the potential is set at the GND level. It matches the common side electrode potential of the substrate of the MOS transistor and the capacitor arranged in parallel. For this reason, it has become necessary to take measures such as doping liquid crystal materials with redox agents in order to maintain a long DC life.

ここで、第2図の回路における信号の波形と電
位の関係を第3図に示す。3―1は端子2―1に
供給される画像信号であり、3―2はブロツク2
―4において画像信号を各マトリクスのデータ線
毎にサンプリングする際の同期信号である。横軸
tは時間、縦軸Vは電圧を表わす。3―3は画像
信号の黒レベル、3―4は白レベルを表わし、液
晶の閾値電圧と飽和電圧にそれぞれ相当する。電
圧Oは第2図のGNDに相当し、基板及び共通電
極電位である。
Here, the relationship between the signal waveform and potential in the circuit of FIG. 2 is shown in FIG. 3-1 is an image signal supplied to terminal 2-1, and 3-2 is an image signal supplied to block 2.
-4 is a synchronizing signal when sampling the image signal for each data line of each matrix. The horizontal axis t represents time, and the vertical axis V represents voltage. 3-3 represents the black level of the image signal, and 3-4 represents the white level, which correspond to the threshold voltage and saturation voltage of the liquid crystal, respectively. Voltage O corresponds to GND in FIG. 2 and is the substrate and common electrode potential.

更に本発明に関連する別の従来回路例を第4図
に掲げる。具体的にはSID78DIGEST P94〜95等
に実施例が見られる。第4図中、4―1は第2図
2―1に対応し、画像信号入力である。4―2は
ローパスフイルター、4―3は増幅器、4―4は
A/D変換器、4―5はデータエンコーダ、4―
8は直列並列変換シフトレジスタである。画像信
号入力4―1はローパスフイルター、増幅器を経
て該当表示パネルの表示性能に対応した帯域の画
像信号に変換されて後、A/D変換器によつてデ
イジタルコード変換される。4―8は被変換画像
デイジタル画像データをマトリクスの各データ線
に並列出力する。並列出力データは各データ線毎
に設けられたD/A変換器に入力されてアナログ
画像信号に復帰される。この際、D/A変換器出
力信号の利得は、利得制御回路4―9によつて制
御され、液晶の(電圧―コントラスト)相関特性
と画像信号のコントラストが一致する如く調整さ
れる。更にD/A出力はバツフア増幅器4―12
に入力される。4―12はオフセツトバイアスレ
ベル調整回路4―10により画像信号の基準レベ
ルが液晶の閾値付近に対応する如く調整して画像
信号をデータ線に出力する。4―6は同期分離回
路、4―7はタイミング信号発生回路、4―13
はマトリクス表示部のクロツク線を制御する回路
で、2―5に対応する。4―16は表示マトリク
ス部であり、構成は第2図中2―7に等しい故、
図を省略してある。第4図に示す回路例にあつて
も2図と同様に、液晶駆動は直流で行なわれてい
る。又、第4図では、マトリクス表示部のデータ
線に供給される画像信号に対し利得制御回路4―
9とオフセツトバイアスレベル制御回路4―10
とがあつて、信号レベルを液晶表示体の特性に適
合させる事を可能にしている。この場合の制御の
仕方は、各データ線毎に利得調整するD/A変換
器とオフセツト調整するバツフア増幅器とを設け
て、それぞれを同一の制御信号線によつて調整す
るものである。図を見ても明らかな如く、データ
線数に等しい数のD/A変換器とバツフアー増幅
器を必要とし、データ線駆動回路が極めて複雑と
なる。更に、各D/A、或はバツフアーを構成す
る増幅器は、利得その他の増幅特性が一致してい
なければならない。無調整状態で各増幅器の特性
が一致する事は素子製造上不可能に近く、従つて
予め、増幅器毎に調整をしなければならない。言
うまでもなく、第4図は第2図と同様に、液晶を
直流駆動する為表示体の劣化が問題となる。
Furthermore, another conventional circuit example related to the present invention is shown in FIG. Specifically, examples can be found in SID78DIGEST P94-95. In FIG. 4, 4-1 corresponds to 2-1 in FIG. 2 and is an image signal input. 4-2 is a low-pass filter, 4-3 is an amplifier, 4-4 is an A/D converter, 4-5 is a data encoder, 4-
8 is a serial/parallel conversion shift register. The image signal input 4-1 is converted into an image signal of a band corresponding to the display performance of the corresponding display panel through a low-pass filter and an amplifier, and then converted into a digital code by an A/D converter. 4-8 outputs the converted image digital image data to each data line of the matrix in parallel. The parallel output data is input to a D/A converter provided for each data line and restored to an analog image signal. At this time, the gain of the D/A converter output signal is controlled by the gain control circuit 4-9, and adjusted so that the (voltage-contrast) correlation characteristic of the liquid crystal matches the contrast of the image signal. Furthermore, the D/A output is buffer amplifier 4-12.
is input. 4-12, an offset bias level adjustment circuit 4-10 adjusts the reference level of the image signal so that it corresponds to the vicinity of the threshold value of the liquid crystal, and outputs the image signal to the data line. 4-6 is a synchronous separation circuit, 4-7 is a timing signal generation circuit, 4-13
is a circuit that controls the clock line of the matrix display section, and corresponds to 2-5. 4-16 is a display matrix section, and the configuration is the same as 2-7 in Fig. 2, so
Illustrations are omitted. In the circuit example shown in FIG. 4 as well, the liquid crystal is driven by direct current, as in FIG. 2. Further, in FIG. 4, a gain control circuit 4-
9 and offset bias level control circuit 4-10
This makes it possible to adapt the signal level to the characteristics of the liquid crystal display. The method of control in this case is to provide a D/A converter that adjusts the gain and a buffer amplifier that adjusts the offset for each data line, and adjust each using the same control signal line. As is clear from the figure, the number of D/A converters and buffer amplifiers equal to the number of data lines is required, making the data line driving circuit extremely complicated. Furthermore, the amplifiers constituting each D/A or buffer must have the same gain and other amplification characteristics. It is nearly impossible to match the characteristics of each amplifier without adjustment in terms of element manufacturing, and therefore adjustment must be made for each amplifier in advance. Needless to say, in FIG. 4, as in FIG. 2, since the liquid crystal is driven by direct current, deterioration of the display becomes a problem.

本発明は、係る従来の欠点を改良して、液晶の
表示性能を十分に活かした画像表示装置を提供す
るものである。本発明によれば、文献Display
Conf.1976 P51のいわゆるダイナミツク駆動方式
に比較してマトリクス走査線数を大幅に増して
も、液晶の表示コントラスト性能を少しも損なわ
ず、又、表示駆動に要する印加電圧も高くなる事
はない。更に、第2図、第4図の実施例に対して
本発明は液晶を交流駆動するものであるから、液
晶の寿命を長く保つ事が可能であり、酸化還元剤
等の添加物を混入する必要もなくなる。本発明を
実施する回路にあつては、第4図に比し大幅に簡
略化され、且つコントラスト、明るさ等の調整に
ついても極めて容易に行なえるもので、実用性が
高く、第3図の如きバラツキの要因を持たない。
The present invention aims to improve the conventional drawbacks and provide an image display device that fully utilizes the display performance of liquid crystal. According to the invention, the document Display
Even if the number of matrix scanning lines is greatly increased compared to the so-called dynamic drive method of Conf.1976 P51, the display contrast performance of the liquid crystal will not be impaired in the slightest, and the applied voltage required for display drive will not increase. Furthermore, in contrast to the embodiments shown in FIGS. 2 and 4, since the present invention drives the liquid crystal with alternating current, it is possible to maintain the life of the liquid crystal for a long time, and it is possible to maintain the life of the liquid crystal for a long time. There will be no need for it. The circuit implementing the present invention is greatly simplified compared to the one shown in FIG. There are no factors that cause such variations.

以下、本発明について、図面を用いて具体的な
実施例により説明する。勿論、本発明の実施はそ
の他の回路方式によつても実現可能であるが、そ
れらも当然本発明に帰属するものである。
Hereinafter, the present invention will be explained by specific examples using the drawings. Of course, the present invention can be implemented using other circuit systems, which naturally belong to the present invention.

第5図は、本発明になる液晶画像表示装置を用
いてテレビジヨン受像機を構成した場合の全体図
を示すブロツク図である。図中、5―1はアンテ
ナより入力される受信電波より所定のチヤンネル
の周波数を選択するチユーナー部である。5―2
は中間周波増幅器から映像検波に至る回路、5―
4は音声中間周波,検波,出力等の回路、5―5
は映像信号より水平,垂直等の各同期信号を分離
する回路である。5―3は本発明に係る映像増幅
回路ブロツクで、後段のマトリクス表示部データ
信号ラツチ回路5―8に、液晶表示画像信号を出
力する。5―9はデータ線駆動回路である。5―
6,5―7は、同期信号分離回路5―5の出力を
受けてそれぞれ5―8にデータラツチ信号を、5
―10にマトリクス表示部クロツク線(横線)駆
動用のタイミング信号を供給する。5―11は電
源で、共通電極5―13(一点鎖線)に対しては
後述の共通電極電圧を供給する。5―12はマト
リクス型の液晶表示パネルを表わし、その詳細は
第6図の如くなる。6―1はゲート駆動回路、6
―2はドレイン駆動回路で、マトリクス表示部の
各画素6―3毎に画素電極に画像信号を選択的に
供給するトランジスタが結合されている。各トラ
ンジスタの出力が結合する画素の電極はすべて、
液晶を挾む1対の平板の内の片方の平板にあり、
各電極は、当該電極が配置されている平板上では
一応電気的に分離独立している。液晶を挾む平板
の内、上記平板に対向する平板上には、表示部全
体にわたつて単一の共通電極が設けられている。
ここで各トランジスタの基板電位と各画素毎に設
けられているキヤパシタの片側電極電位は共通し
てGND電位に一致しているが、液晶表示部共通
電極電位6―4はGND電位でない。
FIG. 5 is a block diagram showing an overall view of a television receiver configured using the liquid crystal image display device according to the present invention. In the figure, 5-1 is a tuner section that selects the frequency of a predetermined channel from received radio waves input from an antenna. 5-2
is the circuit from the intermediate frequency amplifier to the video detection, 5-
4 is a circuit for audio intermediate frequency, detection, output, etc., 5-5
is a circuit that separates horizontal, vertical, etc. synchronization signals from the video signal. Reference numeral 5-3 denotes a video amplification circuit block according to the present invention, which outputs a liquid crystal display image signal to the matrix display section data signal latch circuit 5-8 at the subsequent stage. 5-9 is a data line driving circuit. 5-
6 and 5-7 receive the output of the synchronization signal separation circuit 5-5 and send a data latch signal to 5-8, respectively.
-10 supplies a timing signal for driving the matrix display clock line (horizontal line). Reference numeral 5-11 is a power supply, which supplies a common electrode voltage to be described later to the common electrode 5-13 (dotted chain line). 5-12 represents a matrix type liquid crystal display panel, the details of which are shown in FIG. 6-1 is a gate drive circuit, 6
-2 is a drain drive circuit to which a transistor for selectively supplying an image signal to a pixel electrode is connected to each pixel 6-3 of the matrix display section. All pixel electrodes to which the outputs of each transistor are connected are
It is located on one of the pair of flat plates that sandwich the liquid crystal.
Each electrode is electrically separated and independent on the flat plate on which the electrode is arranged. Among the flat plates sandwiching the liquid crystal, a single common electrode is provided on the flat plate facing the above flat plate over the entire display section.
Here, the substrate potential of each transistor and the one-sided electrode potential of the capacitor provided for each pixel are commonly equal to the GND potential, but the liquid crystal display section common electrode potential 6-4 is not the GND potential.

第5図の如く、トランジスタ及びキヤパシタを
各画素毎に構成した一例について、その部分図を
第7図、第8図に示す。
FIGS. 7 and 8 show partial views of an example in which transistors and capacitors are configured for each pixel as shown in FIG. 5.

第7図は、液晶を挾む1対の平板の内画素毎に
分離されマトリクス配列した電極がある側の平板
の断面図である。図中、7―1はシリコン基板で
ある。7―2は、7―1とは反対導電型の拡散層
であり、7―3は7―1と同じ導電型の拡散層で
あり、ストツパー及びキヤパシタの電極として働
く。又、7―4はゲート酸化膜であり、その膜厚
は400〜2000Å程度である。7―5はポリシリコ
ンであり、7―5aはMOSトランジスタのゲー
ト電極、7―5bはキヤパシタの電極である。7
―6はフイールド酸化膜、7―7は絶縁膜、7―
8はアルミニウム電極である。第7図にあつて
は、各画素をスイツチングするトランジスタは、
シリコンゲートMOSトランジスタにて構成され
ており、又、液晶の各画素と並列に配置したキヤ
パシタの電極は、シリコン基板自体とポリシリコ
ン7―5bとなる。この場合、シリコン基板は
GND電位に保持され、第6図に示す如く、キヤ
パシタの片側電極とトランジスタの基板電位は一
致してGNDレベルとなる。
FIG. 7 is a sectional view of a pair of flat plates sandwiching a liquid crystal, the side having electrodes separated for each pixel and arranged in a matrix. In the figure, 7-1 is a silicon substrate. 7-2 is a diffusion layer of a conductivity type opposite to that of 7-1, and 7-3 is a diffusion layer of the same conductivity type as 7-1, which serves as a stopper and a capacitor electrode. Further, 7-4 is a gate oxide film, and its film thickness is approximately 400 to 2000 Å. 7-5 is polysilicon, 7-5a is the gate electrode of the MOS transistor, and 7-5b is the electrode of the capacitor. 7
-6 is a field oxide film, 7-7 is an insulating film, 7-
8 is an aluminum electrode. In Figure 7, the transistors that switch each pixel are:
It is composed of a silicon gate MOS transistor, and the electrodes of the capacitor arranged in parallel with each pixel of the liquid crystal are the silicon substrate itself and polysilicon 7-5b. In this case, the silicon substrate
It is held at the GND potential, and as shown in FIG. 6, the one side electrode of the capacitor and the substrate potential of the transistor match and become the GND level.

第8図は、マトリクス状に配置された駆動回路
の平面図を示すもので、図中のA―A′断面図が
第7図に相当する。図中、8―2から8―8まで
それぞれ7―2から7―8に対応する。又、第8
図には、第7図中のドレイン電極7―8bは図が
複雑にならない様省略してある。第8図において
画素は、二点鎖線で示す領域である。従つて液晶
に電圧を印加するいわゆる画素電極は、トランジ
スタ或は縦横に走る信号線8―5a,8―8a等
と絶縁された形で、第8図のパターンの上側にほ
ぼ二点鎖線の如く配置される事になる。先述した
通り7―1はモノリシツクなシリコン結晶基板で
あるが、第6図の回路を構成する方法は他にも
色々あり、例えば、薄膜技術もその一つとして挙
げられる。第6図において各トランジスタは
MOSFETで構成されているが、他のスイツチン
グ素子であつても構わない。
FIG. 8 shows a plan view of the drive circuits arranged in a matrix, and the sectional view taken along the line AA' in the figure corresponds to FIG. In the figure, 8-2 to 8-8 correspond to 7-2 to 7-8, respectively. Also, the 8th
In the figure, the drain electrodes 7-8b in FIG. 7 are omitted so as not to complicate the figure. In FIG. 8, the pixels are areas indicated by two-dot chain lines. Therefore, the so-called pixel electrode that applies voltage to the liquid crystal is insulated from the transistors or the signal lines 8-5a, 8-8a running vertically and horizontally, and is shown approximately as a chain double-dashed line above the pattern in FIG. It will be placed. As mentioned earlier, 7-1 is a monolithic silicon crystal substrate, but there are various other methods of configuring the circuit shown in FIG. 6, including thin film technology. In Figure 6, each transistor is
Although it is composed of MOSFETs, other switching elements may be used.

次に、本発明になる信号の波形の例を第9図に
示す。図中、9―1及び9―2は、共に画像信号
である。9―6に示す一点鎖線は、液晶マトリク
ス表示体部共通電極側電位を示し、液晶の各マト
リクス画素電極に印加される画像信号の電圧極性
は、或る周期で反転を繰り返す。例えば、テレビ
放送用画像信号にあつては、一画面の映像信号を
1フレームとし、更に1フレームを二つのフイー
ルドに分離して、各1フイールド毎に画面の飛び
越し走査を行なつている。ここで第9図におい
て、例えば9―1は、第1及び第2フイールドを
含めた1フレームの画像信号の内の1水平走査線
に相当するものとする。そして9―2は、前記1
フレーム分の信号に続く次の1フレーム分の画像
信号の内の同じ表示部分に対応する画像信号であ
る。9―3は画像サンプリング同期信号であり、
9―4に示す期間がマトリクス表示パネルを横方
向に表示画素1本分を表示する期間に相当する。
9―5はテレビ画像信号の水平帰線期間に相当す
る。第9図縦軸において、O電位、即ち9―11
を、例えば表示体基板7―1の電位とし、9―1
0を9―11に対応する表示体部回路電圧とす
る。この場合、第6図の各画素毎に配置されるス
イツチ用トランジスタは、例えばPチヤンネル型
のエンハンスメントMOSFETで構成できる。9
―10を基板7―1の電位にとる場合は、前記ス
イツチ用トランジスタをN型のMOSで構成すれ
ばよい。
Next, FIG. 9 shows an example of a signal waveform according to the present invention. In the figure, both 9-1 and 9-2 are image signals. The dashed line 9-6 indicates the potential on the common electrode side of the liquid crystal matrix display body, and the voltage polarity of the image signal applied to each matrix pixel electrode of the liquid crystal is repeatedly inverted at a certain period. For example, in the case of image signals for television broadcasting, one screen of video signal is taken as one frame, one frame is further divided into two fields, and interlaced scanning of the screen is performed for each field. Here, in FIG. 9, for example, 9-1 corresponds to one horizontal scanning line of one frame of image signal including the first and second fields. And 9-2 is the above 1
This is an image signal corresponding to the same display portion of the image signal for one frame following the signal for a frame. 9-3 is an image sampling synchronization signal,
The period indicated by 9-4 corresponds to the period during which one display pixel is displayed in the matrix display panel in the horizontal direction.
9-5 corresponds to the horizontal retrace period of the television image signal. On the vertical axis of FIG. 9, the O potential, that is, 9-11
For example, let 9-1 be the potential of the display substrate 7-1, and
Let 0 be the display body circuit voltage corresponding to 9-11. In this case, the switching transistors arranged for each pixel in FIG. 6 can be configured with, for example, a P-channel enhancement MOSFET. 9
-10 as the potential of the substrate 7-1, the switch transistor may be constructed of an N-type MOS.

画像信号9―1の振幅は、波線9―7から波線
9―8の間にある。9―7は画像信号の黒、9―
8は白に対応する。第1図の特性を有する液晶を
用いた場合、9―7はVthの付近に、9―8はV
S付近に取られる。第1図OVrnsは9―6に対応
する。信号の直線性については、液晶の印加電圧
と表示コントラストの相関特性によつて補正され
た増幅器を介在させる事により、原画像信号の直
線性が液晶によつて歪められない様にすればよ
い。画像信号9―1と9―2を交互に各液晶表示
画素電極に印加する目的は、液晶を交流駆動する
事によつて表示体寿命を長くする事にある。交流
信号に変換して液晶を駆動する際、液晶の交番電
圧駆動に伴う表示画像のちらつきが生ずる。これ
は印加電圧極性の反転に応じて液晶分子の電気的
双極子の向く方向も変化するからである。ちらつ
きを減ずる、或は実効的に無視できる様にする方
法として、以下の方法が考えられる。即ち、眼が
応答するよりも速い周期で、位相を反転させれば
よい。
The amplitude of the image signal 9-1 is between the dotted line 9-7 and the dotted line 9-8. 9-7 is the black image signal, 9-
8 corresponds to white. When using a liquid crystal having the characteristics shown in Figure 1, 9-7 is near V th and 9-8 is V th.
It is taken near S. FIG. 1 OV rns corresponds to 9-6. Regarding the linearity of the signal, it is sufficient to prevent the linearity of the original image signal from being distorted by the liquid crystal by interposing an amplifier that is corrected according to the correlation characteristic between the applied voltage of the liquid crystal and the display contrast. The purpose of alternately applying the image signals 9-1 and 9-2 to each liquid crystal display pixel electrode is to extend the life of the display by AC driving the liquid crystal. When converting the signal into an alternating current signal to drive the liquid crystal, flickering of the displayed image occurs due to the alternating voltage driving of the liquid crystal. This is because the direction in which the electric dipole of the liquid crystal molecules faces also changes in response to the reversal of the applied voltage polarity. The following methods can be considered as methods for reducing flickering or making it effectively negligible. In other words, the phase may be reversed at a cycle faster than the eye can respond.

(1) フレーム周期で位相を反転し、該フレーム周
期を略30Hz或はそれ以上にする。
(1) Invert the phase at the frame period and make the frame period approximately 30 Hz or more.

(2) 1フレームの期間内で画素単位若しくは走査
線単位で位相を反転し、実効的反転周期を高く
する。
(2) Invert the phase in units of pixels or scanning lines within one frame period to increase the effective inversion period.

更に、上記の応用により様々な方法が考えられ
る。テレビ画像をマトリクス表示する場合には、
マトリクス構成する画素数を、テレビ映像信号の
実効的画素数(或は分解能)より少ない数で実現
しようとする場合がある。この時、例えばテレビ
映像信号の1フイールド(1/2フレーム)分のマ
トリクスで液晶画像を構成すれば、第1フイール
ドと第2フイールドの信号をそれぞれ位相反転
し、同一画素に2フイールド分の信号を60Hzの周
波数で表示する事が可能となる。画質としての分
解能は減ずるが、原価信号の差に伴うちらつきは
液晶自体の応答性能によつて打消され、第1フイ
ールドと第2フイールドの平均的な画像が表示さ
れる。更に(2)の方式であつて、画素単位で極性の
方向を切り換え、1フレーム内の画像表示信号が
正極性と負極性の両方の信号となる様に選択し、
各画素の交流周期を1フレーム単位とすれば、増
幅器の直線性、或は各画素に設けられたトランジ
スタのスイツチング特性の直線性が、動作電圧幅
(9―11から9―10の範囲)において十分に
得られない場合でも、表示効果の点から見た非直
線性が実効的に無視できる事になる。
Furthermore, various methods can be considered depending on the above application. When displaying TV images in a matrix,
There are cases where it is attempted to realize the number of pixels constituting the matrix with a number smaller than the effective number of pixels (or resolution) of the television video signal. At this time, for example, if a liquid crystal image is constructed from a matrix of one field (1/2 frame) of a TV video signal, the signals of the first field and the second field are phase-inverted, and the signals of two fields are transmitted to the same pixel. can be displayed at a frequency of 60Hz. Although the resolution as an image quality is reduced, the flicker caused by the difference in cost signals is canceled by the response performance of the liquid crystal itself, and an average image of the first field and the second field is displayed. Furthermore, in the method (2), the polarity direction is switched on a pixel-by-pixel basis, and the image display signal within one frame is selected to be both positive and negative polarity signals.
If the AC cycle of each pixel is set to one frame, the linearity of the amplifier or the linearity of the switching characteristics of the transistor provided in each pixel will vary within the operating voltage range (range from 9-11 to 9-10). Even if a sufficient amount cannot be obtained, the nonlinearity from the viewpoint of display effect can be effectively ignored.

共通電極電位は、波形9―1と波形9―2に対
して9―6aと9―6bの如く変えて設定する。
即ち、液晶を駆動する信号の極性反転周期で共通
電極電位を9―6aと9―6bの間で交番させ
る。以上の如く電位設定及び画像信号の反転をす
れば、液晶表示体部駆動回路の動作電圧、若しく
は電源電圧を液晶駆動に必要な電圧VS+α程度
にして交流駆動を可能とするものである。ここで
αの要素としては、第6図駆動回路トランジスタ
のスレツシヨルド電圧とトランジスタON時のチ
ヤンネル抵抗値がある。サンプリング周期内で確
実に画像に対応する信号を書き込む為に、ドレイ
ンの信号レベルに対しゲート電圧レベルをスレツ
シヨルド電圧以上となる必要がある。ゲート電位
9―10に対してドレイン電位が9―8aの時と
9―8bの時では、画像信号書き込みの応答速度
に差が生ずる。この為本発明では、9―6a又は
9―8bに対し9―10の電位をトランジスタの
スレツシヨルド電位の2倍以上に設定する事を提
案する。特に、テレビ映像信号を本発明に係る液
晶表示装置に出力する時、1水平走査信号時間は
63.5μsecであり、この内帰線時間は10μsec程度
である。従つて、各画素への書き込み時間は10μ
secの帰線期間内に取り、約数μsec程度に限定さ
れる。従来、例えば公開特許公報50―
10993Fig.10に示される如く、2―4のドレイン
駆動回路を並列に2回路設け、一方の回路にデー
タをサンプリングしている期間中に、他方の回路
の既にサンプリングされているデータを画素に書
き込ませる方法があつた。この場合、書き込み時
間は63.5μsecである。
The common electrode potential is set differently for waveform 9-1 and waveform 9-2 as shown in 9-6a and 9-6b.
That is, the common electrode potential is alternated between 9-6a and 9-6b at the polarity reversal period of the signal that drives the liquid crystal. By setting the potential and inverting the image signal as described above, the operating voltage or power supply voltage of the liquid crystal display driving circuit can be set to approximately the voltage V S +α required for driving the liquid crystal, thereby enabling AC driving. Here, the elements of α include the threshold voltage of the drive circuit transistor shown in FIG. 6 and the channel resistance value when the transistor is ON. In order to reliably write a signal corresponding to an image within the sampling period, it is necessary that the gate voltage level is higher than the threshold voltage with respect to the drain signal level. There is a difference in the response speed of image signal writing when the drain potential is 9-8a and 9-8b with respect to the gate potential 9-10. Therefore, the present invention proposes to set the potential of 9-10 to more than twice the threshold potential of the transistor compared to 9-6a or 9-8b. In particular, when outputting a television video signal to the liquid crystal display device according to the present invention, one horizontal scanning signal time is
It is 63.5 μsec, and this inner retrace time is about 10 μsec. Therefore, the writing time to each pixel is 10μ
It is taken within the retrace period of sec, and is limited to about several μsec. Conventionally, for example, published patent publication 50-
10993As shown in Fig. 10, two 2-4 drain drive circuits are installed in parallel, and while data is being sampled in one circuit, the data that has already been sampled in the other circuit is written to the pixel. I found a way to do it. In this case, the write time is 63.5 μsec.

本発明にあつては、データサンプルドレイン駆
動回路6―2は各出力に対して一つのサンプリン
グ回路で済ませる事により、、回路を簡略化する
ものである。この為に前述した如くゲート印加信
号電圧を大きくしてやり、入力画像信号レベルの
違いによつて書き込みの際に誤差が生じない事、
及び帰線期間内で画素データが正しく書き換えら
れる様にしてやるものである。トランジスタがP
チヤンネル型MOSの場合、ゲート印加信号電位
若しくは回路電位を、ドレイン信号の最低レベル
より更に少なくともトランジスタスレツシヨルド
電圧の2倍以上低くなる如く設定する。Nチヤン
ネルMOSの場合は、逆に電位を高く設定する。
In the present invention, the data sample drain drive circuit 6-2 requires only one sampling circuit for each output, thereby simplifying the circuit. For this purpose, as mentioned above, the gate applied signal voltage is increased to ensure that errors do not occur during writing due to differences in input image signal levels.
And the pixel data is correctly rewritten within the retrace period. The transistor is P
In the case of a channel type MOS, the gate applied signal potential or circuit potential is set to be lower than the lowest level of the drain signal and at least twice the transistor threshold voltage. In the case of N-channel MOS, on the contrary, the potential is set high.

第10図は、上記説明を実現する回路の一実施
例である。10―2,10―3,10―4は画像
信号増幅器、10―5,10―7,10―8は第
6図中ブロツク6―2に相当する。10―6は切
換スイツチ回路であり、10―6出力が、第6図
6―8の画像信号入力となる。
FIG. 10 shows an embodiment of a circuit that implements the above description. 10-2, 10-3, and 10-4 correspond to image signal amplifiers, and 10-5, 10-7, and 10-8 correspond to block 6-2 in FIG. 10-6 is a changeover switch circuit, and the output from 10-6 becomes the image signal input shown in FIG. 6, 6-8.

以下、動作を説明する。10―1は原画像信号
入力、10―2は序段増幅器で、10―9に増幅
率調整端子がある。液晶の電圧―コントラスト特
性の傾きに合わせた増幅率特性第1図を10―2
に持たせておけばよい。10―3,10―4は差
動増幅器である。10―3の正極性入力端子と1
0―4の負極性入力端子に、同一の信号即ち、1
0―2出力を結合する。10―3負極性入力端子
と10―4正極性入力端子とは結合させて、10
―10に端子がでている。10―3及び10―4
は、増幅器としてほぼ同一の特性が得られる様
に、予め設定されている。10―10端子は、液
晶による表示画像の明度を調整する為の端子で、
可変直流電圧が印加されている。例えば10―
3,10―4の各出力信号は、第9図9―1及び
9―2にそれぞれ対応する。この時、10―9は
9―8と9―7との差分、即ち振幅、換言すれば
表面画像のコントラストを調整する。10―10
は9―7と9―6との差分を調整する。10―3
(10―4)の利得は適宜設定すればよい。10
―6はスイツチ回路であり、前述の如く液晶に交
流駆動信号を供給する際に、10―3及び10―
4の各出力信号を切り換え、選択的に出力してや
る回路である。スイツチ素子としては、バイポー
ラ或はMOS等のトランジスタその他各種の方式
が考えられるが、第6図の如く表示基板に半導体
を用い該半導体基板内部にブロツク2―4を収め
る場合には、10―6も同様の構造で作る事が望
ましく、いわゆるトランスミツシヨンゲート等の
構成が挙げられる。後段の回路10―7も同様で
ある。10―5は各スイツチ素子10―7を制御
する信号を順次、例えば左から右に発生する回路
で、シフトレジスタで構成される。10―8はス
イツチによりサンプリングされた画像サンプリン
グ信号を記憶保持し、各画素電極に分配する為で
の回路である。10―8以降は、駆動部を含めた
液晶マトリクス表示体部、即ち第5図に相当す
る。
The operation will be explained below. 10-1 is an original image signal input, 10-2 is an initial stage amplifier, and 10-9 has an amplification factor adjustment terminal. Figure 1 shows the amplification factor characteristics according to the slope of the liquid crystal voltage-contrast characteristics in 10-2.
All you have to do is have it held. 10-3 and 10-4 are differential amplifiers. 10-3 positive polarity input terminal and 1
The same signal, that is, 1, is applied to the negative polarity input terminals of 0-4.
Combine 0-2 outputs. 10-3 negative polarity input terminal and 10-4 positive polarity input terminal are combined, 10
- There is a terminal at 10. 10-3 and 10-4
are set in advance so that substantially the same characteristics as the amplifier can be obtained. The 10-10 terminal is a terminal for adjusting the brightness of the displayed image on the liquid crystal.
A variable DC voltage is applied. For example 10-
The output signals 3 and 10-4 correspond to 9-1 and 9-2 in FIG. 9, respectively. At this time, 10-9 adjusts the difference between 9-8 and 9-7, that is, the amplitude, in other words, the contrast of the surface image. 10-10
adjusts the difference between 9-7 and 9-6. 10-3
The gain of (10-4) may be set appropriately. 10
-6 is a switch circuit, and as mentioned above, when supplying an AC drive signal to the liquid crystal, 10-3 and 10-
This circuit switches each of the four output signals and outputs them selectively. As the switch element, various types such as bipolar or MOS transistors can be considered. However, when a semiconductor is used for the display substrate as shown in FIG. 6 and the block 2-4 is housed inside the semiconductor substrate, 10-6 It is also desirable to have a similar structure, such as a so-called transmission gate. The same applies to the subsequent circuit 10-7. 10-5 is a circuit that sequentially generates signals for controlling each switch element 10-7, for example from left to right, and is constituted by a shift register. 10-8 is a circuit for storing and holding the image sampling signal sampled by the switch and distributing it to each pixel electrode. 10-8 and subsequent parts correspond to the liquid crystal matrix display section including the driving section, that is, FIG. 5.

第11図は、更に別の実施例である。第11図
は、第10図中10―2,10―3,10―4の
増幅器の構成を変えたものである。11―1と1
1―2は振幅がほぼ一致し、極性の相反する画像
信号である。図中、上側の増幅回路(トランジス
タ11―3,11―5)と下側の増幅回路(トラ
ンジスタ11―13,11―14)とは、回路の
構成及び増幅特性が一致する如く設計されてい
る。11―4,11―8は増幅系の利得制御用可
変抵抗であつて、液晶表示画像のコントラスト調
整をする。11―4,11―8は波線に示す11
―10によつて連動し、外部から手動で調整でき
る。11―7,11―9は出力電位レベルを制御
する。即ち液晶画像表示の明度を変える可変抵抗
であり、波線11―11によつて連動し、外部か
ら手動で調整できる。但し、11―7と11―9
とは電位レベルが反対方向に動作し、各々の出力
は第9図9―1と9―2の如くレベル9―6を中
心に対称性が維持される。11―12は第10図
10―6に相当する画像信号極性切換スイツチ回
路である。
FIG. 11 shows yet another embodiment. In FIG. 11, the configurations of the amplifiers 10-2, 10-3, and 10-4 in FIG. 10 are changed. 11-1 and 1
1-2 are image signals with substantially the same amplitude and opposite polarities. In the figure, the upper amplifier circuit (transistors 11-3, 11-5) and the lower amplifier circuit (transistors 11-13, 11-14) are designed so that their circuit configurations and amplification characteristics match. . Reference numerals 11-4 and 11-8 are variable resistors for controlling the gain of the amplification system, which adjust the contrast of the liquid crystal display image. 11-4, 11-8 are 11 indicated by the wavy line
-10, and can be adjusted manually from the outside. 11-7 and 11-9 control the output potential level. That is, it is a variable resistor that changes the brightness of the liquid crystal image display, and is linked by the dotted line 11-11, and can be manually adjusted from the outside. However, 11-7 and 11-9
The potential level operates in the opposite direction, and the symmetry of each output is maintained around level 9-6 as shown in FIG. 9 9-1 and 9-2. Reference numeral 11-12 represents an image signal polarity switching circuit corresponding to 10-6 in FIG.

本発明は、実施例として挙げた回路以外の構成
によつても実現可能である。更に、コントラス
ト、明度の調整は、上記の如く手動で制御する事
も、又、液晶の表示度合を基準パターン表示信号
レベルに対応させて自動的に光検出し、利得或は
バイアスレベルを自動制御する事も当然可能とな
る。本発明の実施例の説明では、第6図の如くシ
リコン基板を液晶を挾む一方の平板に利用し、且
つ、シリコン基板内にトランジスタを構成してあ
るか、他に例えば、多結晶材料による薄膜技術等
によつて、ガラス基板上に各素子を構成する、或
はその他の方法によつても実現可能である。第5
図において、各画素をスイツチングする為に設け
たトランジスタは1個のMOS型トランジスタで
あるが、素子の直線性、或は応答速度、動作電圧
等を改良する為に、P型及びN型の2種類の
MOSFETを相補型に結合してスイツチングを行
なう事もできる。勿論、MOSFET以外の素子で
構成する事も可能である。
The present invention can also be realized by a configuration other than the circuit described in the embodiment. Furthermore, the contrast and brightness can be adjusted manually as described above, or the gain or bias level can be automatically controlled by automatically detecting light by matching the display degree of the liquid crystal to the reference pattern display signal level. Of course it is also possible to do so. In the description of the embodiments of the present invention, as shown in FIG. 6, a silicon substrate is used as one of the flat plates sandwiching the liquid crystal, and a transistor is formed within the silicon substrate, or a transistor made of, for example, a polycrystalline material is used. It can also be realized by configuring each element on a glass substrate using thin film technology, or by other methods. Fifth
In the figure, the transistor provided to switch each pixel is one MOS type transistor, but in order to improve the linearity, response speed, operating voltage, etc. of the element, two P-type and N-type transistors are used. kind of
Switching can also be performed by coupling MOSFETs in a complementary manner. Of course, it is also possible to configure it with elements other than MOSFET.

第5図において、液晶各画素と並列にキヤパシ
ターを配置してあるが、この場合、先に述べた如
くキヤパシターの両電極は液晶画素電極を完全に
並列に結合されるものではなく、共通電極側電位
をそれぞれ別々に設定してある。これは、第6図
の構造をとる事によつてキヤパシターの共通側電
極を基板で代用できるからである。この際、液晶
画素に印加される画像信号に応じてキヤパシター
に加わるバイアス電位の極性並びに大きさは、液
晶画素電極のバイアス電位と異なるが、表示に係
る実効的な電気特性としては、第2図に示した場
合と同じ効果を有するものである。
In Fig. 5, a capacitor is arranged in parallel with each pixel of the liquid crystal, but in this case, as mentioned earlier, both electrodes of the capacitor are not connected completely in parallel with the liquid crystal pixel electrode, but the common electrode side The potentials are set separately for each. This is because by adopting the structure shown in FIG. 6, the common side electrode of the capacitor can be replaced by the substrate. At this time, the polarity and magnitude of the bias potential applied to the capacitor in accordance with the image signal applied to the liquid crystal pixel are different from the bias potential of the liquid crystal pixel electrode, but the effective electrical characteristics related to display are shown in Figure 2. This has the same effect as the case shown in .

本発明に係る表示装置に使用する液晶について
は、第1図にTN型液晶を説明しただけである
が、最初に述べたDSM,GH,その他の液晶につ
いても、基本的に動作性能が変わるものではな
い。一対の基板間に液晶が封入され、該基板の一
方の基板上には共通透明電極が形成され、該基板
の他方の基板上にはマトリクス状に配列された複
数の画素電極が形成されてなる液晶表示装置にお
いて、画像表示信号のフイールド周期と同期して
該画像表示信号の極性を反転し、該極性反転され
た画像表示信号を該画素電極に供給する画像表示
信号発生手段と、該フイールド周期と同期して反
転する2レベルの電圧を発生し、該反転する2レ
ベル電圧を共通電極信号として該共通電極に供給
する共通信号発生手段とよりなり、該フイールド
周期は該画像信号のフレーム周期の2倍以上の周
期であるようにしたから、液晶の表示駆動に要す
る電圧を従来の半分以下にしたとしても液晶の表
示品質を損うこともなく良好な表示を得ることが
できる。又、画像信号及び共通信号の反転タイミ
ングをフレーム周期の2倍以上の周期を有するフ
イールド周期で行なうようにしたために、反転に
よる画像のずれや、交番駆動に伴う画面のちらつ
きも生ずることもなく、長期に安定した画像を得
ることができる効果を有する。
Regarding the liquid crystal used in the display device according to the present invention, only the TN type liquid crystal is explained in Fig. 1, but the DSM, GH, and other liquid crystals mentioned at the beginning have basically different operating performance. isn't it. A liquid crystal is sealed between a pair of substrates, a common transparent electrode is formed on one of the substrates, and a plurality of pixel electrodes arranged in a matrix are formed on the other substrate. In a liquid crystal display device, an image display signal generating means for inverting the polarity of an image display signal in synchronization with a field period of the image display signal and supplying the image display signal with the polarity inverted to the pixel electrode; The common signal generating means generates a two-level voltage that is inverted in synchronization with the image signal, and supplies the inverted two-level voltage to the common electrode as a common electrode signal, and the field period is equal to the frame period of the image signal. Since the period is set to be twice or more, even if the voltage required to drive the display of the liquid crystal is reduced to less than half of the conventional voltage, a good display can be obtained without deteriorating the display quality of the liquid crystal. Furthermore, since the inversion timing of the image signal and the common signal is performed at a field period having a period that is more than twice the frame period, there is no image shift due to inversion or screen flickering caused by alternating drive. This has the effect of allowing stable images to be obtained over a long period of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図…TN型液晶の電圧―表示特性例、第2
図…従来の表示回路例、第3図…従来の信号例、
第4図…別の従来の表示回路例、第5図…本発明
の一実施例を示すブロツク図、第6図…本発明に
なる表示回路図の例、第7図…表示装置の部分断
面図の例、第8図…第7図の平面図、第9図…本
発明の実施例における信号波形図、第10図,第
11図…本発明の実施回路例。 5―12……マトリクス表示部、7―1……シ
リコン基板、8―8a……マトリクス表示駆動用
データ線、8―5a……マトリクス表示駆動用ク
ロツク線、8―5b……キヤパシター電極、3―
1,9―1,9―2……画像信号、10―2……
画像信号増幅器、10―3,10―4……差動増
幅器。
Figure 1...Example of voltage-display characteristics of TN type liquid crystal, 2nd
Figure...Example of conventional display circuit, Figure 3...Example of conventional signal,
Fig. 4...Another conventional display circuit example, Fig. 5...A block diagram showing an embodiment of the present invention, Fig. 6...An example of a display circuit diagram according to the present invention, Fig. 7...Partial cross section of a display device. Examples of the figures, FIG. 8... A plan view of FIG. 7, FIG. 9... A signal waveform diagram in an embodiment of the present invention, FIGS. 10, 11... Examples of an implementation circuit of the present invention. 5-12...Matrix display section, 7-1...Silicon substrate, 8-8a...Data line for driving matrix display, 8-5a...Clock line for driving matrix display, 8-5b...Capacitor electrode, 3 ―
1,9-1,9-2...image signal, 10-2...
Image signal amplifier, 10-3, 10-4...differential amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 一対の基板間に液晶が封入され、該基板の一
方の基板上には共通透明電極が形成され、該基板
の他方の基板上にはマトリクス状に配列された複
数の画素電極が形成されてなる液晶表示装置にお
いて、画像表示信号のフイールド周期と同期して
該画像表示信号の極性を反転し、該極性反転され
た画像表示信号を該画素電極に供給する画像表示
信号発生手段と、該フイールド周期と同期して反
転する2レベルの電圧を発生し、該反転する2レ
ベル電圧を共通電極信号として該共通電極に供給
する共通信号発生手段とよりなり、該フイールド
周期は該画像信号のフレーム周期の2倍以上の周
期であることを特徴とする液晶表示装置。
1 A liquid crystal is sealed between a pair of substrates, a common transparent electrode is formed on one of the substrates, and a plurality of pixel electrodes arranged in a matrix are formed on the other substrate. In the liquid crystal display device, an image display signal generating means for inverting the polarity of the image display signal in synchronization with a field period of the image display signal and supplying the image display signal with the polarity inverted to the pixel electrode; The common signal generating means generates a two-level voltage that is inverted in synchronization with the period, and supplies the inverted two-level voltage to the common electrode as a common electrode signal, and the field period is equal to the frame period of the image signal. A liquid crystal display device characterized in that the period is twice or more.
JP10211578A 1978-08-22 1978-08-22 Display system for liquid crystal picture Granted JPS5528649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10211578A JPS5528649A (en) 1978-08-22 1978-08-22 Display system for liquid crystal picture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10211578A JPS5528649A (en) 1978-08-22 1978-08-22 Display system for liquid crystal picture

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP21119688A Division JPH01138590A (en) 1988-08-25 1988-08-25 liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS5528649A JPS5528649A (en) 1980-02-29
JPS6258195B2 true JPS6258195B2 (en) 1987-12-04

Family

ID=14318792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10211578A Granted JPS5528649A (en) 1978-08-22 1978-08-22 Display system for liquid crystal picture

Country Status (1)

Country Link
JP (1) JPS5528649A (en)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162690U (en) * 1981-04-07 1982-10-13
JPS58172694A (en) * 1982-04-01 1983-10-11 セイコーエプソン株式会社 Driving of active matrix panel
JPS59113420A (en) * 1982-12-21 1984-06-30 Citizen Watch Co Ltd Driving method of matrix display device
JPS59204887A (en) * 1983-05-10 1984-11-20 セイコーエプソン株式会社 Driving of display panel
JPS59220793A (en) * 1983-05-31 1984-12-12 ソニー株式会社 Driving of display
JPS6045294A (en) * 1983-08-23 1985-03-11 セイコーエプソン株式会社 Driver for liquid crystal panel
JPS6083477A (en) * 1983-10-13 1985-05-11 Sharp Corp Driving circuit of liquid crystal display device
JPS6159492A (en) * 1984-08-31 1986-03-26 日本電信電話株式会社 Active matrix type liquid crystal display unit
JPS6249399A (en) * 1985-08-29 1987-03-04 キヤノン株式会社 display device
JPS6271932A (en) * 1985-09-25 1987-04-02 Toshiba Corp Driving method for liquid crystal display device
JPH0652938B2 (en) * 1986-01-28 1994-07-06 株式会社精工舎 Liquid crystal display
JPS62218943A (en) * 1986-03-19 1987-09-26 Sharp Corp Liquid crystal display device
JPS63161430A (en) * 1986-12-24 1988-07-05 Matsushita Electric Ind Co Ltd Display device driving method
JPS63184487A (en) * 1987-12-18 1988-07-29 Seiko Epson Corp tv camera
JPS63169770U (en) * 1988-03-28 1988-11-04
JPH0681287B2 (en) * 1988-07-15 1994-10-12 シャープ株式会社 Liquid crystal projection device
JPH01138590A (en) * 1988-08-25 1989-05-31 Seiko Epson Corp liquid crystal display device
US7212181B1 (en) 1989-03-20 2007-05-01 Hitachi, Ltd. Multi-tone display device
JPH03241977A (en) * 1990-08-10 1991-10-29 Seiko Epson Corp TV camera with LCD display
JPH06222736A (en) * 1992-10-12 1994-08-12 Stanley Electric Co Ltd LCD drive circuit
JPH05284443A (en) * 1993-02-22 1993-10-29 Seiko Epson Corp Display panel driving method
JPH07303227A (en) * 1994-12-05 1995-11-14 Canon Inc Drive
JP2754177B2 (en) * 1995-04-17 1998-05-20 セイコーエプソン株式会社 Driving method of liquid crystal panel
JPH08110767A (en) * 1995-10-23 1996-04-30 Seiko Epson Corp Liquid crystal display device
JPH09292864A (en) * 1996-12-27 1997-11-11 Asahi Glass Co Ltd Digital / analog converter
JP2806381B2 (en) * 1997-01-06 1998-09-30 セイコーエプソン株式会社 Driving method of liquid crystal panel
JP2907330B2 (en) * 1997-03-10 1999-06-21 旭硝子株式会社 Driving method of image display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5498525A (en) * 1978-01-20 1979-08-03 Matsushita Electric Ind Co Ltd Driving circuit for liquid crystal display unit

Also Published As

Publication number Publication date
JPS5528649A (en) 1980-02-29

Similar Documents

Publication Publication Date Title
JPS6258195B2 (en)
US4789223A (en) Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes
JP2997356B2 (en) Driving method of liquid crystal display device
US6175351B1 (en) Image display apparatus and a method for driving the same
US5095304A (en) Matrix display device
EP0090988B1 (en) Scanning liquid crystal display cells
US5883608A (en) Inverted signal generation circuit for display device, and display apparatus using the same
JPH07181927A (en) Image display device
JP3055620B2 (en) Liquid crystal display device and driving method thereof
KR100832049B1 (en) Display unit and display driver for display unit
JPS6118755B2 (en)
US5703608A (en) Signal processing circuit
JP3311224B2 (en) Display element inversion signal generation circuit and display device using the same
JPH0529916B2 (en)
JPH0228874B2 (en)
JPH0241039B2 (en)
JPH06180561A (en) Liquid crystal display device
JPH07122784B2 (en) Liquid crystal display
JP2590729B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
US6215465B1 (en) Apparatus and method of displaying image by liquid crystal display device
JP3243583B2 (en) Active matrix type liquid crystal display
US8710571B2 (en) Polarity switching member of dot inversion system
JPH06202076A (en) Active matrix type liquid crystal display device and its driving method
JPH08184824A (en) Liquid crystal display device
JPH06138439A (en) Liquid crystal display