Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0529916B2 - - Google Patents
[go: Go Back, main page]

JPH0529916B2 - - Google Patents

Info

Publication number
JPH0529916B2
JPH0529916B2 JP1294638A JP29463889A JPH0529916B2 JP H0529916 B2 JPH0529916 B2 JP H0529916B2 JP 1294638 A JP1294638 A JP 1294638A JP 29463889 A JP29463889 A JP 29463889A JP H0529916 B2 JPH0529916 B2 JP H0529916B2
Authority
JP
Japan
Prior art keywords
liquid crystal
circuit
display
image signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1294638A
Other languages
Japanese (ja)
Other versions
JPH02177679A (en
Inventor
Minoru Hosokawa
Katsuyuki Ikeda
Satoru Yazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29463889A priority Critical patent/JPH02177679A/en
Publication of JPH02177679A publication Critical patent/JPH02177679A/en
Publication of JPH0529916B2 publication Critical patent/JPH0529916B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マトリクス型の液晶表示パネルによ
るテレビ等の液晶表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a liquid crystal display device such as a television set using a matrix type liquid crystal display panel.

〔従来の技術〕[Conventional technology]

液晶の電気光学効果を利用して各種の表示装置
が考案、或は実用化されている。これらは、液晶
分子の配向特性、誘電異方性、光学異方性等の組
合せによるもので、一般的な通称としてDSM、
TN、GH、等の呼び名がある。
Various display devices have been devised or put into practical use using the electro-optic effect of liquid crystals. These are due to the combination of alignment characteristics of liquid crystal molecules, dielectric anisotropy, optical anisotropy, etc., and are commonly known as DSM,
There are names such as TN, GH, etc.

これら液晶の共通の特徴として、受光型の表示
効果を有すること、比較的高抵抗であること、表
示特性における閾値が各パラメータに対して緩慢
或は不安定であること等が揚げられる。
Common features of these liquid crystals include that they have a light-receiving display effect, that they have relatively high resistance, and that the threshold values of display characteristics are slow or unstable with respect to each parameter.

ここで受光型及び高抵抗である点は、液晶が他
の表示体に比較して優位とされ、表示体として実
用化される所以であるが、逆に、閾値特性が他の
表示素子より劣り、液晶の駆動条件を複雑、難問
化させている。
The fact that it is a light-receiving type and has high resistance is why liquid crystals are superior to other display elements and are put into practical use as display elements; however, on the other hand, their threshold characteristics are inferior to other display elements. This makes the driving conditions for liquid crystals complicated and difficult.

更に、直流駆動に対する寿命が短い点も、駆動
条件を難しくする要因となつている。
Furthermore, the short lifespan compared to DC drive is another factor that makes the drive conditions difficult.

第1図は、従来の実施例を示す表示パネル周辺
の回路図で、例えば文献SID77DIGEST P64〜65
等に実施例が見られる。
Figure 1 is a circuit diagram around the display panel showing a conventional example.
Examples can be found in .

図中、2−1はテレビ映像信号等の画像信号入
力、2−2は同期分離信号、2−3は同期分離信
号よりタイミングクロツク等の制御信号を発生す
る回路である。2−4,2−5はマトリクス表示
部の縦線或は横線を制御して各マトリクス画素に
表示信号を分配走査する回路である。2−4は2
−1から入力される直列画像信号を並列交換して
各画素に直列接続したトランジスタとドレイン側
に供給してやるドレイン駆動回路である。2−5
は、2−3出力クロツクにより各画素に直列接続
したトランジスタのゲートをライン毎に順次
ON、OFF制御して、画像信号を画素に読み込ま
せるゲート駆動回路である。各マトリクス部に配
置されたトランジスタの出力側ドレイン2−6
は、液晶表示体の各画素電極に結合されている。
In the figure, 2-1 is a circuit for inputting an image signal such as a television video signal, 2-2 is a sync separation signal, and 2-3 is a circuit for generating a control signal such as a timing clock from the sync separation signal. 2-4 and 2-5 are circuits that control the vertical lines or horizontal lines of the matrix display section and distribute and scan display signals to each matrix pixel. 2-4 is 2
This is a drain drive circuit that exchanges the serial image signals inputted from -1 in parallel and supplies them to the transistors connected in series to each pixel and the drain side. 2-5
The gates of the transistors connected in series to each pixel are sequentially connected line by line using the 2-3 output clock.
This is a gate drive circuit that controls ON/OFF to read image signals into pixels. Output side drains 2-6 of transistors arranged in each matrix section
are coupled to each pixel electrode of the liquid crystal display.

文献SID78DIGEST P96〜97に述べられている
如く、従来第1図の回路によるマトリクス表示に
あつては、液晶駆動は直流駆動になるものであつ
た。
As described in the document SID78DIGEST P96-97, in the conventional matrix display using the circuit shown in FIG. 1, the liquid crystal was driven by direct current.

第1図にあつては、液晶マトリクス表示体部の
液晶を挟む電極の内各画素電極に対向した電極
は、全表示面にわたつて共通電極から成り、電位
はGNDレベルにとられていてMOSトランジスタ
のサブストレート及び配置されたキヤパシター共
通側電極電位と一致する。この為、液晶材料には
直流寿命が長く保つ目的で、酸化還元剤をドープ
する等の処理が必要とされた。
In Figure 1, among the electrodes that sandwich the liquid crystal in the liquid crystal matrix display section, the electrodes facing each pixel electrode are common electrodes over the entire display surface, and the potential is set at the GND level. The common side electrode potential of the substrate of the transistor and the arranged capacitor coincides with each other. For this reason, liquid crystal materials required treatments such as doping with redox agents in order to maintain a long DC life.

ここで、第1図の回路における信号の波形と電
位の関係を第2図に示す。3−1は端子2−1に
供給される画像信号であり、3−2はブロツク2
−4において画像信号を各マトリクスのデータ線
毎にサンプリングする際の同期信号である。横軸
tは時間、縦軸Vは電圧を表わす。3−3は画像
信号の黒レベル、3−4は白レベルを表わし、液
晶の閾値電圧と飽和電圧にそれぞれ相当する。電
圧Oは第1図NGNDに相当し、基板及び共通電
極電位である。
Here, the relationship between the signal waveform and potential in the circuit of FIG. 1 is shown in FIG. 3-1 is an image signal supplied to terminal 2-1, and 3-2 is an image signal supplied to block 2.
-4 is a synchronization signal when sampling the image signal for each data line of each matrix. The horizontal axis t represents time, and the vertical axis V represents voltage. 3-3 represents the black level of the image signal, and 3-4 represents the white level, which correspond to the threshold voltage and saturation voltage of the liquid crystal, respectively. The voltage O corresponds to NGND in FIG. 1 and is the substrate and common electrode potential.

更に本発明に関連する別の従来回路例を第3図
に揚げる。具体的にはSID78DIGEST P94〜95等
に実施例が見られる。第3図中、4−1は第1図
2−1に対応し、画像信号入力である。4−2は
ローパスフイルター、4−3は増幅器、4−4は
A/D変換器、4−5はデータエンコーダ、4−
8は直列並列変換シフトレジスタである。画像信
号入力4−1はローパスフイルター、増幅器を経
て該当表示パネルの表示性能に対応した帯域の画
像信号に変換された後、A/D変換器によつてデ
イジタルコード変換される。4−8は被変換画像
デイジタル画像データをマトリクスの各データ線
に並列出力する。並列出力データは各データ線毎
に設けられたD/A変換器に入力されてアナログ
画像信号に復帰される。
Furthermore, another example of a conventional circuit related to the present invention is shown in FIG. Specifically, examples can be found in SID78DIGEST P94-95. In FIG. 3, 4-1 corresponds to 2-1 in FIG. 1 and is an image signal input. 4-2 is a low-pass filter, 4-3 is an amplifier, 4-4 is an A/D converter, 4-5 is a data encoder, 4-
8 is a serial/parallel conversion shift register. The image signal input 4-1 is converted into an image signal of a band corresponding to the display performance of the display panel through a low-pass filter and an amplifier, and then converted into a digital code by an A/D converter. 4-8 outputs the converted image digital image data to each data line of the matrix in parallel. The parallel output data is input to a D/A converter provided for each data line and restored to an analog image signal.

この際、D/A変換器出力信号の利得は、利得
制御回路4−9によつて制御され、液晶の(電圧
−コントラスト)相関特性と画像信号のコントラ
ストが一致する如く調整される。更にD/A出力
はバツフア増幅器4−12に入力される。4−1
2はオフセツトバイアスレベル調整回路4−10
により画像信号の基準レベルが液晶の閾値付近に
対応する如く調整して画像信号がデータ線に出力
する。4−6は同期分離回路、4−7はタイミン
グ信号発生回路、4−13はマトリクス表示部の
クロツク線を制御する回路で、2−5に対応す
る。4−16は表示マトリクス部であり、構成は
第1図中2−7に等しい故、図を省略してある。
At this time, the gain of the D/A converter output signal is controlled by the gain control circuit 4-9, and adjusted so that the (voltage-contrast) correlation characteristic of the liquid crystal matches the contrast of the image signal. Further, the D/A output is input to a buffer amplifier 4-12. 4-1
2 is an offset bias level adjustment circuit 4-10
The reference level of the image signal is adjusted so as to correspond to the vicinity of the threshold value of the liquid crystal, and the image signal is output to the data line. 4-6 is a synchronization separation circuit, 4-7 is a timing signal generation circuit, and 4-13 is a circuit for controlling the clock line of the matrix display section, which corresponds to 2-5. Reference numeral 4-16 is a display matrix section, and its configuration is the same as 2-7 in FIG. 1, so its illustration is omitted.

第3図に示す回路例にあつても第1図と同様
に、液晶駆動は直流で行なわれている。又、第3
図では、マトリクス表示部のデータ線に供給され
る画像信号に対し利得制御回路4−9とオフセツ
トバイアスレベル制御回路4−10とがあつて、
信号レベルを液晶表示体の特性に適合させる事を
可能にしている。
In the circuit example shown in FIG. 3, the liquid crystal is driven by direct current, as in FIG. 1. Also, the third
In the figure, a gain control circuit 4-9 and an offset bias level control circuit 4-10 are connected to the image signal supplied to the data line of the matrix display section.
This makes it possible to adapt the signal level to the characteristics of the liquid crystal display.

〔従来技術の問題点〕[Problems with conventional technology]

従来の液晶表示装置は、液晶を直流駆動してお
り、液晶の寿命が短くなつてしまうので、直流寿
命を長く保つ目的で液晶材料に酸化還元剤をドー
プする等の処理が必要であつた。
In conventional liquid crystal display devices, the liquid crystal is driven by direct current, which shortens the lifespan of the liquid crystal, so treatments such as doping the liquid crystal material with an oxidation-reducing agent are necessary to maintain the long lifespan of the liquid crystal.

〔発明の目的〕[Purpose of the invention]

本発明は、係る従来の欠点を改良して、液晶の
表示性能を十分に活かした画像表示装置を提供す
るものである。本発明によれば、文献Display
conf.1976 P51のいわゆるダイナミツク駆動方式
に比較してマトリクス走査線数を大幅に増して
も、液晶の表示コントラスト性能を少しも損なわ
ず、又、表示駆動に要する印加電圧も高くなるこ
とはない。更に、画面のちらつき(いわゆるフリ
ツカ)が発生することもない。
The present invention aims to improve the conventional drawbacks and provide an image display device that fully utilizes the display performance of liquid crystal. According to the invention, the document Display
conf.1976 P51, even if the number of matrix scanning lines is greatly increased compared to the so-called dynamic drive method of P51, the display contrast performance of the liquid crystal will not be impaired in the slightest, and the applied voltage required for display drive will not increase. Furthermore, screen flickering (so-called flicker) does not occur.

また、本発明は液晶を交流駆動するものである
から、液晶の寿命を長く保つ事が可能であり、酸
化還元剤等を添加物の混入する必要もなくなる。
Furthermore, since the present invention drives the liquid crystal with alternating current, it is possible to maintain the life of the liquid crystal for a long time, and there is no need to mix additives such as redox agents.

本発明は実施する回路にあつては、第3図に比
較し大幅に簡略化され、且つコントラスト、明る
さ等の調整についても極めて容易に行なえるもの
で実用性が高く、第2図の如きバラツキの要因を
持たない。
The circuit for carrying out the present invention is greatly simplified compared to the circuit shown in FIG. There are no factors that cause variation.

〔実施例〕 第4図は、本発明になる液晶画像表示装置を用
いてテレビジヨン受像機を構成した場合の全体図
を示すブロツク図である。
[Embodiment] FIG. 4 is a block diagram showing an overall view of a television receiver configured using the liquid crystal image display device according to the present invention.

図中、5−1はアンテナより入力される受信電
波より所定のチヤンネルの周波数を選択するチユ
ーナー部である。5−2は中間周波増幅器から映
像検波に至る回路、5−4は音声中間周波、検
波、出力等を回路、5−5は映像信号より水平、
垂直等の各同期信号を分離する回路である。5−
3は本発明に係る映像増幅回路ブロツクで、後段
のマトリクス表示部データ信号ラツチ回路5−8
に、液晶表示画像信号を出力する。5−9はデー
タ線駆動回路である。
In the figure, 5-1 is a tuner section that selects the frequency of a predetermined channel from received radio waves input from an antenna. 5-2 is a circuit from the intermediate frequency amplifier to video detection, 5-4 is a circuit for audio intermediate frequency, detection, output, etc., 5-5 is a circuit from the video signal to the horizontal,
This is a circuit that separates each vertical synchronization signal. 5-
3 is a video amplification circuit block according to the present invention, which is a matrix display section data signal latch circuit 5-8 in the subsequent stage.
, outputs a liquid crystal display image signal. 5-9 is a data line driving circuit.

映像増幅回路ブロツク5−3、マトリクス表示
部データ信号ラツチ回路5−8およびデータ線駆
動回路5−9の具体的な回路構成及び相互の関係
は、後に第10図に詳しく示す。また、映像増幅
回路ブロツク5−3については別の実施例を第1
1図に示す。
The specific circuit configuration and mutual relationship of the video amplification circuit block 5-3, the matrix display section data signal latch circuit 5-8, and the data line drive circuit 5-9 will be shown in detail later in FIG. 10. Also, regarding the video amplification circuit block 5-3, another embodiment is shown in the first example.
Shown in Figure 1.

5−6,5−7は、同期信号分離回路5−5の
出力を受けてそれぞれ5−8にデータラツチ信号
を、5−10にマトリクス表示部クロツク線(横
線)駆動用のタイミング信号を供給する。5−1
は電源で、共通電極5−13(−点鎖線)に対し
ては後述の共通電極電圧を供給する。5−12は
マトリクス型の液晶表示パネルを表わし、その詳
細は第5図の如くなる。
5-6 and 5-7 receive the output of the synchronization signal separation circuit 5-5 and supply a data latch signal to 5-8 and a timing signal for driving the matrix display clock line (horizontal line) to 5-10, respectively. . 5-1
is a power supply, which supplies a common electrode voltage, which will be described later, to the common electrode 5-13 (-dotted chain line). 5-12 represents a matrix type liquid crystal display panel, the details of which are shown in FIG.

6−1はゲート駆動回路、6−2はドレイン駆
動回路で、マトリクス表示部の各画素6−3毎に
画素電極に画像信号を選択的に供給するトランジ
スタが供給されている。各トランジスタの出力が
結合する画素の電極はすべて、液晶の挟む1対の
平板の内の片方の平板にあり、各電極は、当該電
極が配置されている平板上では一応電気的に分離
独立している。液晶を挟む平板のうち、上記平板
に対向する平板上には、表示部全体にわたつて単
一の共通電極が設けられている。ここで各トラン
ジスタの基板電位と各画素毎に設けられているキ
ヤパシタの片側電極電位は共通してGND電位に
一致しているが、液晶表示部共通電極電位6−4
はGND電位でない。
6-1 is a gate drive circuit, and 6-2 is a drain drive circuit, each of which is provided with a transistor for selectively supplying an image signal to a pixel electrode for each pixel 6-3 of the matrix display section. All of the pixel electrodes to which the outputs of each transistor are connected are located on one of a pair of flat plates sandwiched between liquid crystals, and each electrode is electrically separated and independent on the flat plate on which the electrode is placed. ing. Among the flat plates sandwiching the liquid crystal, a single common electrode is provided on the flat plate facing the above flat plate over the entire display section. Here, the substrate potential of each transistor and the one-side electrode potential of the capacitor provided for each pixel commonly match the GND potential, but the liquid crystal display section common electrode potential 6-4
is not at GND potential.

第5図の如く、トランジスタ及びキヤパシタを
各画素毎に構成した一例について、その部分図を
第6図、第7図に示す。
FIG. 6 and FIG. 7 show partial views of an example in which transistors and capacitors are configured for each pixel as shown in FIG. 5.

第6図は、液晶を挟む1対の平板の内画素毎に
分離されマトリクス配列した電極がある側の平板
の断面図である。図中、7−1はシリコン基板で
ある。7−2は、7−1とは反対導電型の拡散層
であり、7−3は7−1と同じ導電型の拡散層で
あり、ストツパー及びキヤパシタの電極として動
く。又、7−4はゲート酸化膜であり、その膜厚
は400〜200Å程度である。
FIG. 6 is a sectional view of a pair of flat plates sandwiching a liquid crystal, the side having electrodes separated for each pixel and arranged in a matrix. In the figure, 7-1 is a silicon substrate. 7-2 is a diffusion layer of a conductivity type opposite to that of 7-1, and 7-3 is a diffusion layer of the same conductivity type as 7-1, which functions as a stopper and a capacitor electrode. Further, 7-4 is a gate oxide film, and its film thickness is about 400 to 200 Å.

7−5はポリシリコンであり、7−5aは
MOSトランジスタのゲート電極、7−5bはキ
ヤパシタの電極である。7−6はフイールド酸化
膜、7−7は絶縁膜、7−8はアルミニウム電極
である。
7-5 is polysilicon, 7-5a is
The gate electrode of the MOS transistor, 7-5b, is the electrode of the capacitor. 7-6 is a field oxide film, 7-7 is an insulating film, and 7-8 is an aluminum electrode.

第6図にあつては、各画素をスイツチングする
トランジスタは、シリコンゲートMOSトランジ
スタにて構成されており、又、液晶の各画素と並
列に配置したキヤパシタの電極は、シリコン基板
自体とポリシリコン7−5bとなる。この場合、
シリコン基板はGND電位に保持され、第6図に
示す如く、キヤパシタの片側電極とトランジスタ
の基板電位は一致してGNDレベルとなる。
In FIG. 6, the transistor that switches each pixel is composed of a silicon gate MOS transistor, and the electrode of the capacitor arranged in parallel with each pixel of the liquid crystal is connected to the silicon substrate itself and the polysilicon 7. -5b. in this case,
The silicon substrate is held at the GND potential, and as shown in FIG. 6, the one side electrode of the capacitor and the substrate potential of the transistor match and become the GND level.

第7図は、マトリクス状に配置された駆動回路
の平面図を示すもので、図中のA−A′断面図が
第6図に相当する。図中、8−2から8−8まで
それぞれ7−2から7−8に対応する。又、第7
図には、第6図中のドレイン電極7−8bは図が
複雑にならない様省略してある。
FIG. 7 shows a plan view of the drive circuits arranged in a matrix, and the sectional view taken along line A-A' in the figure corresponds to FIG. In the figure, 8-2 to 8-8 correspond to 7-2 to 7-8, respectively. Also, the seventh
In the figure, the drain electrodes 7-8b in FIG. 6 are omitted so as not to complicate the figure.

第7図において画素は、二点鎖線で示す領域で
ある。従つて液晶に電圧を印加するいわゆる画素
電極は、トランジスタ或いは縦横に走る信号線8
−5a、8−8a等と絶縁された形で、第7図の
パターンの上側にほぼ二点鎖線の如く配置される
ことになる。
In FIG. 7, the pixels are areas indicated by two-dot chain lines. Therefore, the so-called pixel electrode that applies voltage to the liquid crystal is a transistor or a signal line 8 running vertically and horizontally.
-5a, 8-8a, etc., and are arranged above the pattern in FIG. 7 as shown by the two-dot chain line.

先述した通り7−1はモノリシツクなシリコン
結晶基板であるが、第5図の回路を構成する方法
は、他にも色々あり、例えば、薄膜技術もその一
つとして挙げられる。
As mentioned earlier, 7-1 is a monolithic silicon crystal substrate, but there are various other methods of constructing the circuit shown in FIG. 5, including thin film technology.

第5図において各トランジスタはMOSFETで
構成されているが、他のスイツチング素子であつ
ても構わない。
In FIG. 5, each transistor is composed of a MOSFET, but other switching elements may be used.

次に、本発明になる信号の波形の例を第8図に
示す。図中、9−1及び9−2は、共に画像信号
である。9−6に示す一点鎖線は、液晶マトリク
ス表示体部共通電極側電位を示し、液晶の各マト
リクス画像電極に印加される画像信号の電圧極性
は、或る周期で反転を繰り返す。
Next, FIG. 8 shows an example of a signal waveform according to the present invention. In the figure, both 9-1 and 9-2 are image signals. The dashed line 9-6 indicates the potential on the common electrode side of the liquid crystal matrix display body, and the voltage polarity of the image signal applied to each matrix image electrode of the liquid crystal is repeatedly inverted at a certain period.

例えば、テレビ放送用画像信号であつては、一
画面の映像信号を1フレームとし、更に1フレー
ムを二つのフイールドに分離して、各1フイール
ド毎に画面の飛び越し走査を行なつている。
For example, in the case of image signals for television broadcasting, one screen of video signal is taken as one frame, one frame is further divided into two fields, and interlaced scanning of the screen is performed for each field.

ここで第8図において、例えば9−1は、第1
及び第2フイールドを含めた1フレームの画像信
号の内の1水平走査線に相当するものとする。そ
して9−2は、前記1フレーム分の信号に続く次
の1フレーム分の画像信号の内の同じ表示部分に
対応する画像信号である。9−3は画像サンプリ
ング同期信号であり、9−4に示す期間がマトリ
クス表示パネルを横方向に表示画像1本分を表示
する期間に相当する。9−5はテレビ画像信号の
水平帰線期間に相当する。
Here, in FIG. 8, for example, 9-1 is the first
This corresponds to one horizontal scanning line of one frame of image signals including the second field and the second field. And 9-2 is an image signal corresponding to the same display portion of the image signal for the next one frame following the signal for one frame. Reference numeral 9-3 is an image sampling synchronization signal, and the period shown at 9-4 corresponds to the period during which one display image is displayed horizontally on the matrix display panel. 9-5 corresponds to the horizontal retrace period of the television image signal.

第8図縦軸において、O電位、即ち9−11
を、例えば表示体基板7−1の電位とし、9−1
0を9−11に対応する表示体部回路電圧とす
る。
On the vertical axis of FIG. 8, the O potential, that is, 9-11
For example, let 9-1 be the potential of the display substrate 7-1,
Let 0 be the display body circuit voltage corresponding to 9-11.

この場合、第5図の各画素毎に配置されるスイ
ツチ用トランジスタは、例えばPチヤンネル型の
エンハンスメントMOSFETで構成できる。9−
10を基板7−1の電位にとる場合は、前記スイ
ツチ用トランジスタをN型のMOSで構成すれば
よい。
In this case, the switching transistor arranged for each pixel in FIG. 5 can be configured, for example, by a P-channel enhancement MOSFET. 9-
10 is set to the potential of the substrate 7-1, the switch transistor may be constructed of an N-type MOS.

画像信号9−1の振幅は、波線9−7から波線
9−8の間にある。9−7は画像信号の黒、9−
8の白に対応する。信号の直線性については、液
晶の印加電圧と表示コントラストの相関特性によ
つて補正された増幅器を介在させる事により、原
画像信号の直線性が液晶によつて歪められない様
にすればよい。
The amplitude of the image signal 9-1 is between the dotted line 9-7 and the dotted line 9-8. 9-7 is the black of the image signal, 9-
Corresponds to 8 white. Regarding the linearity of the signal, it is sufficient to prevent the linearity of the original image signal from being distorted by the liquid crystal by interposing an amplifier that is corrected according to the correlation characteristic between the applied voltage of the liquid crystal and the display contrast.

画像信号9−1と9−2を交互に各液晶表示画
像電極に印加する目的は、液晶を交流駆動する事
によつて表示体寿命を長くする事にある。交流信
号に交換して液晶を駆動する際、液晶の交番電圧
駆動に伴う表示画像のちらつきが生ずる。これは
印加電圧極性の反転に応じて液晶分子の電気的双
極子の向く方向も変化するからである。
The purpose of alternately applying the image signals 9-1 and 9-2 to each liquid crystal display image electrode is to extend the life of the display by AC driving the liquid crystal. When driving the liquid crystal using an alternating current signal, flickering of the displayed image occurs due to the alternating voltage driving of the liquid crystal. This is because the direction in which the electric dipoles of the liquid crystal molecules are oriented also changes in accordance with the reversal of the applied voltage polarity.

このちらつきを減ずる、あるいは実効的に無視
できるようにするために、本願発明では以下よう
にした。
In order to reduce this flickering or to make it effectively negligible, the present invention takes the following steps.

すなわち、1フレームの期間内に表示画面に印
加される交流信号の反転周期を、画素単位もしく
は走査線単位で切り換えて印加し、実効的な交流
反転周期を早くした。表示画素に印加される画像
信号の正極性と負極性が画素単位もしくは走査線
単位で切り替わるようにし、各画素の交流周期を
1フレーム単位とすれば、増幅器の直線性、ある
いは各画素単位に設けられたトランジスタのスイ
ツチング特性の直線性が、動作電圧幅(9−11
から9−10の範囲)において十分に得られない
場合でも、表示効果の点からみた非直線性が実効
的に無視できる。
That is, the inversion period of the AC signal applied to the display screen within one frame period is switched and applied pixel by pixel or by scanning line, thereby increasing the effective AC inversion period. If the positive polarity and negative polarity of the image signal applied to the display pixels are switched for each pixel or each scanning line, and the AC cycle of each pixel is set for one frame, the linearity of the amplifier or the The linearity of the switching characteristics of the transistor is determined by the operating voltage width (9-11
to 9-10), the nonlinearity from the viewpoint of display effect can be effectively ignored.

第9図は本願発明の液晶表示装置の駆動波形の
実施例を具体的に示したものであり、走査線単位
で画像信号の位相を反転させた実施例を説明する
図である。
FIG. 9 specifically shows an example of driving waveforms for a liquid crystal display device according to the present invention, and is a diagram illustrating an example in which the phase of an image signal is inverted for each scanning line.

第9図において、実線で示される画像信号Vds
1と点線で示される画像信号Vds2は、1垂直走
査期間毎に位相が反転する画像信号であり、画像
信号Vds1は1フレームを構成する第1のフイー
ルドにおいてデータ信号線に印加される画像信号
を示すものであり、画像信号Vds2は1フレーム
を構成する第2のフイールドにおいてデータ信号
線に印加される画像信号を示すものである。
In FIG. 9, the image signal Vds indicated by the solid line
The image signal Vds2 indicated by 1 and a dotted line is an image signal whose phase is inverted every vertical scanning period, and the image signal Vds1 is an image signal applied to the data signal line in the first field constituting one frame. The image signal Vds2 indicates the image signal applied to the data signal line in the second field constituting one frame.

このように本願発明においては、1行分の画像
信号の位相がn行目とn+1行目とで走査線単位
で互いに位相が反転され、かつ、1垂直走査期間
毎に位相が反転されて画像信号をデータ信号線に
印加することによつて、液晶にかかる実効電圧の
反転周期を高くしている。
In this way, in the present invention, the phase of the image signal for one row is mutually inverted for each scanning line between the n-th line and the n+1-th line, and the phase is inverted for each vertical scanning period, so that the image signal is By applying a signal to the data signal line, the inversion period of the effective voltage applied to the liquid crystal is increased.

第10図は、液晶に交流駆動信号を供給する際
に、画素単位もしくは走査線単位で極性を切り換
える回路の具体例である。10−2,10−3お
よび10−4は画像信号増幅器であり、第4図の
映像増幅回路ブロツク5−3に相当する。また、
10−5は第4図のマトリクス表示部データ信号
ラツチ回路5−8に対応する。また、10−7お
よび10−8は第4図のデータ線駆動回路5−9
に相当する。また、10−6は切り換えスイツチ
回路であり、10−6出力が第5図6−8の画像
信号入力となる。
FIG. 10 shows a specific example of a circuit that switches polarity on a pixel-by-pixel or scanning-line basis when supplying an AC drive signal to a liquid crystal. 10-2, 10-3 and 10-4 are image signal amplifiers, which correspond to the image amplification circuit block 5-3 in FIG. Also,
10-5 corresponds to the matrix display section data signal latch circuit 5-8 in FIG. 10-7 and 10-8 are the data line drive circuits 5-9 in FIG.
corresponds to Further, 10-6 is a changeover switch circuit, and the output of 10-6 becomes the image signal input shown in FIG. 5, 6-8.

以下、動作を説明する。10−1は原画像信号
入力、10−2は序段増幅器で、10−9に増幅
率調整端子がある。10−3,10−4は差動増
幅器である。10−3の正極性入力端子と10−
4の負極性入力端子に、同一の信号即ち、10−
2出力を結合する。10−3負極性入力端子と1
0−4正極性入力端子とは結合させて、10−1
0に端子がででいる。10−3及び10−4は、
増幅器としてほぼ同一の特性が得られる様に、予
め設定されている。
The operation will be explained below. 10-1 is an original image signal input, 10-2 is an initial stage amplifier, and 10-9 is an amplification factor adjustment terminal. 10-3 and 10-4 are differential amplifiers. 10-3 positive polarity input terminal and 10-
The same signal, that is, 10-
Combine the two outputs. 10-3 negative polarity input terminal and 1
0-4 positive polarity input terminal is connected, 10-1
There is a terminal at 0. 10-3 and 10-4 are
It is set in advance so that almost the same characteristics can be obtained as an amplifier.

10−10端子は、液晶による表示画像の明度
を調整する為の端子で、可変直流電圧が印加され
ている。例えば10−3,10−4の各出力信号
は、第8図9−1及び9−2にそれぞれ対応す
る。この時、10−9は9−8と9−7との差
分、即ち振幅、換言すれば表面画像のコントラス
トを調整する。10−10は9−7と9−6との
差分を調整する。10−3(10−4)の利得は
適宜設定すればよい。
The 10-10 terminal is a terminal for adjusting the brightness of an image displayed by the liquid crystal, and a variable DC voltage is applied thereto. For example, the output signals 10-3 and 10-4 correspond to FIG. 8, 9-1 and 9-2, respectively. At this time, 10-9 adjusts the difference between 9-8 and 9-7, that is, the amplitude, in other words, the contrast of the surface image. 10-10 adjusts the difference between 9-7 and 9-6. The gain of 10-3 (10-4) may be set appropriately.

10−6はスイツチ回路であり、10−1に入
力された画像信号は10−3の差動増幅器で増幅
して得られた正極性の画像信号と、10−1に入
力された画像信号を10−4の差動増幅器で増幅
反転して得られた負極性の画像信号とを、水平走
査期間または任意の画素が選択される期間毎に切
り換える回路である。
10-6 is a switch circuit, and the image signal inputted to 10-1 is amplified by the differential amplifier 10-3, and the positive polarity image signal obtained, and the image signal inputted to 10-1 are combined. This circuit switches between a negative polarity image signal obtained by amplifying and inverting a 10-4 differential amplifier every horizontal scanning period or every period in which an arbitrary pixel is selected.

このスイツチ回路で画像信号を水平走査期間毎
もしくは画素選択期間毎に切り換えることによ
り、水平走査期間毎もしくは画素選択期間毎に極
性の異なる画像信号が発生することとなる。
By switching the image signal with this switch circuit every horizontal scanning period or every pixel selection period, image signals with different polarities are generated every horizontal scanning period or every pixel selection period.

スイツチ素子としては、バイボーラ或はMOS
等のトランジスタその他各種の方式が考えられる
が、第5図の如く表示基板に半導体を用い該半導
体基板内部にブロツク6−2を収める場合には、
10−6も同様の構造で作る事が望ましく、いわ
ゆるトランスミツシヨンゲート等の構成が挙げら
れる。
As a switch element, bibolar or MOS
Various methods such as transistors such as
It is desirable that 10-6 be made with a similar structure, and examples include a structure such as a so-called transmission gate.

後段の回路10−7も同様である。10−5は
各スイツチ素子10−7を制御する信号を順次、
例えば左から右に発生する回路で、シフトレジス
タで構成される。10−8はスイツチによりサン
プリングされた画像サンプリング信号を記憶保持
し、各画素電極に分配する為の回路である。10
−8以降は、駆動部を含めた液晶マトリクス表示
体部、即ち第4図に相当する。
The same applies to the subsequent circuit 10-7. 10-5 sequentially transmits signals for controlling each switch element 10-7.
For example, it is a circuit that occurs from left to right and is made up of shift registers. 10-8 is a circuit for storing and holding the image sampling signal sampled by the switch and distributing it to each pixel electrode. 10
8 corresponds to the liquid crystal matrix display unit including the drive unit, that is, FIG. 4.

第11図はさらに別の実施例であり、第11図
は第10図中の10−2,10−3,10−4の
増幅器の構成を変えたものである。第10図の実
施例においては、一の極性を有する画像信号を2
つの差動増幅器を通過させるとにより、液晶表示
装置に印加されるべき極性の異なる2つの信号を
得ているのに対し、第11図は実施例では振幅が
ほぼ一致し、極性が相反する画像信号11−1と
11−2を予め用意し、これを増幅して相互に切
り替えることにより液晶表示装置に印加されるべ
き信号を得ている点で異なる。
FIG. 11 shows yet another embodiment, in which the configurations of the amplifiers 10-2, 10-3, and 10-4 in FIG. 10 are changed. In the embodiment of FIG. 10, the image signal having one polarity is
By passing two signals through two differential amplifiers, two signals with different polarities to be applied to the liquid crystal display device are obtained. In contrast, in the example shown in FIG. The difference is that the signals 11-1 and 11-2 are prepared in advance, amplified, and mutually switched to obtain the signal to be applied to the liquid crystal display device.

図中、上側の増幅回路(トランジスタ11−
3,11−5)と下側の増幅回路(トランジスタ
11−13,11−14)とは、回路の構成及び
増幅特性が一致する如く設計されている。
In the figure, the upper amplifier circuit (transistor 11-
3, 11-5) and the lower amplifier circuit (transistors 11-13, 11-14) are designed so that their circuit configurations and amplification characteristics match.

11−4,11−8は増幅系の利得制御使用可
能抵抗であつて、液晶表示画像のコントラスト調
整をする。11−4,11−8は波線に示す11
−10によつて連動し、外部から手動で調整でき
る。11−7,11−9は出力電位レベルを制御
する、即ち液晶画像表示の明度を変える可能抵抗
であり、波線11−11によつて連動し、外部か
ら手動で調整できる。但し、11−7と11−9
とは電位レベルが反対方向に動作し、各々の出力
は第8図9−1と9−2の如くレベル9−6を中
心に対称性が維持される。
11-4 and 11-8 are resistors that can be used to control the gain of the amplification system, and adjust the contrast of the liquid crystal display image. 11-4, 11-8 are 11 shown by the wavy line
-10, and can be manually adjusted from the outside. 11-7 and 11-9 are resistors that control the output potential level, that is, change the brightness of the liquid crystal image display, and are linked by the dotted line 11-11, and can be manually adjusted from the outside. However, 11-7 and 11-9
The potential levels operate in the opposite direction, and the symmetry of each output is maintained around level 9-6 as shown in FIG. 8, 9-1 and 9-2.

11−12は第10図10−6に相当する画像
信号極性切換スイツチ回路であり、極性の相反す
る画像信号である11−1および11−2からな
る画像信号を増幅して得られた正の画像信号と負
の画像信号とを、画像信号が1画像に印加される
1画素期間毎もしくは画像信号の1走査期間毎に
切り換える回路である。
11-12 is an image signal polarity changeover switch circuit corresponding to 10-6 in FIG. This circuit switches between an image signal and a negative image signal every pixel period when the image signal is applied to one image or every one scanning period of the image signal.

このスイツチ回路で画像信号を1画素期間毎も
しく1走査期間毎に切り換えることにより、液晶
表示装置の各画素電極には、1画素期間毎もしく
は1走査期間毎に極性の異なる画像信号が印加さ
れることとなる。
By switching the image signal with this switch circuit every pixel period or every scanning period, image signals with different polarities are applied to each pixel electrode of the liquid crystal display device every pixel period or every scanning period. The Rukoto.

本発明は、実施例として挙げた回路以外の構成
によつても実現可能である。更に、コントラス
ト、明度の調整は、上記の如く手動で制御する事
も、又、液晶の表示度合を基準パターン表示信号
レベルに対応させて自動的に光検出し、利得或は
バイアスレベルを自動制御する事も当然可能とな
る。
The present invention can also be realized by a configuration other than the circuit described in the embodiment. Furthermore, the contrast and brightness can be adjusted manually as described above, or the gain or bias level can be automatically controlled by automatically detecting light by matching the display degree of the liquid crystal to the reference pattern display signal level. Of course it is also possible to do so.

本発明の実施例の説明では、第6図の如くシリ
コン基板を液晶を挟む一方の平板に利用し、且
つ、シリコン基板内にトランジスタを構成してあ
るから、他に例えば、多結晶材料による薄膜技術
等によつて、ガラス基板上に各素子を構成する、
或はその他の方法によつて実現可能である。
In the description of the embodiments of the present invention, as shown in FIG. 6, a silicon substrate is used as one of the flat plates sandwiching the liquid crystal, and a transistor is formed within the silicon substrate. Configuring each element on a glass substrate using technology, etc.
Alternatively, it can be realized by other methods.

第5図において、各画素をスイツチングする為
に設けたトランジスタは1個のMOS型トランジ
スタであるが、素子の直線性、或は応答速度、動
作電圧等を改良する為に、P型及びN型の2種類
とMOSFETを相補型に結合してスイツチングを
行なう事もできる。勿論、MOSFET以外の素子
で構成する事も可能である。
In Figure 5, the transistor provided for switching each pixel is a single MOS transistor, but in order to improve the linearity, response speed, operating voltage, etc. of the element, P-type and N-type transistors are used. Switching can also be performed by combining two types of MOSFETs in a complementary manner. Of course, it is also possible to configure it with elements other than MOSFET.

第5図において、液晶各画素と並列にキヤパシ
ターを配置してあるが、この場合、、先に述べた
如くキヤパシターの両電極は液晶画素電極を完全
に並列に結合されるものではなく、共通電極側電
位をそれぞれ別々に設定してある。これは、第5
図の構造をとる事によつてキヤパシターの共通側
電極を基板で代用できるからである。
In Fig. 5, a capacitor is arranged in parallel with each liquid crystal pixel, but in this case, as mentioned earlier, both electrodes of the capacitor are not connected completely in parallel with the liquid crystal pixel electrode, but a common electrode is connected to the liquid crystal pixel electrode. The side potentials are set separately. This is the fifth
This is because by adopting the structure shown in the figure, the common side electrode of the capacitor can be replaced by the substrate.

この際、液晶画素に印加される画像信号に応じ
てキヤパシターに加わるバイアス電位の極性並び
に大きさは、液晶画素電極のバイアス電位と異な
るが、表示に係る実効的な電気特性としては、第
1図に示した場合と同じ効果を有するものであ
る。
At this time, the polarity and magnitude of the bias potential applied to the capacitor in accordance with the image signal applied to the liquid crystal pixel are different from the bias potential of the liquid crystal pixel electrode, but the effective electrical characteristics related to display are shown in Figure 1. This has the same effect as the case shown in .

本発明に係る表示装置に使用する液晶について
はTN型液晶を説明しただけであるが、最初に述
べたDSM、GH、その他の液晶についても基本
的に動作性能が変わるものではない。
Regarding the liquid crystal used in the display device according to the present invention, only the TN type liquid crystal has been described, but the operating performance is basically the same for the DSM, GH, and other liquid crystals mentioned at the beginning.

[発明の効果] 以上のような構成とすることによつて、以下の
ような効果が得られる。
[Effects of the Invention] With the above configuration, the following effects can be obtained.

すなわち、 (a) 従来の液晶表示装置は、液晶の寿命を長くす
るために画像信号を交流信号に変換して、交番
電圧駆動していたが、1フレームまたは1フイ
ールド単位で印加電圧の極性を反転しているの
で、一定周期で液晶表示装置の一画面分の極性
が一度にかわることになり、表示画面のちらつ
きが非常に目立つていたが、本願のように液晶
に印加される交流信号の反転周期を、画素単位
もしくは走査線単位で切り変えて印加し、実効
的な交流反転周期を短かくすれば、部分的に液
晶に印加される信号の極性がかわつていくの
で、画面のちらつきがほとんどなくなる。
In other words, (a) Conventional liquid crystal display devices convert the image signal into an alternating current signal and drive it with an alternating voltage in order to extend the life of the liquid crystal. Since the polarity is reversed, the polarity of one screen of the liquid crystal display changes at once at a certain period, and the flickering of the display screen was very noticeable. If you shorten the effective AC inversion period by changing the inversion period on a pixel-by-pixel or scanning-line basis, the polarity of the signal applied to the liquid crystal will partially change, which will prevent flickering on the screen. It almost disappears.

(b) 表示画素に印加される画像信号の正極性と負
極性が画素単位もしくは走査線単位で切り替わ
るようにし、各画素の交流周期を1フレーム単
位とすれば、増幅器の直線性、あるいは各画素
単位に設けられたトランジスタのスイツチング
特性の直線性が、動作電圧幅(9−11から9
−10の範囲)において十分に得られない場合
でも、表示効果の点からみた非直線性が実効的
に無視できるようになる。
(b) If the positive and negative polarities of the image signals applied to the display pixels are switched pixel by pixel or by scanning line, and the AC cycle of each pixel is set by one frame, the linearity of the amplifier or each pixel The linearity of the switching characteristics of the transistor provided in the unit is determined by the operating voltage width (from 9-11 to 9
-10 range), the nonlinearity can be effectively ignored from the viewpoint of display effects.

(c) 液晶に印加されるデータ信号の位相を反転さ
せて駆動しているので、液晶の寿命が長くな
る。
(c) Since the phase of the data signal applied to the liquid crystal is inverted and driven, the life of the liquid crystal is extended.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の表示回路図。第2図は、従来
の信号図。第3図は、別の従来の表示回路図。第
4図は、本発明の一実施例を示すブロツク図。第
5図は、本発明になる表示回路図の例。第6図
は、表示装置の部分断面図の例。第7図は、第6
図の平面図。第8図は、本発明の実施例における
信号波形図。第9図は、本発明の実施例を説明す
るための信号波形図。第10図及び第11図は、
本発明の実施例の回路図。 5−12……マトリクス表示部、7−1……シ
リコン基板、8−8a……マトリクス表示駆動用
データ線、8−5a……マトリクス表示駆動用ク
ロツク線、8−5b……キヤパシター電極、3−
1,9−1,9−2……画像信号、10−2……
画像信号増幅器、10−3,10−4……差動増
幅器。
FIG. 1 is a conventional display circuit diagram. FIG. 2 is a conventional signal diagram. FIG. 3 is another conventional display circuit diagram. FIG. 4 is a block diagram showing one embodiment of the present invention. FIG. 5 is an example of a display circuit diagram according to the present invention. FIG. 6 is an example of a partial cross-sectional view of a display device. Figure 7 shows the 6th
Top view of the figure. FIG. 8 is a signal waveform diagram in an embodiment of the present invention. FIG. 9 is a signal waveform diagram for explaining an embodiment of the present invention. Figures 10 and 11 are
FIG. 2 is a circuit diagram of an embodiment of the present invention. 5-12...Matrix display section, 7-1...Silicon substrate, 8-8a...Data line for driving matrix display, 8-5a...Clock line for driving matrix display, 8-5b...Capacitor electrode, 3 −
1,9-1,9-2...image signal, 10-2...
Image signal amplifier, 10-3, 10-4...differential amplifier.

Claims (1)

【特許請求の範囲】 1 一対の基板間に液晶が封入され、該基板上に
マトリクス状に配列されてなる画素電極、該画素
電極に接続されてなるスイツチング素子、該スイ
ツチング素子に走査信号を供給してなる走査線、
該スイツチング素子を介して該画素電極にデータ
信号を供給してなるデータ信号線を有してなる液
晶表示装置において、 該データ信号の位相を、画素単位または走査線
単位で反転させ、かつ1垂直走査期間毎に反転さ
せて該データ信号線に印加してなることを特徴と
する液晶表示装置。
[Claims] 1. A liquid crystal sealed between a pair of substrates, a pixel electrode arranged in a matrix on the substrate, a switching element connected to the pixel electrode, and a scanning signal supplied to the switching element. The scanning line formed by
In a liquid crystal display device having a data signal line that supplies a data signal to the pixel electrode via the switching element, the phase of the data signal is inverted in units of pixels or in units of scanning lines, and A liquid crystal display device characterized in that the voltage is inverted and applied to the data signal line every scanning period.
JP29463889A 1989-11-13 1989-11-13 liquid crystal display device Granted JPH02177679A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29463889A JPH02177679A (en) 1989-11-13 1989-11-13 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29463889A JPH02177679A (en) 1989-11-13 1989-11-13 liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP21119688A Division JPH01138590A (en) 1988-08-25 1988-08-25 liquid crystal display device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP3008521A Division JPH07120145B2 (en) 1991-01-28 1991-01-28 Liquid crystal display device and amplifier circuit for liquid crystal display device
JP6088380A Division JP2590729B2 (en) 1994-04-26 1994-04-26 Liquid crystal display device and amplifier circuit for liquid crystal display device
JP8838194A Division JPH07122784B2 (en) 1994-04-26 1994-04-26 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH02177679A JPH02177679A (en) 1990-07-10
JPH0529916B2 true JPH0529916B2 (en) 1993-05-06

Family

ID=17810357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29463889A Granted JPH02177679A (en) 1989-11-13 1989-11-13 liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH02177679A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JPH11305743A (en) * 1998-04-23 1999-11-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP4572095B2 (en) 2004-07-15 2010-10-27 Nec液晶テクノロジー株式会社 Liquid crystal display device, portable device, and driving method of liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124026A (en) * 1977-04-05 1978-10-30 Matsushita Electric Ind Co Ltd Display panel driving device
JPS5498525A (en) * 1978-01-20 1979-08-03 Matsushita Electric Ind Co Ltd Driving circuit for liquid crystal display unit
JPS6118755A (en) * 1984-07-06 1986-01-27 Hokko Chem Ind Co Ltd Arylsulfonyl fatty acid amide derivative, its preparation, and herbicide

Also Published As

Publication number Publication date
JPH02177679A (en) 1990-07-10

Similar Documents

Publication Publication Date Title
JPS6258195B2 (en)
JP2997356B2 (en) Driving method of liquid crystal display device
US5095304A (en) Matrix display device
US4789223A (en) Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes
CN101051820B (en) Amplifier and drive circuit using amplifier
US5657039A (en) Display device
JPH0522434B2 (en)
KR940000599B1 (en) Liquid crystal display device
KR100832049B1 (en) Display unit and display driver for display unit
JPH0529916B2 (en)
JPS6118755B2 (en)
JPH07122784B2 (en) Liquid crystal display
JP2590729B2 (en) Liquid crystal display device and amplifier circuit for liquid crystal display device
JPH0228874B2 (en)
KR100330650B1 (en) Signal processing device
KR100752070B1 (en) Liquid display device, projection type image display unit and active matrix display device
JPH06180561A (en) Liquid crystal display device
JPS6214152B2 (en)
JP3311224B2 (en) Display element inversion signal generation circuit and display device using the same
JPH0241039B2 (en)
JP3226090B2 (en) Liquid crystal display
US6215465B1 (en) Apparatus and method of displaying image by liquid crystal display device
JPH05289635A (en) Liquid crystal display device
JPS649638B2 (en)
JPH04280290A (en) Drive circuit for liquid crystal display device