JPS6119185B2 - - Google Patents
Info
- Publication number
- JPS6119185B2 JPS6119185B2 JP12738879A JP12738879A JPS6119185B2 JP S6119185 B2 JPS6119185 B2 JP S6119185B2 JP 12738879 A JP12738879 A JP 12738879A JP 12738879 A JP12738879 A JP 12738879A JP S6119185 B2 JPS6119185 B2 JP S6119185B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- balanced
- side sound
- terminal
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
この発明は、複数個の平衡回路網を有し、その
中で最も防側音特性の良好な平衡回路網を自動的
に選択する防側音回路（以下、自動切替形防側音
回路と称する）において、平衡回路網の選択精度
を向上させ得る回路に関するものである。 従来のこの種の防側音回路の一例を第１図に示
す。同図を参照する。１１と１２はそれぞれ、送
話信号が側音として受話回路へ伝送されるのを抑
圧するための防側音回路部であり、誘導コイルで
構成されることもあるし、そのほか能動素子を用
いても構成されるし、種々な形のものがある。防
側音回路部１１，１２はそれぞれ４個の端子を有
し、第１の端子は送話端子１に接続され、第２の
端子は線路端子２へ接続され、第３の端子は受話
出力端子３，４であり、第４の端子は掃引回路１
７，１８を介して平衡回路網群１５，１６へ接続
されている。そのほか受話出力端子３，４は、そ
れぞれ比較信号成形部２６，２７を介して比較回
路２１へ接続されている。比較信号成形部２６，
２７はそれぞれ増幅回路１３，１４と整流平滑回
路１９，２０を含む。なお２２はシユミツト回路
であり、２４，２５はそれぞれ通話路スイツチで
ある。また５は受話端子である。 次に動作を説明する。まず、回路に電源が投入
されると、シユミツト回路２２の出力の極性が正
または負に初期設定される。そしてシユミツト回
路２２の出力によつて例えば通話路スイツチ２４
が閉じ、通話路スイツチ２５が開くとともに、掃
引回路１７の掃引が停止し、掃引回路１８の掃引
が開始する。その結果、防側音回路部１１
（H1）には、平衡回路網群１５の中の一つの回路
網ＺN1が接続され、防側音回路部１２（H2）に
は、平衡回路網群１６の各回路網ＺN1，ＺN2，…
…ＺNiが順次接続される。次に送話端子１に送話
信号ｅTが入力すると、防側音回路部１１
（H1），１２（H2）の受話出力端子３，４に側音ｅ
S1，ｅS2が発生する。ここで側音ｅS1は平衡回路
網ＺN1と線路インピーダンスで決まり、またｅS2
は防側音回路部１２（H2）に接続された平衡回路
網と線路インピーダンスで決まる。そして、側音
ｅS1，ｅS2は増幅回路１３，１４及び整流平滑回
路１９，２０を経て比較回路２１に入り、各々の
平均レベルS1，S2の大小が比較され、その出
力はシユミツト回路２２に導かれる。側音ｅS1が
ｅS2より小さい場合（ｅS1＜ｅS2）シユミツト回
路２２の出力の極性は変わらず、通話路スイツチ
２４，２５、掃引回路１７，１８は初期状態と同
じ状態を維持する。そして防側音回路部１２
（H2）の平衡回路網が順次切替えられ、例えばＰ
番目の平衡回路網ＺNPが接続された時、側音ｅS2
がｅS1より小さく（ｅS1＞ｅS2）なると、シユミ
ツト回路２２の出力の極性は反転し、通話路スイ
ツチ２５を閉じ、通話路スイツチ２４を開く。よ
つて側音の小さい方の防側音回路部１２（H2）が
通話路に接続され、防側音回路部１１（H1）は通
話路から切断される。これと同時に掃引回路１８
は掃引を停止し、平衡回路網ＺNPを防側音回路部
１２（H2）に接続し続ける。一方掃引回路１７は
掃引を開始し平衡回路網群１５のＺN1，ＺN2，…
…ＺNiが防側音回路部１１（H1）に順次接続され
る。以後同様に側音の大小が自動的に比較され、
平衡回路網ＺN1〜ＺNiの中から最も側音の小さい
平衡回路網が選択される。 また線路端子２に受話信号ｅLが入力すると、
防側音回路部１１（H1），１２（H2）の受話出力
端子３，４に各々受話信号出力ｅR1，ｅR2が発生
する。しかし、接続された平衡回路網とは無関係
に、ｅR1＝ｅR2となるように防側音回路部１１
（H1），１２（H2）を設計し、かつ比較回路２１の
入力信号R1とR2が等しくなるように、増幅回
路１３，１４及び整流回路１９，２０で構成され
る２つの比較信号成形部２６，２７を設計すれ
ば、受話信号が入力しても、比較回路２１の出力
は変化しない。 ここで、防側音回路部１１（H2），１２（H2）
を第２図に示すように構成すれば、受話信号出力
ｅR1，ｅR2のレベルは平衡回路網のインピーダン
スＺN1，ＺN2と無関係に等しくすることができ
る。しかしながら、平衡回路網の選択精度を向上
させるために、側音レベルの大小の検出感度を高
くした場合、R1＝R2とするには、比較信号成
形部２６と２７の対称の度合（以後、平衡度と称
する）に、極めて高い精度が要求される。従つ
て、比較信号成形部２６と２７の平衡度が十分に
大きくないと、受話信号によつて比較回路２１の
出力が変化し、側音レベルの大小とは無関係に平
衡回路網の選択動作が行なわれる場合がある（以
後、受話信号による誤動作と称する）。このよう
な受話信号による誤動作を防止するためには、前
述のように比較信号成形部２６と２７の平衡度を
十分に大きくする、すなわち各々の入出力特性が
等しくなるよう設計する必要がある。しかしなが
ら、従来のこの種の防側音回路部は第１図の例の
ように構成されていたので、増幅回路１３，１４
の利得、整流平滑回路１９，２０の時定数等の平
衡度の調整に極めて高い精度が要求され、比較信
号成形部２６と２７を、各々の入出力特性が等し
くなるよう設計することは、非常に困難であると
いう欠点があつた。 この発明は、上述の如き従来技術の欠点を除去
するためになされたものであり、従つてこの発明
の目的は、二つの比較信号成形部につき、その各
各の入出力特性が等しくなるよう設計することの
容易な、従つて受話信号による誤動作を防止する
と共に、平衡回路網の選択精度の向上した自動切
替形防側音回路を提供することにある。 この発明の構成の要点は、比較信号成形部をデ
イジタル回路により構成した点にある。 次に図を参照してこの発明の実施例を説明す
る。第３図は、この発明の一実施例を示すブロツ
ク図である。同図において、１は送話端子、２は
線路端子、３，４は防側音回路の受話出力端子、
５は受話端子、１１，１２は防側音回路部、１
７，１８は平衡回路網を防側音回路部に順次接続
する掃引回路、１５，１６は平衡回路網群、２３
は側音レベルの大小を比較する比較制御部、２
４，２５は通話路スイツチ、２６，２７は比較信
号成形部、３１，３２はアナログ・デイジタル変
換器、３３，３４はデイジタル化された信号を複
数ワード間隔に区切るゲート回路、３５，３６は
加算回路、３７，３８は一時記憶回路、３９は比
較回路、４０は掃引回路１７，１８の掃引動作及
び通話路スイツチ２４，２５の切替動作を制御す
る制御回路、４１はクロツク発生回路である。以
下、動作について説明する。 まず回路に電源が投入されると、制御回路４０
が駆動され、通話路スイツチ２４を閉じ、通話路
スイツチ２５を開くとともに、掃引回路１７の掃
引を停止し、掃引回路１８の掃引を開始する。よ
つて、防側音回路部１１（H1）には、平衡回路網
群１５の中の一つの回路網ＺN1が接続され、防側
音回路部１２（H2）には、平衡回路網群１６の回
路網ＺN1，ＺN2，……ＺNiが順次接続される。次
に送話端子１に送話信号ｅTが入力すると防側音
回路部１１（H1），１２（H2）の受話出力端子
３，４に側音ｅS1，ｅS2が発生する。そしてｅS
1，ｅS2はアナログ・デイジタル変換器３１，３
２によりデイジタル信号ｅS1′，ｅS2′に変換さ
れ、ゲート回路３３，３４によつてＮワード間隔
に区切られる。次に、加算回路３５，３６により
Ｎワード（ｅS11′〜ｅS1N′，ｅS21′〜ｅS2N′）の
和
中で最も防側音特性の良好な平衡回路網を自動的
に選択する防側音回路（以下、自動切替形防側音
回路と称する）において、平衡回路網の選択精度
を向上させ得る回路に関するものである。 従来のこの種の防側音回路の一例を第１図に示
す。同図を参照する。１１と１２はそれぞれ、送
話信号が側音として受話回路へ伝送されるのを抑
圧するための防側音回路部であり、誘導コイルで
構成されることもあるし、そのほか能動素子を用
いても構成されるし、種々な形のものがある。防
側音回路部１１，１２はそれぞれ４個の端子を有
し、第１の端子は送話端子１に接続され、第２の
端子は線路端子２へ接続され、第３の端子は受話
出力端子３，４であり、第４の端子は掃引回路１
７，１８を介して平衡回路網群１５，１６へ接続
されている。そのほか受話出力端子３，４は、そ
れぞれ比較信号成形部２６，２７を介して比較回
路２１へ接続されている。比較信号成形部２６，
２７はそれぞれ増幅回路１３，１４と整流平滑回
路１９，２０を含む。なお２２はシユミツト回路
であり、２４，２５はそれぞれ通話路スイツチで
ある。また５は受話端子である。 次に動作を説明する。まず、回路に電源が投入
されると、シユミツト回路２２の出力の極性が正
または負に初期設定される。そしてシユミツト回
路２２の出力によつて例えば通話路スイツチ２４
が閉じ、通話路スイツチ２５が開くとともに、掃
引回路１７の掃引が停止し、掃引回路１８の掃引
が開始する。その結果、防側音回路部１１
（H1）には、平衡回路網群１５の中の一つの回路
網ＺN1が接続され、防側音回路部１２（H2）に
は、平衡回路網群１６の各回路網ＺN1，ＺN2，…
…ＺNiが順次接続される。次に送話端子１に送話
信号ｅTが入力すると、防側音回路部１１
（H1），１２（H2）の受話出力端子３，４に側音ｅ
S1，ｅS2が発生する。ここで側音ｅS1は平衡回路
網ＺN1と線路インピーダンスで決まり、またｅS2
は防側音回路部１２（H2）に接続された平衡回路
網と線路インピーダンスで決まる。そして、側音
ｅS1，ｅS2は増幅回路１３，１４及び整流平滑回
路１９，２０を経て比較回路２１に入り、各々の
平均レベルS1，S2の大小が比較され、その出
力はシユミツト回路２２に導かれる。側音ｅS1が
ｅS2より小さい場合（ｅS1＜ｅS2）シユミツト回
路２２の出力の極性は変わらず、通話路スイツチ
２４，２５、掃引回路１７，１８は初期状態と同
じ状態を維持する。そして防側音回路部１２
（H2）の平衡回路網が順次切替えられ、例えばＰ
番目の平衡回路網ＺNPが接続された時、側音ｅS2
がｅS1より小さく（ｅS1＞ｅS2）なると、シユミ
ツト回路２２の出力の極性は反転し、通話路スイ
ツチ２５を閉じ、通話路スイツチ２４を開く。よ
つて側音の小さい方の防側音回路部１２（H2）が
通話路に接続され、防側音回路部１１（H1）は通
話路から切断される。これと同時に掃引回路１８
は掃引を停止し、平衡回路網ＺNPを防側音回路部
１２（H2）に接続し続ける。一方掃引回路１７は
掃引を開始し平衡回路網群１５のＺN1，ＺN2，…
…ＺNiが防側音回路部１１（H1）に順次接続され
る。以後同様に側音の大小が自動的に比較され、
平衡回路網ＺN1〜ＺNiの中から最も側音の小さい
平衡回路網が選択される。 また線路端子２に受話信号ｅLが入力すると、
防側音回路部１１（H1），１２（H2）の受話出力
端子３，４に各々受話信号出力ｅR1，ｅR2が発生
する。しかし、接続された平衡回路網とは無関係
に、ｅR1＝ｅR2となるように防側音回路部１１
（H1），１２（H2）を設計し、かつ比較回路２１の
入力信号R1とR2が等しくなるように、増幅回
路１３，１４及び整流回路１９，２０で構成され
る２つの比較信号成形部２６，２７を設計すれ
ば、受話信号が入力しても、比較回路２１の出力
は変化しない。 ここで、防側音回路部１１（H2），１２（H2）
を第２図に示すように構成すれば、受話信号出力
ｅR1，ｅR2のレベルは平衡回路網のインピーダン
スＺN1，ＺN2と無関係に等しくすることができ
る。しかしながら、平衡回路網の選択精度を向上
させるために、側音レベルの大小の検出感度を高
くした場合、R1＝R2とするには、比較信号成
形部２６と２７の対称の度合（以後、平衡度と称
する）に、極めて高い精度が要求される。従つ
て、比較信号成形部２６と２７の平衡度が十分に
大きくないと、受話信号によつて比較回路２１の
出力が変化し、側音レベルの大小とは無関係に平
衡回路網の選択動作が行なわれる場合がある（以
後、受話信号による誤動作と称する）。このよう
な受話信号による誤動作を防止するためには、前
述のように比較信号成形部２６と２７の平衡度を
十分に大きくする、すなわち各々の入出力特性が
等しくなるよう設計する必要がある。しかしなが
ら、従来のこの種の防側音回路部は第１図の例の
ように構成されていたので、増幅回路１３，１４
の利得、整流平滑回路１９，２０の時定数等の平
衡度の調整に極めて高い精度が要求され、比較信
号成形部２６と２７を、各々の入出力特性が等し
くなるよう設計することは、非常に困難であると
いう欠点があつた。 この発明は、上述の如き従来技術の欠点を除去
するためになされたものであり、従つてこの発明
の目的は、二つの比較信号成形部につき、その各
各の入出力特性が等しくなるよう設計することの
容易な、従つて受話信号による誤動作を防止する
と共に、平衡回路網の選択精度の向上した自動切
替形防側音回路を提供することにある。 この発明の構成の要点は、比較信号成形部をデ
イジタル回路により構成した点にある。 次に図を参照してこの発明の実施例を説明す
る。第３図は、この発明の一実施例を示すブロツ
ク図である。同図において、１は送話端子、２は
線路端子、３，４は防側音回路の受話出力端子、
５は受話端子、１１，１２は防側音回路部、１
７，１８は平衡回路網を防側音回路部に順次接続
する掃引回路、１５，１６は平衡回路網群、２３
は側音レベルの大小を比較する比較制御部、２
４，２５は通話路スイツチ、２６，２７は比較信
号成形部、３１，３２はアナログ・デイジタル変
換器、３３，３４はデイジタル化された信号を複
数ワード間隔に区切るゲート回路、３５，３６は
加算回路、３７，３８は一時記憶回路、３９は比
較回路、４０は掃引回路１７，１８の掃引動作及
び通話路スイツチ２４，２５の切替動作を制御す
る制御回路、４１はクロツク発生回路である。以
下、動作について説明する。 まず回路に電源が投入されると、制御回路４０
が駆動され、通話路スイツチ２４を閉じ、通話路
スイツチ２５を開くとともに、掃引回路１７の掃
引を停止し、掃引回路１８の掃引を開始する。よ
つて、防側音回路部１１（H1）には、平衡回路網
群１５の中の一つの回路網ＺN1が接続され、防側
音回路部１２（H2）には、平衡回路網群１６の回
路網ＺN1，ＺN2，……ＺNiが順次接続される。次
に送話端子１に送話信号ｅTが入力すると防側音
回路部１１（H1），１２（H2）の受話出力端子
３，４に側音ｅS1，ｅS2が発生する。そしてｅS
1，ｅS2はアナログ・デイジタル変換器３１，３
２によりデイジタル信号ｅS1′，ｅS2′に変換さ
れ、ゲート回路３３，３４によつてＮワード間隔
に区切られる。次に、加算回路３５，３６により
Ｎワード（ｅS11′〜ｅS1N′，ｅS21′〜ｅS2N′）の
和
【式】を計算し、各々の値
を一時記憶回路３７，３８に蓄える。そして比較
回路３９で、各々の和を比較し（これは一定ワー
ドの和の比較であるので、Ｎワードの平均値の比
較と同等である）、比較回路３９の出力により、
制御回路４０を駆動する。
回路３９で、各々の和を比較し（これは一定ワー
ドの和の比較であるので、Ｎワードの平均値の比
較と同等である）、比較回路３９の出力により、
制御回路４０を駆動する。
【式】の場合、制御回路４０
は駆動されず、通話路スイツチ２４，２５、掃引
回路１７，１８は同じ状態を維持する。そして防
側音回路１２（H2）の平衡回路網が順次切替えら
れ、例えばＰ番目の平衡回路網ＺNPが接続された
時、
回路１７，１８は同じ状態を維持する。そして防
側音回路１２（H2）の平衡回路網が順次切替えら
れ、例えばＰ番目の平衡回路網ＺNPが接続された
時、
【式】となると比較回路
３９の出力によつて、制御回路４０が駆動し、通
話路スイツチ２５を閉じ、通話路スイツチ２４を
開く。従つて、側音の小さい方の防側音回路部１
２（H2）が通話路に接接続され、防側音回路部１
１（H1）は通話路から切断される。これと同時に
掃引回路１８は掃引を停止し、平衡回路網ＺNPを
防側音回路部１２（H2）に接続し続ける。一方掃
引回路１７は掃引を開始し、平衡回路網群１５の
回路網ＺN1，ＺN2，……ＺNiが防側音回路部１１
（H1）に順次接続される。以後、同様に、デイジ
タル化された側音のＮワードの和の大小が比較さ
れ、平衡回路網ＺN1，〜ＺNiの中から最も側音の
小さい平衡回路網が選択される。 また、線路端子２に受話信号ｅLが入力する
と、防側音回路部１１（H1），１２（H2）の受話
出力端子３，４に各々受話信号ｅR1，ｅR2が発生
する。ここで、防側音回路部１１（H1），１２
（H2）は、前述と同様に、接続された平衡回路網
のインピーダンスとは無関係にｅR1＝ｅR2となる
ように設計することができる。更に、比較回路３
９の入力、
話路スイツチ２５を閉じ、通話路スイツチ２４を
開く。従つて、側音の小さい方の防側音回路部１
２（H2）が通話路に接接続され、防側音回路部１
１（H1）は通話路から切断される。これと同時に
掃引回路１８は掃引を停止し、平衡回路網ＺNPを
防側音回路部１２（H2）に接続し続ける。一方掃
引回路１７は掃引を開始し、平衡回路網群１５の
回路網ＺN1，ＺN2，……ＺNiが防側音回路部１１
（H1）に順次接続される。以後、同様に、デイジ
タル化された側音のＮワードの和の大小が比較さ
れ、平衡回路網ＺN1，〜ＺNiの中から最も側音の
小さい平衡回路網が選択される。 また、線路端子２に受話信号ｅLが入力する
と、防側音回路部１１（H1），１２（H2）の受話
出力端子３，４に各々受話信号ｅR1，ｅR2が発生
する。ここで、防側音回路部１１（H1），１２
（H2）は、前述と同様に、接続された平衡回路網
のインピーダンスとは無関係にｅR1＝ｅR2となる
ように設計することができる。更に、比較回路３
９の入力、
【式】と
【式】が等しくなる
ように、アナログ・デイジタル変換器３１と３
２、ゲート回路３３と３４、加算回路３５と３
６、一時記憶回路３７と３８で構成される２つの
比較信号成形部２６と２７を設計する必要があ
る。 ここで、２つのアナログ・デイジタル変換器３
１，３２の量子化精度が問題となるが、２つの同
種のアナログ・デイジタル変換器に同一レベルの
アナログ信号を入力した場合に出力されるデイジ
タル信号の偏差（すなわち量子化精度）は、高々
最下位ビツト１ビツト（例えば、10ビツトのアナ
ログ・デイジタル変換器で基準電圧が5Vの場
合、最下位ビツトが“１”になるか“０”になる
かの差は、アナログ入力信号の電圧に換算して
5V／210＝約4.9ｍＶ）であるので、出力される２
つのデイジタル信号に最下位ビツト１ビツトの差
しかない場合には、比較回路３９の出力が出ない
ように、比較回路３９を構成することにより、こ
の問題を解決できる。すなわち、加算回路３５，
３６によりＮワードの和をとるので、同一レベル
のアナログ信号入力時に一方のアナログ・デイジ
タル変換器が出力するデイジタル信号の最下位ビ
ツトが常に“１”で、他方のアナログ・デイジタ
ル変換器が出力するデイジタル信号の最下位ビツ
トが常に“０”になるという最悪の場合を想定し
て、Ｎワードの和、つまり10進数でＮに相当する
差以下では、比較回路３９の出力が生じないよう
比較回路３９に閾値を設けることにより、２つの
アナログ・デイジタル変換器３１，３２の量子化
精度の偏差に起因する誤動作を防止することがで
きる。この場合でも、アナログ・デイジタル変換
器３１と３２の平衡度の調整は不要である。ゲー
ト回路及び加算回路、一時記憶回路はいずれもビ
ツトの蓄積・計数等を行う回路であるので、ゲー
ト回路３３と３４、加算回路３５と３６、一時記
憶回路３７と３８の平衡度には、問題はない。従
つて、この発明の場合、２つの比較信号成形部２
６と２７の平衡度は十分に大きくすることができ
る。 また、第４図は、第３図における比較信号成形
部２６と２７の２つの系を１つの系で済ませるよ
う、各回路を時分割で使用するようにした実施例
である。第４図において、第３図と同一符号のも
のは相当部分を示し、４２は端子３及び４から入
力する２つのアナログ信号を同時点で標本化し時
分割で出力する回路、４３はアナログ・デイジタ
ル変換器、４４はゲート回路、４５は加算回路、
４６は時分割で加算された２つの側音レベルの和
を、一時記憶回路３７，３８に別々に記憶させる
切替回路である。第４図の回路動作は、第３図の
場合と同様である。但し、第４図の場合、クロツ
ク発生回路４１のクロツク周波数は、各回路を時
分割で使用するため、第３図の場合の２倍に設定
する必要がある。第４図のように、１つのアナロ
グ・デイジタル変換器４３で、２つのアナログ信
号を扱うことによつて、第３図の構成による２つ
のアナログ・デイジタル変換器の量子化精度の問
題は解決され、第３図における２つの比較信号成
形部２６と２７に相当する部分の平衡度を十分に
大きくすることが、第３図の場合よりも更に容易
に可能となる。その上第４図の場合、第３図の構
成に比べ部品点数を約1/2に減らすことができ
る。 従つて、この発明の場合、平衡回路網の選択動
作は、受話信号とは全く無関係で、送話信号で発
生する側音信号によつてのみ行われるため、受話
信号による誤動作を生じることなく、平衡回路網
の選択精度を向上させることができる。また２つ
の側音レベルの大小の検出感度は、アナログ・デ
イジタル変換器の量子化ビツト数で決まり、２つ
のアナログ・デイジタル変換器の量子化精度の偏
差が最大でも最下位から２番目のビツトに相当す
るレベル差まで識別が可能となる。 以上説明したように、この発明によれば、自動
切替形側音回路における２つの比較信号成形部の
平衡度を十分に大きくすることが可能である。そ
の結果、平衡回路網の選択動作において、受話信
号による誤動作を生じることなく、平衡回路網の
選択精度を向上させることができるという利点が
ある。また、１つの比較信号成形部を時分割使用
することにより、２つのアナログ・デイジタル変
換器の量子化精度の問題をも解決できる。さら
に、この発明の、比較制御部のデイジタル化は、
IC化等による小形経済化に対しても有利である
という利点がある。
２、ゲート回路３３と３４、加算回路３５と３
６、一時記憶回路３７と３８で構成される２つの
比較信号成形部２６と２７を設計する必要があ
る。 ここで、２つのアナログ・デイジタル変換器３
１，３２の量子化精度が問題となるが、２つの同
種のアナログ・デイジタル変換器に同一レベルの
アナログ信号を入力した場合に出力されるデイジ
タル信号の偏差（すなわち量子化精度）は、高々
最下位ビツト１ビツト（例えば、10ビツトのアナ
ログ・デイジタル変換器で基準電圧が5Vの場
合、最下位ビツトが“１”になるか“０”になる
かの差は、アナログ入力信号の電圧に換算して
5V／210＝約4.9ｍＶ）であるので、出力される２
つのデイジタル信号に最下位ビツト１ビツトの差
しかない場合には、比較回路３９の出力が出ない
ように、比較回路３９を構成することにより、こ
の問題を解決できる。すなわち、加算回路３５，
３６によりＮワードの和をとるので、同一レベル
のアナログ信号入力時に一方のアナログ・デイジ
タル変換器が出力するデイジタル信号の最下位ビ
ツトが常に“１”で、他方のアナログ・デイジタ
ル変換器が出力するデイジタル信号の最下位ビツ
トが常に“０”になるという最悪の場合を想定し
て、Ｎワードの和、つまり10進数でＮに相当する
差以下では、比較回路３９の出力が生じないよう
比較回路３９に閾値を設けることにより、２つの
アナログ・デイジタル変換器３１，３２の量子化
精度の偏差に起因する誤動作を防止することがで
きる。この場合でも、アナログ・デイジタル変換
器３１と３２の平衡度の調整は不要である。ゲー
ト回路及び加算回路、一時記憶回路はいずれもビ
ツトの蓄積・計数等を行う回路であるので、ゲー
ト回路３３と３４、加算回路３５と３６、一時記
憶回路３７と３８の平衡度には、問題はない。従
つて、この発明の場合、２つの比較信号成形部２
６と２７の平衡度は十分に大きくすることができ
る。 また、第４図は、第３図における比較信号成形
部２６と２７の２つの系を１つの系で済ませるよ
う、各回路を時分割で使用するようにした実施例
である。第４図において、第３図と同一符号のも
のは相当部分を示し、４２は端子３及び４から入
力する２つのアナログ信号を同時点で標本化し時
分割で出力する回路、４３はアナログ・デイジタ
ル変換器、４４はゲート回路、４５は加算回路、
４６は時分割で加算された２つの側音レベルの和
を、一時記憶回路３７，３８に別々に記憶させる
切替回路である。第４図の回路動作は、第３図の
場合と同様である。但し、第４図の場合、クロツ
ク発生回路４１のクロツク周波数は、各回路を時
分割で使用するため、第３図の場合の２倍に設定
する必要がある。第４図のように、１つのアナロ
グ・デイジタル変換器４３で、２つのアナログ信
号を扱うことによつて、第３図の構成による２つ
のアナログ・デイジタル変換器の量子化精度の問
題は解決され、第３図における２つの比較信号成
形部２６と２７に相当する部分の平衡度を十分に
大きくすることが、第３図の場合よりも更に容易
に可能となる。その上第４図の場合、第３図の構
成に比べ部品点数を約1/2に減らすことができ
る。 従つて、この発明の場合、平衡回路網の選択動
作は、受話信号とは全く無関係で、送話信号で発
生する側音信号によつてのみ行われるため、受話
信号による誤動作を生じることなく、平衡回路網
の選択精度を向上させることができる。また２つ
の側音レベルの大小の検出感度は、アナログ・デ
イジタル変換器の量子化ビツト数で決まり、２つ
のアナログ・デイジタル変換器の量子化精度の偏
差が最大でも最下位から２番目のビツトに相当す
るレベル差まで識別が可能となる。 以上説明したように、この発明によれば、自動
切替形側音回路における２つの比較信号成形部の
平衡度を十分に大きくすることが可能である。そ
の結果、平衡回路網の選択動作において、受話信
号による誤動作を生じることなく、平衡回路網の
選択精度を向上させることができるという利点が
ある。また、１つの比較信号成形部を時分割使用
することにより、２つのアナログ・デイジタル変
換器の量子化精度の問題をも解決できる。さら
に、この発明の、比較制御部のデイジタル化は、
IC化等による小形経済化に対しても有利である
という利点がある。
第１図は、従来の自動切替形防側音回路の一例
を示すブロツク図、第２図は第１図における防側
音回路部の構成の一例を示す回路図、第３図は、
この発明の一実施例を示すブロツク図、第４図
は、この発明の他の実施例を示すブロツク図であ
る。 符号説明、１……送話端子、２……線路端子、
３，４……防側音回路部の受話出力端子、５……
受話端子、１１，１２……防側音回路部、１３，
１４……増幅回路、１５，１６……平衡回路網
群、１７，１８……掃引回路、１９，２０……整
流平滑回路、２１……比較回路、２２……シユミ
ツト回路、２３……比較制御部、２４，２５……
通話路スイツチ、２６，２７……比較信号成形
部、３１，３２……アナログ・デイジタル変換
器、３３，３４……ゲート回路、３５，３６……
加算回路、３７，３８……一時記憶回路、３９…
…比較回路、４０……制御回路、４１……クロツ
ク発生回路、４２……時分割回路、４３……アナ
ログ・デイジタル変換器、４４……ゲート回路、
４５……加算回路、４６……切替回路。
を示すブロツク図、第２図は第１図における防側
音回路部の構成の一例を示す回路図、第３図は、
この発明の一実施例を示すブロツク図、第４図
は、この発明の他の実施例を示すブロツク図であ
る。 符号説明、１……送話端子、２……線路端子、
３，４……防側音回路部の受話出力端子、５……
受話端子、１１，１２……防側音回路部、１３，
１４……増幅回路、１５，１６……平衡回路網
群、１７，１８……掃引回路、１９，２０……整
流平滑回路、２１……比較回路、２２……シユミ
ツト回路、２３……比較制御部、２４，２５……
通話路スイツチ、２６，２７……比較信号成形
部、３１，３２……アナログ・デイジタル変換
器、３３，３４……ゲート回路、３５，３６……
加算回路、３７，３８……一時記憶回路、３９…
…比較回路、４０……制御回路、４１……クロツ
ク発生回路、４２……時分割回路、４３……アナ
ログ・デイジタル変換器、４４……ゲート回路、
４５……加算回路、４６……切替回路。
Claims (1)
- １ 送話信号を入力される第１の端子と線路へ接
続される第２の端子と受話回路へ接続される第３
の端子と平衡回路網へ接続される第４の端子とを
有し、第１の端子から入力された送話信号が側音
として第３の端子から受話回路へ伝送されるのを
抑圧するための、一対から成る第１および第２の
防側音回路部と、前記第１および第２の各回路部
の第４の端子に、それぞれ第１および第２の掃引
手段を介して接続された第１組および第２組の平
衡回路網群と、前記第１および第２の各回路部の
第３の端子から得られる側音出力をそれぞれデイ
ジタル信号に変換した後、比較する手段と、前記
第１および第２の各掃引手段を交互に掃引させて
第１および第２の前記各回路部の第４の端子に第
１組および第２組の複数個の平衡回路網を時分割
的に切り換えて順次接続し、その間における前記
比較手段の比較結果出力により側音出力の最小と
なる平衡回路網を選択し、接続し続けると共に、
該回路網の属する前記回路部を受話回路へ接続す
る制御手段とから成ることを特徴とする防側音回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12738879A JPS5651135A (en) | 1979-10-04 | 1979-10-04 | Antiside tone circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12738879A JPS5651135A (en) | 1979-10-04 | 1979-10-04 | Antiside tone circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5651135A JPS5651135A (en) | 1981-05-08 |
| JPS6119185B2 true JPS6119185B2 (ja) | 1986-05-16 |
Family
ID=14958751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12738879A Granted JPS5651135A (en) | 1979-10-04 | 1979-10-04 | Antiside tone circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5651135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63259285A (ja) * | 1987-04-16 | 1988-10-26 | Goriyou Sekkei Kk | ベロ−ズ弁 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5851627A (ja) * | 1981-09-24 | 1983-03-26 | Fujitsu Ltd | 平衡結線網整合方式 |
| US5029203A (en) * | 1988-11-30 | 1991-07-02 | Rohm Co., Ltd. | Side tone preventive circuit for telephone |
| US7298838B2 (en) * | 2002-02-05 | 2007-11-20 | Texas Instruments Incorporated | Adaptive cancellation network system and method for digital subscriber line |
-
1979
- 1979-10-04 JP JP12738879A patent/JPS5651135A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63259285A (ja) * | 1987-04-16 | 1988-10-26 | Goriyou Sekkei Kk | ベロ−ズ弁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5651135A (en) | 1981-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6123902B2 (ja) | ||
| JPS5852376B2 (ja) | デイジタル・エコ−キヤンセラ− | |
| US4274155A (en) | Multiport conference circuit with multi-frame summing and voice level coding | |
| US4608464A (en) | Interface circuit interconnecting a bidirectional two-wire line with unidirectional four-wire lines | |
| US4028506A (en) | Maximum value tracing circuit for digitized voice signals | |
| GB2122851A (en) | Loudspeaking telephones | |
| JPS6119185B2 (ja) | ||
| WO1982003956A1 (en) | A capacitive dac to filter interface circuit | |
| US4175215A (en) | Multiport conference circuit | |
| US4257120A (en) | Multiport conference circuit with multi-frame summing | |
| US4486879A (en) | Method and apparatus for mixing low-frequency signals transmitted via different time slots towards the same telephone receiver set | |
| US3735359A (en) | Digital conference bridge | |
| US5414763A (en) | Apparatus and method for providing echo suppression to a plurality of telephones | |
| JPS5917568B2 (ja) | アナログ信号からデイジタル信号へまたその逆にデイジタル信号からアナログ信号へ変換を行う回路装置 | |
| US4493949A (en) | Parallel operation of telephone equipment on a digital loop | |
| SU1506592A2 (ru) | Устройство передачи и приема цифрового телевизионного сигнала | |
| US4287591A (en) | Communications transmission system | |
| JPS6360935B2 (ja) | ||
| US6285755B1 (en) | Transmission system and transmission apparatus | |
| JPS6123705B2 (ja) | ||
| SU1177915A1 (ru) | Переходное устройство | |
| JPS63144698A (ja) | マイクロホン切替収音装置 | |
| JP2598272B2 (ja) | 会議電話装置 | |
| KR800001062B1 (ko) | 잡음 소거 시스템을 포함하는 계수기형 원격제어수신기 | |
| JPH1188182A (ja) | 信号送受信回路及び携帯情報通信機器 |