Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6125176B2 - - Google Patents
[go: Go Back, main page]

JPS6125176B2 - - Google Patents

Info

Publication number
JPS6125176B2
JPS6125176B2 JP55187139A JP18713980A JPS6125176B2 JP S6125176 B2 JPS6125176 B2 JP S6125176B2 JP 55187139 A JP55187139 A JP 55187139A JP 18713980 A JP18713980 A JP 18713980A JP S6125176 B2 JPS6125176 B2 JP S6125176B2
Authority
JP
Japan
Prior art keywords
address
address space
space
virtual
primary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55187139A
Other languages
Japanese (ja)
Other versions
JPS57109178A (en
Inventor
Masami Nomura
Masaharu Kitaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55187139A priority Critical patent/JPS57109178A/en
Publication of JPS57109178A publication Critical patent/JPS57109178A/en
Publication of JPS6125176B2 publication Critical patent/JPS6125176B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284Multiple user address space allocation, e.g. using different base addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 本発明は仮想計算機システム、特に1つの実計
算機上で複数の仮想計算機が動作する場合に、2
以上の仮想計算機について、仮想計算機制御プロ
グラム(CP)が作成する仮想計算機の実アドレ
ス空間と実際の実アドレス空間とを一致せしめ複
数の高性能仮想計算機を実現させた仮想計算機シ
ステムに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a virtual computer system, especially when a plurality of virtual computers operate on one real computer.
Regarding the above-mentioned virtual computers, the present invention relates to a virtual computer system in which a plurality of high-performance virtual computers are realized by matching the real address space of the virtual computer created by a virtual computer control program (CP) with the actual real address space.

一般に仮想計算機システムにおいては、複数の
仮想計算機が1つの実計算機に変換され処理され
る。オペレーテイングシステム(OS)はあたか
も実計算機を占有しているかの如く仮想計算機上
で動作する。オペレーテイングシステムは仮想ア
ドレスを仮想計算機の擬似する実アドレスに変換
し処理するが、この実アドレスは更に実計算機上
の実際の実アドレスに変換されなければならな
い。以下、実際の実アドレス空間を1次アドレス
空間、仮想計算機上の擬似実アドレス空間を2次
アドレス空間、仮想計算機上で動作するオペレー
テイングシステムが創出した仮想アドレス空間を
3次アドレス空間という。
Generally, in a virtual computer system, a plurality of virtual computers are converted into one real computer and processed. An operating system (OS) runs on a virtual computer as if it were occupying a real computer. The operating system converts and processes the virtual address into a pseudo real address of the virtual machine, but this real address must be further translated into an actual real address on the real computer. Hereinafter, the actual real address space will be referred to as the primary address space, the pseudo real address space on the virtual computer will be referred to as the secondary address space, and the virtual address space created by the operating system running on the virtual computer will be referred to as the tertiary address space.

従来、3次アドレス空間を1次アドレス空間に
マツピングする場合、以下のようなアドレス変換
が行われていた。第1図は従来のアドレス変換方
式の一例を示す。図中、1は3次アドレス空間、
2は2次アドレス空間、3は1次アドレス空間、
4は仮想計算機上で動作するオペレーテイングシ
ステムが作成するアドレス変換テーブル、5は仮
想計算機制御プログラム(CP)が作成するアド
レス変換テーブル、6は仮想計算機制御プログラ
ムが作成する3次アドレス空間を直接1次アドレ
ス空間へマツピングするアドレス変換テーブル、
7は仮想計算機のプリフイクス領域を表わす。仮
想計算機上で動作するオペレーテイングシステム
は、3次アドレス空間1を2次アドレス空間2に
マツピングするためのアドレス変換テーブル4を
作成する。一方仮想計算機制御プログラムは、2
次アドレス空間2を1次アドレス空間3へマツピ
ングするアドレス変換テーブル5を作成し、ペー
ジング技法を用いて仮想計算機の主記憶の仮想化
を図る。仮想計算機上のプログラムが、動的アド
レス変換のもとで動作するときは、ページングを
2重段階に行わなければならなくなるので、仮想
計算機制御プログラムは新たにアドレス変換テー
ブル4とアドレス変換テーブル5とをマージし
て、3次アドレス空間1を1次アドレス空間3へ
直接マツピングするアドレス変換テーブル6を作
成するようにする。そのため、このアドレス変換
テーブル6の作成処理および変更処理に要する仮
想計算機制御プログラムのオーバヘツドが大き
い。また、オペレーテイングシステムのCCW
(Channel Command Word)はそのまま実行で
きないので、アドレス変換のためのCCW翻訳処
理が必要となり、その仮想計算機制御プログラム
のオーバヘツドも大きいという欠点が存在する。
Conventionally, when mapping a tertiary address space to a primary address space, the following address conversion has been performed. FIG. 1 shows an example of a conventional address translation method. In the figure, 1 is the tertiary address space,
2 is the secondary address space, 3 is the primary address space,
4 is an address translation table created by the operating system running on the virtual machine, 5 is an address translation table created by the virtual machine control program (CP), and 6 is a tertiary address space created by the virtual machine control program. An address translation table that maps to the next address space,
7 represents the prefix area of the virtual machine. The operating system running on the virtual machine creates an address translation table 4 for mapping the tertiary address space 1 to the secondary address space 2. On the other hand, the virtual computer control program is 2
An address translation table 5 for mapping the next address space 2 to the primary address space 3 is created, and the main memory of the virtual machine is virtualized using a paging technique. When a program on a virtual machine operates under dynamic address translation, paging must be performed in two stages, so the virtual machine control program newly creates address translation table 4 and address translation table 5. are merged to create an address translation table 6 that directly maps the tertiary address space 1 to the primary address space 3. Therefore, the overhead of the virtual machine control program required for creating and changing the address conversion table 6 is large. Also, operating system CCW
(Channel Command Word) cannot be executed as is, so CCW translation processing is required for address conversion, and the overhead of the virtual machine control program is also large.

上記の欠点を解決するために一部改良された次
のような仮想計算機システムが考慮された。第2
図は改良された従来のアドレス変換方式の一例を
示す。図中、符号1ないし5および7は第1図に
対応し、8は実計算機のプリフイクス領域を表わ
す。プリフイクス領域7を除いて仮想計算機の主
記憶として実主記憶をそのまま与える。すなわ
ち、第0ページを除き、2次アドレス空間2と1
次アドレス空間3とのアドレスを一致させる。ア
ドレス変換テーブル4の第0ページのエントリだ
けを第2図図示の如くポイントするよう変更しさ
えすれば、仮想計算機上のプログラムが動的アド
レス変換オンで動作するとき、このアドレス変換
テーブル4をそのまま利用できるので、第1図図
示のアドレス変換テーブル6は不要となる。その
ため、第1図で説明したようなアドレス変換テー
ブル6の操作に要する仮想計算機制御プログラム
のオーバヘツドが削減でき、またオペレーテイン
グシステムが用意したCCWをそのまま実行でき
るので、CCWの翻訳処理に要する仮想計算機制
御プログラムのオーバヘツドも削減できる。
In order to solve the above-mentioned drawbacks, the following partially improved virtual computer system was considered. Second
The figure shows an example of an improved conventional address translation scheme. In the figure, numerals 1 to 5 and 7 correspond to those in FIG. 1, and 8 represents the prefix area of the actual computer. With the exception of the prefix area 7, the real main memory is provided as it is as the main memory of the virtual machine. That is, except for page 0, secondary address spaces 2 and 1
Match the address with the next address space 3. As long as you change only the entry on the 0th page of the address translation table 4 to point as shown in Figure 2, when a program on a virtual machine runs with dynamic address translation on, this address translation table 4 can be used as is. Therefore, the address conversion table 6 shown in FIG. 1 becomes unnecessary. Therefore, the overhead of the virtual computer control program required to operate the address translation table 6 as explained in FIG. 1 can be reduced, and since the CCW prepared by the operating system can be executed as is, Control program overhead can also be reduced.

しかしながら、本方式においては、上記のよう
な高性能の仮想計算機は、2次アドレス空間が一
連のアドレスをもつ空間であり、この空間を1次
アドレス空間の先頭から割当てる必要があるた
め、システムで1個しか実現することができず、
仮想計算機が複数存在する場合には他の仮想計算
機は第1図図示のアドレス変換テーブル6を必要
とし、オーバヘツドを余儀なくされる。仮想計算
機システムにおけるオーバヘツドの増大は大きな
懸案事項であり、その削減が従来から強く要望さ
れている。
However, in this method, in a high-performance virtual machine such as the one described above, the secondary address space is a space with a series of addresses, and this space must be allocated from the beginning of the primary address space. Only one can be achieved,
When a plurality of virtual machines exist, the other virtual machines require the address translation table 6 shown in FIG. 1, resulting in overhead. The increase in overhead in virtual computer systems is a major concern, and there has been a strong desire to reduce it.

本発明は1つの仮想計算機システム上において
複数の高性能仮想計算機を提供し得るようにする
ことを目的としている。そのため、本発明の仮想
計算機システムは、複数の仮想計算機を動作させ
るシステムであつて、実装された主記憶の実アド
レス空間である1次アドレス空間と、各仮想計算
機対応に仮想計算機上で動作するオペレーテイン
グ・システム(OS)から実アドレス空間に見え
る2次アドレス空間と、上記OSの仮想アドレス
空間である3次アドレス空間とを、多段にマツピ
ングすることにより仮想計算機のアドレス制御を
行うようにされた仮想計算機システムにおいて、 少なくとも上記2次アドレス空間における0番
地からl番地までに割当てられるシステムの常駐
領域とl番地以降に設けられるページングの対象
となる領域とを合わせたサイズをもつ連続領域を
上記1次アドレス空間におけるn番地から切り出
す手段と、 上記3次アドレス空間を上記2次アドレス空間
へマツピングするアドレス変換テーブルにおいて
上記2次アドレス空間における0番地からl番地
までの領域を上記1次アドレス空間におけるn番
地から(n+l)番地までに対応づけると手段
と、 上記2次アドレス空間におけるページングの対
象となる領域を上記1次アドレス空間における
(n+l)番地以降に対応せしめ、該ページング
の対象となる領域の上記2次アドレス空間におけ
るアドレスを、上記1次アドレス空間の対応する
アドレスと一致させる手段とを備え、 上記3次アドレス空間から上記1次アドレス空
間へのマツピングを上記3次アドレス空間を上記
2次アドレス空間へマツピングするアドレス変換
テーブルにより行うよう構成したことを特徴とし
ている。以下図面を参照しつつ説明する。
An object of the present invention is to provide a plurality of high-performance virtual machines on one virtual machine system. Therefore, the virtual computer system of the present invention is a system that operates a plurality of virtual computers, and has a primary address space that is a real address space of the implemented main memory, and a virtual computer that operates on a virtual computer corresponding to each virtual computer. Virtual machine address control is performed by mapping a secondary address space, which appears as a real address space from the operating system (OS), and a tertiary address space, which is the virtual address space of the OS, in multiple stages. In the virtual computer system, the above-mentioned contiguous area has a size that is the sum of the system resident area allocated from address 0 to address l in the secondary address space and the paging target area provided after address l. means for extracting from address n in the primary address space; and an address conversion table for mapping the tertiary address space to the secondary address space, converting the area from address 0 to l in the secondary address space into the primary address space. The means corresponds to addresses from n to (n+l) in the above secondary address space, and the area to be paged in the secondary address space is made to correspond to addresses after (n+l) in the primary address space, and becomes the paging target. means for matching an address in the secondary address space of a region with a corresponding address in the primary address space, and mapping from the tertiary address space to the primary address space; It is characterized in that it is configured to perform the mapping using an address conversion table that maps to the secondary address space. This will be explained below with reference to the drawings.

第3図は本発明の一実施例構成を示す。図中、
符号1ないし4,7,8は第1図および第2図に
対応し、9は仮想計算機上で動作するオペレーテ
イングシステムの仮想アドレスと2次アドレス空
間2上のアドレスとが一致するオペレーテイング
システム常駐領域、10,10′,10″はそれぞ
れ仮想計算機、11は実計算機、12はドメイ
ン、13は仮想計算機10上のメモリ未実装空
間、14はオペレーテイングシステムのページン
グ用エリアをそれぞれ表わす。
FIG. 3 shows the configuration of an embodiment of the present invention. In the figure,
Symbols 1 to 4, 7, and 8 correspond to FIGS. 1 and 2, and 9 represents an operating system in which the virtual address of the operating system running on the virtual machine matches the address on the secondary address space 2. Resident areas 10, 10', and 10'' each represent a virtual computer, 11 a real computer, 12 a domain, 13 an unimplemented memory space on the virtual computer 10, and 14 a paging area of the operating system.

第3図において、実装された主記憶で構成され
る1次アドレス空間3の任意の番地、例えばn番
地から、仮想計算機10の2次アドレス空間2の
サイズと等しいか、またはそれより大きい連続し
た領域12(以下「ドメイン」という)を切り出
し、仮想計算機10用に確保する。一方、仮想計
算機10の2次アドレス空間2を、オペレーテイ
ングシステムが常駐で、かつ仮想アドレスと仮想
計算機上の実アドレスとが一致するよう制御して
いる領域9と、オペレーテイングシステムのペー
ジング用エリア14とに分離し、前者の領域9が
例えば0番地からl番地までであれば、後者の領
域14を2次アドレス空間2上で(n+l)番地
から始まるようアドレスを付与する。すなわち、
2次アドレス空間2上のl番地から(n+l)番
地までの領域13はオペレーテイングシステムか
ら見ればあたかもメモリが実装されていないかの
ように取扱われることになる。上記オペレーテイ
ングシステムの常駐領域9には、もちろんプリフ
イクス領域7も含まれる。この領域9は、仮想計
算機10上で動作するオペレーテイングシステム
が例えば多重仮想記憶方式を採用しているとして
も、ページングの対象とならない領域である。従
つて、オペレーテイングシステム作成のアドレス
変換テーブル4の0番地からl番地のエントリ
を、n番地から始まつて(n+l)番地で終るよ
う一度更新しさえすれば、3次アドレス空間1上
の0番地からl番地は、アドレス変換テーブル4
によつて、1次アドレス空間3から切り出したド
メイン12の先頭であるn番地から(n+l)番
地にマツピングされることになり、以後アドレス
変換テーブル4は変更の必要がない。また、2次
アドレス空間2上の(n+l)番地から始まるオ
ペレーテイングシステムによるページングの対象
となるエリア14は、そのまま1次アドレス空間
3のドメイン12中の(n+l)番地から始まる
領域に対応づけて割当てられる。従つて、このオ
ペレーテイングシステムのページング用エリア1
4に関しては2次アドレス空間2上のアドレスと
1次アドレス空間3上のアドレスとが全く一致す
ることとなり、3次アドレス空間1から1次アド
レス空間3へのマツピングは、アドレス変換テー
ブル4によつて直接行うことができるようにな
る。以上から、仮想計算機10上でプログラムが
動的アドレス変換オンの状態で走行する場合、オ
ペレーテイングシステムが作成したアドレス変換
テーブル4をそのまま利用することができ、3次
アドレス空間1から1次アドレス空間3へマツピ
ングする新たなアドレス変換テーブルを作成して
用いる必要はない。また仮想計算機10から発信
される入出力要求についても、仮想計算機上の実
アドレスと実計算機上の実アドレスとが一致する
ため、CCWのアドレス変換のための翻訳処理が
不必要で、そのまま実行することができる。ドメ
イン12は1次アドレス空間3上の任意の番地か
ら切り出すことができるので、1システム内に複
数個のドメインを各仮想計算機に対応して用意す
ることができ、高性能仮想計算機を同時に複数
個、動作させることができる。
In FIG. 3, from an arbitrary address, for example, address n, in the primary address space 3 consisting of the main memory implemented, a continuous An area 12 (hereinafter referred to as "domain") is cut out and reserved for the virtual machine 10. On the other hand, the secondary address space 2 of the virtual machine 10 is divided into an area 9 where the operating system resides and is controlled so that the virtual address and the real address on the virtual machine match, and an area for paging of the operating system. If the former area 9 is from address 0 to l address, for example, then the latter area 14 is assigned an address starting from address (n+l) on the secondary address space 2. That is,
From the operating system's perspective, the area 13 from address l to address (n+l) in the secondary address space 2 is handled as if no memory was mounted therein. Of course, the resident area 9 of the operating system also includes the prefix area 7. This area 9 is an area that is not subject to paging even if the operating system running on the virtual machine 10 employs, for example, a multiple virtual storage system. Therefore, once the entries from address 0 to l in the address translation table 4 created by the operating system are updated so that they start from address n and end at address (n+l), address to l address is address conversion table 4
As a result, the address n, which is the beginning of the domain 12 extracted from the primary address space 3, is mapped to the address (n+l), and there is no need to change the address translation table 4 thereafter. Furthermore, the area 14 that is the target of paging by the operating system starting from address (n+l) in secondary address space 2 is directly associated with the area starting from address (n+l) in domain 12 of primary address space 3. Assigned. Therefore, paging area 1 of this operating system
Regarding 4, the address in secondary address space 2 and the address in primary address space 3 completely match, and the mapping from tertiary address space 1 to primary address space 3 is based on address conversion table 4. You will be able to do it directly. From the above, when a program runs on the virtual machine 10 with dynamic address translation turned on, the address translation table 4 created by the operating system can be used as is, and the tertiary address space 1 to the primary address space There is no need to create and use a new address translation table for mapping to 3. In addition, for input/output requests sent from the virtual machine 10, the real address on the virtual machine and the real address on the real computer match, so there is no need for translation processing for CCW address conversion, and the request can be executed as is. be able to. Since the domain 12 can be carved out from any address on the primary address space 3, multiple domains can be prepared in one system corresponding to each virtual machine, and multiple high-performance virtual machines can be operated simultaneously. , can be made to work.

以上説明した如く、本発明によれば1つの仮想
計算機システムで複数の高性能仮想計算機を実現
することができる。実際に、従来の仮想計算機の
仮想計算機制御プログラムによるオーバヘツド
が、50%ほどあつたのに対し、本発明により、ど
の仮想計算機についてもオーバヘツドを30%程度
にとどめることができるようになつた。
As explained above, according to the present invention, a plurality of high-performance virtual machines can be realized with one virtual machine system. In fact, while the overhead due to the virtual machine control program of a conventional virtual machine was about 50%, the present invention has made it possible to keep the overhead to about 30% for any virtual machine.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は従来のアドレス変換方式
例の説明図、第3図は本発明の一実施例構成を示
す。 図中、1は3次アドレス空間、2は2次アドレ
ス空間、3は1次アドレス空間、4ないし6はア
ドレス変換テーブル、7および8はプリフイクス
領域、9はオペレーテイングシステム常駐領域、
10,10′,10″は仮想計算機、11は実計算
機、12はドメイン、13は未実装空間、14は
ページング用エリアを表わす。
FIGS. 1 and 2 are explanatory diagrams of examples of conventional address translation methods, and FIG. 3 shows the configuration of an embodiment of the present invention. In the figure, 1 is a tertiary address space, 2 is a secondary address space, 3 is a primary address space, 4 to 6 are address translation tables, 7 and 8 are prefix areas, 9 is an operating system resident area,
10, 10', and 10'' are virtual computers, 11 is a real computer, 12 is a domain, 13 is an unimplemented space, and 14 is a paging area.

Claims (1)

【特許請求の範囲】 1 複数の仮想計算機を動作させるシステムであ
つて、実装された主記憶の実アドレス空間である
1次アドレス空間と、各仮想計算機対応に仮想計
算機上で動作するオペレーテイング・システム
(OS)から実アドレス空間に見える2次アドレス
空間と、上記OSの仮想アドレス空間である3次
アドレス空間とを、多段にマツピングすることに
より仮想計算機のアドレス制御を行うようにされ
た仮想計算機システムにおいて、 少なくとも上記2次アドレス空間における0番
地からl番地までに割当てられるシステムの常駐
領域とl番地以降に設けられるページングの対象
となる領域とを合わせたサイズをもつ連続領域を
上記1次アドレス空間におけるn番地から切り出
す手段と、 上記3次アドレス空間を上記2次アドレス空間
へマツピングするアドレス変換テーブルにおいて
上記2次アドレス空間における0番地からl番地
までの領域を上記1次アドレス空間におけるn番
地から(n+l)番地までに対応づける手段と、 上記2次アドレス空間におけるページングの対
象となる領域を上記1次アドレス空間における
(n+l)番地以降に対応せしめ、該ページング
の対象となる領域の上記2次アドレス空間におけ
るアドレスを、上記1次アドレス空間の対応する
アドレスと一致させる手段とを備え、 上記3次アドレス空間から上記1次アドレス空
間へのマツピングを上記3次アドレス空間を上記
2次アドレス空間へマツピングするアドレス変換
テーブルにより行うよう構成したことを特徴とす
る仮想計算機システム。
[Scope of Claims] 1. A system that operates a plurality of virtual machines, including a primary address space that is a real address space of the implemented main memory, and an operating system that runs on the virtual machine for each virtual machine. A virtual computer that performs address control of the virtual computer by mapping in multiple stages a secondary address space that appears to be the real address space from the system (OS) and a tertiary address space that is the virtual address space of the OS. In the system, a contiguous area with a size that is at least the sum of the system resident area allocated from address 0 to l address in the secondary address space and the paging target area provided after address l is located at the primary address address above. means for extracting from address n in the space; and an address conversion table for mapping the tertiary address space to the secondary address space, converting the area from address 0 to l in the secondary address space to address n in the primary address space. to address (n+l); and means for associating the paging target area in the secondary address space with the address (n+l) and subsequent addresses in the primary address space, and the above two of the paging target area. and means for matching an address in the secondary address space with a corresponding address in the primary address space, and the mapping from the tertiary address space to the primary address space is performed by A virtual computer system characterized in that it is configured to perform mapping using an address conversion table.
JP55187139A 1980-12-25 1980-12-25 Virtual computer system Granted JPS57109178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55187139A JPS57109178A (en) 1980-12-25 1980-12-25 Virtual computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55187139A JPS57109178A (en) 1980-12-25 1980-12-25 Virtual computer system

Publications (2)

Publication Number Publication Date
JPS57109178A JPS57109178A (en) 1982-07-07
JPS6125176B2 true JPS6125176B2 (en) 1986-06-14

Family

ID=16200801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55187139A Granted JPS57109178A (en) 1980-12-25 1980-12-25 Virtual computer system

Country Status (1)

Country Link
JP (1) JPS57109178A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196576U (en) * 1986-06-02 1987-12-14
JPS6480593A (en) * 1987-09-24 1989-03-27 Ookurasho Insatsu Kyokucho Card

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196576U (en) * 1986-06-02 1987-12-14
JPS6480593A (en) * 1987-09-24 1989-03-27 Ookurasho Insatsu Kyokucho Card

Also Published As

Publication number Publication date
JPS57109178A (en) 1982-07-07

Similar Documents

Publication Publication Date Title
US5530820A (en) Virtual machine and method for controlling the same
ES459518A1 (en) IMPROVEMENTS IN PLURAL VIRTUAL ADDRESS SPACE TREATMENT SYSTEMS FOR DATA PROCESSING SYSTEMS.
KR950033840A (en) Logical addressable physical memory for virtual memory computer systems that support multiple page sizes
EP0007003A1 (en) Data processing apparatus including address translation apparatus
EP0213832A3 (en) Improved virtual memory computer system
JPH0778767B2 (en) Addressing method and means
US4811206A (en) Data processing system with overlapped address translation and address computation
JPS6125176B2 (en)
JPH04363735A (en) Command processor
JP2933628B2 (en) Main storage device management method and computer system
JPS5698766A (en) Virtual memory control system
JPH0250744A (en) Address converting system
KR102792915B1 (en) Memory management system for performing memory allocation considering page size and method performing the same
JP2807468B2 (en) Dictionary information display device for translation
JPH0812640B2 (en) Address translation method and apparatus
JPH0118465B2 (en)
JPS6059449A (en) Programmable controller
JPS6126100B2 (en)
JPH0517583B2 (en)
JPS6269341A (en) virtual computer system
JPS5953633B2 (en) computer system
JPS61166648A (en) Information
JPS5918787B2 (en) TLB partition method
JPS6217261B2 (en)
JPS62126480A (en) Image processor