JPS6128147B2 - - Google Patents
Info
- Publication number
- JPS6128147B2 JPS6128147B2 JP55188417A JP18841780A JPS6128147B2 JP S6128147 B2 JPS6128147 B2 JP S6128147B2 JP 55188417 A JP55188417 A JP 55188417A JP 18841780 A JP18841780 A JP 18841780A JP S6128147 B2 JPS6128147 B2 JP S6128147B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- switching
- flag
- switch
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
この発明は、二重プロセツサ・システムにおけ
る手動切換方式に関する。
る手動切換方式に関する。
高信頼性の要求されるシステム、たとえば道路
の交差点などに設置されて多数箇所に点在する交
通信号機を、自動車等の流れを円滑にするようセ
ンタで制御するシステムでは、センタの中央制御
装置内に同一機能をもつプロセツサ（CPU）を
２台設け、二重化を図つている。このような二重
プロセツサ・システムでは、切換制御部を設け、
この切換制御部で各CPUの動作状態を常時監視
し、動作中のCPU（以下現有系という）に異常
が発生した場合にはこの現有系を外部バスからた
だちに切離し、もう１台の正常なCPU（以下待
機系という）を自動的に接続して、システムの動
作を継続させている。
の交差点などに設置されて多数箇所に点在する交
通信号機を、自動車等の流れを円滑にするようセ
ンタで制御するシステムでは、センタの中央制御
装置内に同一機能をもつプロセツサ（CPU）を
２台設け、二重化を図つている。このような二重
プロセツサ・システムでは、切換制御部を設け、
この切換制御部で各CPUの動作状態を常時監視
し、動作中のCPU（以下現有系という）に異常
が発生した場合にはこの現有系を外部バスからた
だちに切離し、もう１台の正常なCPU（以下待
機系という）を自動的に接続して、システムの動
作を継続させている。
ところで、このような二重プロセツサ・システ
ムでは、保守、点検その他の必要性から、手動で
CPUを切換えたい場合が起こる。従来のシステ
ムでは、操作パネル等に単に手動切換スイツチが
設けられているのみであつたから、何らかの操作
ミスで誤つてCPUの切換えが行なわれてしまう
場合があつた。CPUはリアル・タイムで処理を
実行しているから、誤操作時により容易に切換え
が行なわれてしまうことは避けなければならな
い。
ムでは、保守、点検その他の必要性から、手動で
CPUを切換えたい場合が起こる。従来のシステ
ムでは、操作パネル等に単に手動切換スイツチが
設けられているのみであつたから、何らかの操作
ミスで誤つてCPUの切換えが行なわれてしまう
場合があつた。CPUはリアル・タイムで処理を
実行しているから、誤操作時により容易に切換え
が行なわれてしまうことは避けなければならな
い。
この発明は上記実情に鑑みてなされたものであ
つて、誤操作等によつて容易に切換えが行なわれ
ることを防止し、一定の手順にしたがつた所定の
手動切換操作が行なわれた場合にのみCPUの切
換えが達成される、二重プロセツサ・システムに
おける手動切換方式を提供するものである。
つて、誤操作等によつて容易に切換えが行なわれ
ることを防止し、一定の手順にしたがつた所定の
手動切換操作が行なわれた場合にのみCPUの切
換えが達成される、二重プロセツサ・システムに
おける手動切換方式を提供するものである。
以下、図面を参照してこの発明の内容について
詳細に説明する。
詳細に説明する。
第１図において、同一機能を持つ２台のCPU
３１，３２が設けられており、これらは内部バス
３７，３８をそれぞれ通して切換制御装置３０に
接続され、さらにこの切換制御装置３０を介して
外部バス３９に接続されている。各CPU３１，
３２は、その内部バス３７，３８にそれぞれ接続
され、各CPUの実行プログラムや共通のデータ
などを記憶する内部メモリ３３，３５および必要
な入出力装置３４，３６をそれぞれ備えている。
外部バス３９はデータ用メモリや入出力装置に接
続されるとともに伝送制御回路（いずれも図示
略）に接続され、この伝送制御回路を通して各箇
所に点在する交通信号機等の端末装置との必要な
データの送受が行なわれる。
３１，３２が設けられており、これらは内部バス
３７，３８をそれぞれ通して切換制御装置３０に
接続され、さらにこの切換制御装置３０を介して
外部バス３９に接続されている。各CPU３１，
３２は、その内部バス３７，３８にそれぞれ接続
され、各CPUの実行プログラムや共通のデータ
などを記憶する内部メモリ３３，３５および必要
な入出力装置３４，３６をそれぞれ備えている。
外部バス３９はデータ用メモリや入出力装置に接
続されるとともに伝送制御回路（いずれも図示
略）に接続され、この伝送制御回路を通して各箇
所に点在する交通信号機等の端末装置との必要な
データの送受が行なわれる。
切換制御装置３０の構成が第２図に示されてい
る。この切換制御装置３０は、所要の時間が設定
された異常検出用の２台のタイマＴ１，Ｔ２、内
部バス３７，３８の外部バス３９への接続を切換
えるバス切換ゲート４２、ならびにタイマＴ１，
Ｔ２の状態を監視しその結果にもとづいて、およ
び手動切換入力にもとづいてバス切換ゲート４２
を制御する監視装置４１から構成されている。こ
の監視装置４１は切換を制御するCPU（たとえ
ばマイクロプロセツサ）を備えているとともに、
CPU３１，３２が現在動作中であることもそれ
ぞれ示す動作中フラグFa１，Fa２、およびCPU
３１，３２が正常であることをそれぞれ示す正常
フラグFb１，Fb２を有している。動作中フラグ
Fa１，Fa２は、現在動作しているCPUに対応す
るものがセツトされている。また、正常フラグ
Fb１，Fb２は、CPU３１，３２がそれぞれ正常
である場合にセツトされている。また監視装置４
１の操作パネルまたは適所に設けられた操作パネ
ルには、手動切換確認用の押ボタン・スイツチ４
３、手動切換用の切換設定スイツチ４４、および
切換の完了を示す表示灯４５，４６が設けられて
いる。切換設定スイツチ４４はCPU３１または
３２のどちらかに切換えるかを設定するものであ
る。表示灯４５，４６はCPU３１，３２にそれ
ぞれ対応している。
る。この切換制御装置３０は、所要の時間が設定
された異常検出用の２台のタイマＴ１，Ｔ２、内
部バス３７，３８の外部バス３９への接続を切換
えるバス切換ゲート４２、ならびにタイマＴ１，
Ｔ２の状態を監視しその結果にもとづいて、およ
び手動切換入力にもとづいてバス切換ゲート４２
を制御する監視装置４１から構成されている。こ
の監視装置４１は切換を制御するCPU（たとえ
ばマイクロプロセツサ）を備えているとともに、
CPU３１，３２が現在動作中であることもそれ
ぞれ示す動作中フラグFa１，Fa２、およびCPU
３１，３２が正常であることをそれぞれ示す正常
フラグFb１，Fb２を有している。動作中フラグ
Fa１，Fa２は、現在動作しているCPUに対応す
るものがセツトされている。また、正常フラグ
Fb１，Fb２は、CPU３１，３２がそれぞれ正常
である場合にセツトされている。また監視装置４
１の操作パネルまたは適所に設けられた操作パネ
ルには、手動切換確認用の押ボタン・スイツチ４
３、手動切換用の切換設定スイツチ４４、および
切換の完了を示す表示灯４５，４６が設けられて
いる。切換設定スイツチ４４はCPU３１または
３２のどちらかに切換えるかを設定するものであ
る。表示灯４５，４６はCPU３１，３２にそれ
ぞれ対応している。
自動切換は次のようにして行なわれる。両
CPU３１，３２は、それらが正常であれば、タ
イマＴ１，Ｔ２の設定時間よりも短い一定時間間
隔でタイマ・セツト信号をそれぞれ出力してい
る。このタイマ・セツト信号は、各内部バス３
７，３８を経て各タイマＴ１，Ｔ２にそれぞれ送
られる。各タイマＴ１，Ｔ２はそれぞれタイマ・
セツト信号が入力すると０から計時を再開する。
したがつて、タイマ・セツト信号が入力するごと
にタイマＴ１，Ｔ２はセツトされるので、CPU
３１，３２が正常であるかぎり、それぞれのタイ
マＴ１，Ｔ２はタイム・アツプしない。CPU３
１，３２のうちいずれか一方のCPUに、電源異
常、CPU異常またはCPU解放などにより異常が
発生すると、異常の発生したCPUはタイマ・セ
ツト信号を出力しない、または出力できない状態
になるので、タイマＴ１，Ｔ２のうち異常の発生
したCPUに対応するタイマがタイマ・アツプす
る。このタイマ・アツプ信号によつて正常フラグ
Fb１，Fb２のうち対応するフラグがリセツトさ
れる。監視装置４１は正常フラグFb１，Fb２の
状態を監視しており、いずれかの正常フラグがリ
セツトされたときに、異常の発生したCPUを正
常なCPUに切換えるようにバス切換ゲート４２
を制御する。たとえば、現有系の正常フラグがリ
セツトされたときに待機系の正常フラグがセツト
されていれば、バスの接続を現有系から待機系に
切換える。
CPU３１，３２は、それらが正常であれば、タ
イマＴ１，Ｔ２の設定時間よりも短い一定時間間
隔でタイマ・セツト信号をそれぞれ出力してい
る。このタイマ・セツト信号は、各内部バス３
７，３８を経て各タイマＴ１，Ｔ２にそれぞれ送
られる。各タイマＴ１，Ｔ２はそれぞれタイマ・
セツト信号が入力すると０から計時を再開する。
したがつて、タイマ・セツト信号が入力するごと
にタイマＴ１，Ｔ２はセツトされるので、CPU
３１，３２が正常であるかぎり、それぞれのタイ
マＴ１，Ｔ２はタイム・アツプしない。CPU３
１，３２のうちいずれか一方のCPUに、電源異
常、CPU異常またはCPU解放などにより異常が
発生すると、異常の発生したCPUはタイマ・セ
ツト信号を出力しない、または出力できない状態
になるので、タイマＴ１，Ｔ２のうち異常の発生
したCPUに対応するタイマがタイマ・アツプす
る。このタイマ・アツプ信号によつて正常フラグ
Fb１，Fb２のうち対応するフラグがリセツトさ
れる。監視装置４１は正常フラグFb１，Fb２の
状態を監視しており、いずれかの正常フラグがリ
セツトされたときに、異常の発生したCPUを正
常なCPUに切換えるようにバス切換ゲート４２
を制御する。たとえば、現有系の正常フラグがリ
セツトされたときに待機系の正常フラグがセツト
されていれば、バスの接続を現有系から待機系に
切換える。
手動切換は次のようにして行なわれる。手動切
換を行なう係員は、まず切換スイツチ４４によつ
て切換えたい系（待機系）をセツトする。そし
て、押ボタン・スイツチ４３を押しかつ現在動作
しているCPUの系をリセツトする。そして、表
示灯４５，４６のうち切換えたい系の表示灯が点
灯するまで押ボタン・スイツチ４３を押下し続け
る。係員によつてリセツトされたCPUは動作を
停止するから、上述のように対応するタイマがタ
イム・アツプする。すると、監視装置４１は、押
ボタン・スイツチ４３が押されていること、およ
びスイツチ４４によつて設定された系の正常フラ
グがセツトされていることを確認してバス接続を
現有系から待機系に切換え、かつ待機系の切換完
了表示灯を点灯する。
換を行なう係員は、まず切換スイツチ４４によつ
て切換えたい系（待機系）をセツトする。そし
て、押ボタン・スイツチ４３を押しかつ現在動作
しているCPUの系をリセツトする。そして、表
示灯４５，４６のうち切換えたい系の表示灯が点
灯するまで押ボタン・スイツチ４３を押下し続け
る。係員によつてリセツトされたCPUは動作を
停止するから、上述のように対応するタイマがタ
イム・アツプする。すると、監視装置４１は、押
ボタン・スイツチ４３が押されていること、およ
びスイツチ４４によつて設定された系の正常フラ
グがセツトされていることを確認してバス接続を
現有系から待機系に切換え、かつ待機系の切換完
了表示灯を点灯する。
このような監視装置４１のCPUの処理手順が
第３図に示されている。ここでは、CPU３１が
現有系であり、CPU３２が待機系である。また
CPU３１はCPUで、CPU３２はCPUで示さ
れている。この切換処理は、上記の伝送制御回路
を含む回線系の電源がオンになつた場合、ならび
に現有系または待機系の瞬停およびタイマＴ１ま
たはＴ２がタイマ・アツプした場合に開始され
る。
第３図に示されている。ここでは、CPU３１が
現有系であり、CPU３２が待機系である。また
CPU３１はCPUで、CPU３２はCPUで示さ
れている。この切換処理は、上記の伝送制御回路
を含む回線系の電源がオンになつた場合、ならび
に現有系または待機系の瞬停およびタイマＴ１ま
たはＴ２がタイマ・アツプした場合に開始され
る。
回線系の電源がオンになつた場合には、この時
点から回線系の動作が可能であるから、CPU
およびに回線系の電源が復帰した旨の割込みを
かけ（ステツプ１）、切換ゲート４２のゲートを
開放する（ステツプ２）。これは、以下の処理に
よつていずれかのバス３７，３８に接続する前段
階として、一旦両内部バス３７，３８を外部バス
３９から切離すための処理である。次に、一定時
間が経過するのを待つ（ステツプ３）。これは、
両CPU，がタイマＴ１，Ｔ２をセツトして
正常フラグＦ１，Ｆ２がセツトされるまでの時間
であり、手動切換においては、手動切換用スイツ
チ４３が一定時間押下されていることを確認する
ための時間である。
点から回線系の動作が可能であるから、CPU
およびに回線系の電源が復帰した旨の割込みを
かけ（ステツプ１）、切換ゲート４２のゲートを
開放する（ステツプ２）。これは、以下の処理に
よつていずれかのバス３７，３８に接続する前段
階として、一旦両内部バス３７，３８を外部バス
３９から切離すための処理である。次に、一定時
間が経過するのを待つ（ステツプ３）。これは、
両CPU，がタイマＴ１，Ｔ２をセツトして
正常フラグＦ１，Ｆ２がセツトされるまでの時間
であり、手動切換においては、手動切換用スイツ
チ４３が一定時間押下されていることを確認する
ための時間である。
CPU，のいずれかのCPUが瞬停またはタ
イマＴ１，Ｔ２がタイム・アツプして正常フラグ
Fb１，Fb２がリセツトされた場合には、該当す
るCPU，が動作中であるかを動作中フラグ
Fa１，Fa２の状態からそれぞれ判断し（ステツ
プ４，６）、フラグFa１，Fa２がセツトされてい
れば該当する動作中フラグをリセツトする（ステ
ツプ５，６）。たとえば現有系のCPUが動作し
ているときに何らかの異常が発生して対応するタ
イマＴ１がタイム・アツプして正常フラグFb１
がリセツトされた場合には、対応する動作中フラ
グFa１をリセツトする（ステツプ４，５）。待機
系のCPUに異常が発生して対応するタイマＴ
２がタイム・アツプして正常フラグFb２がリセ
ツトされた場合には、このCPUは動作中では
なく動作中フラグFa２はリセツトされているか
ら（ステツプ６でNO）、そのまま処理を終える。
ステツプ５またはステツプ７の処理ののちステツ
プ２に進む。
イマＴ１，Ｔ２がタイム・アツプして正常フラグ
Fb１，Fb２がリセツトされた場合には、該当す
るCPU，が動作中であるかを動作中フラグ
Fa１，Fa２の状態からそれぞれ判断し（ステツ
プ４，６）、フラグFa１，Fa２がセツトされてい
れば該当する動作中フラグをリセツトする（ステ
ツプ５，６）。たとえば現有系のCPUが動作し
ているときに何らかの異常が発生して対応するタ
イマＴ１がタイム・アツプして正常フラグFb１
がリセツトされた場合には、対応する動作中フラ
グFa１をリセツトする（ステツプ４，５）。待機
系のCPUに異常が発生して対応するタイマＴ
２がタイム・アツプして正常フラグFb２がリセ
ツトされた場合には、このCPUは動作中では
なく動作中フラグFa２はリセツトされているか
ら（ステツプ６でNO）、そのまま処理を終える。
ステツプ５またはステツプ７の処理ののちステツ
プ２に進む。
ステツプ３で一定時間が経過すると、手動切換
用押ボタン・スイツチ４３が押下されているかど
うかをみる（ステツプ８）。このスイツチ４３が
押下されていなければ自動切換であるからステツ
プ１４に移り、押下されていれば手動切換である
からステツプ９に進む。
用押ボタン・スイツチ４３が押下されているかど
うかをみる（ステツプ８）。このスイツチ４３が
押下されていなければ自動切換であるからステツ
プ１４に移り、押下されていれば手動切換である
からステツプ９に進む。
ステツプ１４では動作中フラグFa１がセツト
されているかどうかをみて、このフラグFa１が
セツトされていなければ、ステツプ１５に進んで
動作中フラグFa２がセツトされているかどうか
をみる。そして、フラグFa２がセツトされてい
ればステツプ１６に進む。ステツプ１４でフラグ
Fa１がセツトされている場合およびステツプ１
５でフラグFa２がリセツトされている場合には
後述するステツプ１０に移る。
されているかどうかをみて、このフラグFa１が
セツトされていなければ、ステツプ１５に進んで
動作中フラグFa２がセツトされているかどうか
をみる。そして、フラグFa２がセツトされてい
ればステツプ１６に進む。ステツプ１４でフラグ
Fa１がセツトされている場合およびステツプ１
５でフラグFa２がリセツトされている場合には
後述するステツプ１０に移る。
ステツプ１６で正常フラグFb２がセツトされ
ているかどうかをみて、このフラグFb２がセツ
トされていればステツプ１８に進んで、バス切換
ゲート４２によつてCPUの内部バス３８を外
部バス部３９に接続し、かつ表示灯４６を点灯す
る。そして、CPUに切換えた旨の割込みを送
り（ステツプ１９）、動作中フラグFa２をセツト
し、Fa１をリセツトする（ステツプ２０）。
ているかどうかをみて、このフラグFb２がセツ
トされていればステツプ１８に進んで、バス切換
ゲート４２によつてCPUの内部バス３８を外
部バス部３９に接続し、かつ表示灯４６を点灯す
る。そして、CPUに切換えた旨の割込みを送
り（ステツプ１９）、動作中フラグFa２をセツト
し、Fa１をリセツトする（ステツプ２０）。
ステツプ１６で正常フラグFb２がリセツトさ
れていると判断した場合にはステツプ１７に進
み、正常フラグFb１がセツトされているかどう
かをみる。このフラグFb１がセツトされていれ
ば後述するステツプ１１に移り、リセツトされて
いる場合には処理を終える。
れていると判断した場合にはステツプ１７に進
み、正常フラグFb１がセツトされているかどう
かをみる。このフラグFb１がセツトされていれ
ば後述するステツプ１１に移り、リセツトされて
いる場合には処理を終える。
手動切換の場合には切換設定スイツチ４４によ
つてCPU，のうちどちらのCPUが設定され
ているかどうかをみて（ステツプ９）、CPUが
設定されている場合にはステツプ１０に進んで正
常フラグFb１がセツトされているかどうかをみ
て、このフラグFb１がセツトされていればステ
ツプ１１に進み、CPUの内部バス３７を外部
バス３９に接続しかつ表示灯４５を点灯する。そ
して、CPUに切換えた旨の割込みをかけ（ス
テツプ１２）、最後に動作中フラグFa１をセツト
し、フラグFa２をリセツトする。
つてCPU，のうちどちらのCPUが設定され
ているかどうかをみて（ステツプ９）、CPUが
設定されている場合にはステツプ１０に進んで正
常フラグFb１がセツトされているかどうかをみ
て、このフラグFb１がセツトされていればステ
ツプ１１に進み、CPUの内部バス３７を外部
バス３９に接続しかつ表示灯４５を点灯する。そ
して、CPUに切換えた旨の割込みをかけ（ス
テツプ１２）、最後に動作中フラグFa１をセツト
し、フラグFa２をリセツトする。
ステツプ９でCPUが設定されている場合お
よびステツプ１０でフラグFb１がリセツトされ
ている場合にはステツプ１６に移る。
よびステツプ１０でフラグFb１がリセツトされ
ている場合にはステツプ１６に移る。
回線系の電源がオンになつて上述の切換処理を
実行する場合にはステツプ１〜３，８まで進み、
ステツプ８でNOとなり、ステツプ１４に移る。
このとき、もしCPUが動作中でフラグFa１が
セツトされていれば、ステツプ１４でYESとな
りステツプ１０に移る。そして、CPUが正常
でフラグFb１がセツトされていればステツプ１
１に進んで、CPUを接続する。もしCPUが
動作中でCPUが動作中でないとすれば、ステ
ツプ１４でNOとなつてステツプ１５に進み、こ
のステツプ１５でYESとなる。そして、ステツ
プ１６に進み、正常フラグFb２がセツトされて
いればさらにステツプ１８に進み、CPUを接
続する。
実行する場合にはステツプ１〜３，８まで進み、
ステツプ８でNOとなり、ステツプ１４に移る。
このとき、もしCPUが動作中でフラグFa１が
セツトされていれば、ステツプ１４でYESとな
りステツプ１０に移る。そして、CPUが正常
でフラグFb１がセツトされていればステツプ１
１に進んで、CPUを接続する。もしCPUが
動作中でCPUが動作中でないとすれば、ステ
ツプ１４でNOとなつてステツプ１５に進み、こ
のステツプ１５でYESとなる。そして、ステツ
プ１６に進み、正常フラグFb２がセツトされて
いればさらにステツプ１８に進み、CPUを接
続する。
現有系のCPUに異常が発生すると、ステツ
プ４から５，２，３，８と進み、ステツプ８から
ステツプ１４に移る。動作中フラグFa１は既に
ステツプ５でリセツトされているからステツプ１
４でNOとなり、ステツプ１５に進む。動作中に
フラグFa２もリセツトされている場合にはステ
ツプ１５からステツプ１０に移り、正常フラグ
Rb１がセツトされているかどうかをみる。この
フラグFb１はリセツトされているからステツプ
１０からステツプ１６に移り、正常フラグFb２
の状態をみる。そしてこのフラグFb２がセツト
されていればステツプ１８に進み、待機系への切
換えが行なわれる。
プ４から５，２，３，８と進み、ステツプ８から
ステツプ１４に移る。動作中フラグFa１は既に
ステツプ５でリセツトされているからステツプ１
４でNOとなり、ステツプ１５に進む。動作中に
フラグFa２もリセツトされている場合にはステ
ツプ１５からステツプ１０に移り、正常フラグ
Rb１がセツトされているかどうかをみる。この
フラグFb１はリセツトされているからステツプ
１０からステツプ１６に移り、正常フラグFb２
の状態をみる。そしてこのフラグFb２がセツト
されていればステツプ１８に進み、待機系への切
換えが行なわれる。
CPUが動作中に異常が発生した場合にも同
じようにしてCPUに切換えられる。
じようにしてCPUに切換えられる。
現有系のCPUが動作中に手動によつて待機
系に切換えられる場合には、設定スイツチ４４に
よつてCPUが設定されかつ押ボタン・スイツ
チ４３が押される。この場合には、ステツプ４か
ら５，２，３，８と進み、ステツプ８からステツ
プ９に進む。ステツプ９でNOであるからステツ
プ１６に移つて、正常フラグFb２がセツトされ
ていればステツプ１８に進むのでCPUへの切
換えが行なわれる。
系に切換えられる場合には、設定スイツチ４４に
よつてCPUが設定されかつ押ボタン・スイツ
チ４３が押される。この場合には、ステツプ４か
ら５，２，３，８と進み、ステツプ８からステツ
プ９に進む。ステツプ９でNOであるからステツ
プ１６に移つて、正常フラグFb２がセツトされ
ていればステツプ１８に進むのでCPUへの切
換えが行なわれる。
以上詳細に説明したようにこの発明では、切換
えによつて接続すべきプロセツサを指定して設定
する切換設定スイツチと、切換えを確認する押ボ
タン・スイツチを備え、上記押ボタン・スイツチ
が一定時間押されていることを条件として上記設
定スイツチによつて設定されたプロセツサに外部
バスの接続を切換えるようにしているから、上記
押ボタン・スイツチを一定時間押し続けなければ
切換えが行なわれず、操作係員はこの動作によつ
て切換え操作を充分に確認することができて誤操
作を起すことはなく、また何らかの物体が上記の
両スイツチに単に接触した程度ではプロセツサの
切換えは達成されないから、不注意等によつて誤
つた切換えが行なわれることもない。
えによつて接続すべきプロセツサを指定して設定
する切換設定スイツチと、切換えを確認する押ボ
タン・スイツチを備え、上記押ボタン・スイツチ
が一定時間押されていることを条件として上記設
定スイツチによつて設定されたプロセツサに外部
バスの接続を切換えるようにしているから、上記
押ボタン・スイツチを一定時間押し続けなければ
切換えが行なわれず、操作係員はこの動作によつ
て切換え操作を充分に確認することができて誤操
作を起すことはなく、また何らかの物体が上記の
両スイツチに単に接触した程度ではプロセツサの
切換えは達成されないから、不注意等によつて誤
つた切換えが行なわれることもない。
第１図は二重プロセツサ・システムの概要を示
すブロツク図、第２図は切換制御装置の構成を示
すブロツク図、第３図はこの切換制御装置の動作
を示すフロー・チヤートである。 ３０……切換制御装置、３１，３２……プロセ
ツサ、３７，３８……内部バス、３９……外部バ
ス、４１……監視装置、４２……バス切換ゲー
ト、Ｔ１，Ｔ２……タイマ、４３……確認用押ボ
タン・スイツチ、４４……切換設定スイツチ。
すブロツク図、第２図は切換制御装置の構成を示
すブロツク図、第３図はこの切換制御装置の動作
を示すフロー・チヤートである。 ３０……切換制御装置、３１，３２……プロセ
ツサ、３７，３８……内部バス、３９……外部バ
ス、４１……監視装置、４２……バス切換ゲー
ト、Ｔ１，Ｔ２……タイマ、４３……確認用押ボ
タン・スイツチ、４４……切換設定スイツチ。
Claims (1)
- １ 同一機能を有する２台のプロセツサを外部バ
スへの接続を切換えるバス切換ゲートと、切換え
によつて接続すべきプロセツサを指定して設定す
る切換設定スイツチと、切換えを確認する押ボタ
ン・スイツチとを備え、上記押ボタン・スイツチ
が一定時間押されていることを条件として上記設
定スイツチによつて設定されたプロセツサに外部
バスの接続を切換える、二重プロセツサ・システ
ムにおける手動切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188417A JPS57109081A (en) | 1980-12-26 | 1980-12-26 | Manual switching system of dual-processor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188417A JPS57109081A (en) | 1980-12-26 | 1980-12-26 | Manual switching system of dual-processor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57109081A JPS57109081A (en) | 1982-07-07 |
| JPS6128147B2 true JPS6128147B2 (ja) | 1986-06-28 |
Family
ID=16223291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55188417A Granted JPS57109081A (en) | 1980-12-26 | 1980-12-26 | Manual switching system of dual-processor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57109081A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133465A (ja) * | 1984-11-30 | 1986-06-20 | Seiko Epson Corp | Ｃｐｕの切換方法 |
| JPS61221941A (ja) * | 1985-03-28 | 1986-10-02 | Toshiba Corp | プログラマブルコントロ−ラのバツクアツプ装置 |
-
1980
- 1980-12-26 JP JP55188417A patent/JPS57109081A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57109081A (en) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128147B2 (ja) | ||
| JPH0223120B2 (ja) | ||
| JPH06245280A (ja) | 情報伝送装置 | |
| JPH0729986U (ja) | 監視制御装置 | |
| JPH0272436A (ja) | マイクロコンピュータの冗長システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JPH085380B2 (ja) | 並列多重電子連動装置 | |
| JPH03127216A (ja) | 無停電電源装置 | |
| JP2519800B2 (ja) | 伝送システムの異常報知装置 | |
| JPS58141057A (ja) | ル−プ網伝送装置 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPS61182107A (ja) | デイジタル制御装置 | |
| JPS6224354A (ja) | デユプレツクス計算機システム | |
| JPS5821955A (ja) | 緊急制御方式 | |
| JP2770494B2 (ja) | 二重化制御ユニット | |
| JPH07281705A (ja) | 監視制御装置 | |
| JPS6253044A (ja) | 信号伝送装置 | |
| JPH0346980A (ja) | エレベータの伝送装置 | |
| JPS6250909A (ja) | 制御装置の監視方法 | |
| JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
| JPH0542682B2 (ja) | ||
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPS63231635A (ja) | オンラインシステムにおける現用／予備自動系切替え方式 | |
| JPH0522408A (ja) | 交換システム保守方式 | |
| JPS6342282B2 (ja) |