JPS6153866B2

JPS6153866B2 -

Info

Publication number: JPS6153866B2
Application number: JP54007362A
Authority: JP
Inventors: Koji Nomura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1979-01-24
Filing date: 1979-01-24
Publication date: 1986-11-19
Also published as: JPS5598856A

Description

【発明の詳細な説明】本発明は低雑音のプレナ形トランジスタの製造
に適用して好適な半導体装置の製造方法に関する
ものである。

第１図は従来のプレナ形トランジスタの断面図
である。このようなトランジスタを製造するには
次のような工程が用いられている。第１導電形の
半導体基板１の主表面にSiO₂などの酸化膜２を
形成し、この酸化膜の所定領域に周知の写真蝕刻
技術によつて窓を形成し、酸化膜２をマスクとし
てこの窓から第２導電形の不純物を拡散して第２
導電形のベース領域３を形成し、次にこのベース
領域３の表面上に酸化膜４を形成する。この酸化
膜４はベース領域３を形成するとき、高温の熱酸
化によつて同時に形成するのが一般的である。次
にベース領域３上の酸化膜４の所定領域に前記と
同様にして窓を形成し、酸化膜４をマスクとして
この窓から第１導電形の不純物を拡散して第１導
電形のエミツタ領域５を形成する。次いで、気相
成長法もしくは熱酸化法によつてエミツタ領域５
の表面に酸化膜６を形成した後、ベース領域３お
よびエミツタ領域５から電極を取り出すための窓
を各領域の所定部分に形成する。次いで、アルミ
ニウムなどの金属を蒸着し、周知のパターニング
を行つてベース電極７およびエミツタ電極８を形
成する。さらに半導体基板１の裏面上にはコレク
タ電極９を形成する。

このようにして製造したトランジスタは製造が
容易であり、かつ高性能であるという特徴を有す
るとともに、接合表面が酸化膜で保護されるので
特性が安定し信頼性が向上するなどの理由により
現在広く使用されている。しかしながら、前記説
明から明らかなように、不純物拡散のマスクとし
て用いた酸化膜が接合の表面にそのまま残つて表
面保護膜として用いられている。この酸化膜は工
程中の高温熱処理により得ているため、酸化膜と
基板表面との界面に、熱膨脹率の差から結晶欠陥
や熱歪が生じてしまう。このような結晶欠陥や熱
歪は再結合中心の原因となるため、従来のトラン
ジスタにおいては、表面領域に内部に比して非常
に多くの再結合中心を有している。特に、エミツ
タ、ベース接合では、エミツタ領域を形成する際
に高濃度の不純物が拡散されるため、接合近傍に
転位のような結晶欠陥が多数発生し、この結果こ
の部分に再結合中心が多く形成される。

また、接合の端部が半導体基板の表面で終端し
ているため、接合から注入されるキヤリアが表面
領域ではかなり多く、表面の結晶欠陥などの影響
を受けやすくなり、トランジスタの特性劣化を招
くという問題がある。すなわち、エミツタ領域か
らベース領域に注入された少数キヤリアの一部が
結晶欠陥に捕捉されて再結合を行ないベース電流
の増大をもたらし、電流増幅率を低下させてトラ
ンジスタの特性を劣化させる。また、結晶欠陥に
キヤリアの一部が捕捉されると電流にゆらぎを生
じ、低周波雑音を発生する原因になる。信頼性試
験などにおいて、結晶欠陥に起因する表面準位が
酸化膜と基板の界面近傍に発生し、この準位にキ
ヤリアが捕捉されてベース領域表面の電位を変動
させ、これがまたトランジスタの特性劣化の原因
になつている。

このように従来の製造方法においては、結晶欠
陥が生ずるため半導体装置の特性が劣化してしま
うという欠点があつた。

本発明はこのような従来の欠点を解決するため
になされたもので、その目的とするところは、結
晶欠陥などの発生を抑え、低雑音の特性が得られ
るような半導体装置の製造方法を提供することに
ある。

以下、本発明を実施例に基づいて詳細に説明す
る。

第２図は本発明に係る半導体装置の製造方法の
一実施例により製造したプレナ形トランジスタの
各製造工程における断面図である。第２図ａに示
すように、Ｎ形シリコンからなる半導体基板２１
の主表面に熱酸化法によりSiO₂からなる酸化膜
２２を4000〜6000Å程度の厚さに形成し、次いで
この酸化膜２２の所定の領域に周知の方法でパタ
ーニングを行なつて窓を形成した後、Ｐ形不純物
を拡散してＰ形のベース領域２３を形成する。こ
の場合、ベース領域２３の表面濃度は１×10¹⁸〜
５×10¹⁸cm^-3程度にするのが望ましい。なお、２
４はＰ形不純物の拡散時に形成された熱酸化膜で
ある。

次に、第２図ｂに示すように、熱酸化膜２４に
周知の方法でパターニングを行なつて窓２５ａ，
２５ｂを形成する。なお、熱酸化膜２４の膜厚は
酸化膜２２と同様4000〜6000Å程度に形成するの
が望ましく、これより膜厚が厚くなると窓２５
ａ，２５ｂの形成後に窓２５ａ，２５ｂの周辺部
に熱膨脹率の差による歪が生じやすくなり、特性
劣化の原因になる。次に、半導体基板２１の表面
に全面的に気相成長法により多結晶シリコン２６
を4000〜6000Å程度の厚さに形成した後、全面に
リンなどのＮ形不純物を拡散させて、ベース領域
２３上の窓２５ａ，２５ｂの部分にＮ形の低濃度
拡散不純物２７ａ，２７ｂをそれぞれ形成する。
この拡散では、不純物濃度が高くならないように
する必要があり、ベース領域２３の濃度とほぼ同
程度かこれよりやや高い程度になるように制御さ
れる。これによつてベース領域２３で良好な接合
ができるようになる。次に、多結晶シリコン２６
の表面に熱酸化法によりSiO₂からなる酸化膜２
８を2000〜3000Å程度の厚さに形成する。第２図
ｂはこの状態を示している。

次に、第２図ｃに示すように、酸化膜２８およ
び多結晶シリコン２６を抵濃度拡散不純物２７ａ
の周辺部および低濃度拡散不純物２７ｂの間の領
域だけ残して除去し、酸化膜２２および２８をマ
スクとしてＮ形不純物を高濃度に拡散して深い高
不純物濃度のエミツタ領域２９を形成する。この
ときの高温熱処理により、Ｎ形不純物がドープさ
れた多結晶シリコン２６から不純物が拡散され、
低不純物濃度のエミツタ領域３７ａおよび低不純
物濃度領域３７ｂが形成される。これらエミツタ
領域３７ａおよび低不純物濃度領域３７ｂの深さ
は、不純物濃度が低いため浅くなるが、エミツタ
領域２９の深さの1/3〜1/5程度にすることが望ま
しい。ここで、エミツタ領域２９の不純物濃度
は、素子特性の面からあまり高過ぎることは望ま
しくなく適当な値に設定される。したがつて拡散
温度も1100℃以下にすることが望ましい。この理
由はエミツタ接合近傍でのSiO₂による熱歪を極
力抑制するためである。なお、エミツタ領域２９
を形成するための窓を設けるときベース領域２３
上の多結晶シリコン２６も除去したが、これは、
後でベース電極を形成するときにこのベース電極
とエミツタ電極が導電性を有する多結晶シリコン
で連結される可能性があるからである。

次に、第２図ｄに示すように、表面に熱酸化法
もしくは気相成長法によりSiO₂の酸化膜３０を
形成した後、電極を形成すべき領域に周知の方法
によりコンタクト孔３１ａ，３１ｂを形成する。

次に、第２図ｅに示すように、表面にアルミニ
ウムなどの金属を蒸着し、周知の方法でパターニ
ングを行なうことによつてコンタクト孔３１ａの
部分にエミツタ電極３２、コンタクト孔３１ｂの
部分にベース電極３３をそれぞれ形成する。ま
た、同時に半導体基板２１の他方の主表面にコレ
クタ電極３４を形成する。このようにしてプレナ
形トランジスタが完成する。

このような製造方法によつて得られたトランジ
スタは、エミツタ領域が深い高不純物濃度のエミ
ツタ領域２９とこれを囲むように形成された浅い
低不純物濃度のエミツタ領域３７ａとの二つの領
域からなり、また、エミツタ領域３７ａの周辺に
は距離ｄ（第２図ｅに示す）離れてこれを囲むよ
う低不純物濃度領域３７ｂが形成され、さらにエ
ミツタ領域３７ａと低不純物濃度領域３７ｂを接
続するためにこれら領域と同導電形の不純物をド
ープされた多結晶シリコン２６が形成された構造
を有している。ここで、距離ｄは２〜５μ程度が
望ましく、これより大きくなると効果が著しく低
下するため上記範囲に入るように製造することが
重要である。また、エミツタ領域３７ａはベース
領域２３へのキヤリアの注入を抑制する機能を有
し、その濃度は前述のようにベース領域２３の表
面濃度とほぼ同じかそれよりもやや大きい程度に
することが望ましい。しかも、エミツタ領域３７
ａの接合の深さも0.5〜1.0μ程度に浅くする必要
がある。これは、拡散領域の抵抗を大きくしキヤ
リアがベース領域２３に注入するのを抑制するた
めである。また、低不純物濃度領域３７ｂはエミ
ツタ領域近傍のベース表面領域を小さくし、キヤ
リアの再結合面積を小さくして再結合を抑制する
機能を有している。そして、低不純物濃度領域３
７ｂをエミツタ領域と接続するのは、この領域が
電気的にフロートしていると動作状態の特性が不
安定になることが実験的に明らかになつたからで
ある。

したがつてこのような方法で製造したトランジ
スタは、表面近くの結晶欠陥や熱歪による再結合
中心が少なくなり、この結果、表面領域、特にエ
ミツタ接合近傍での再結合電流が減少して小電流
域での電流増幅率を大きくすることが可能にな
る。また、表面領域での注入効率を下げることに
より、電流のゆらぎを少なくして低雑音のトラン
ジスタが得られるようになる。

以上の実施例では、単位トランジスタに適用し
た例で説明したが、集積回路におけるトランジス
タに適用できるのは勿論である。また、半導体基
板としてＮ形シリコンを用いたが、Ｐ形シリコン
を用いて各領域を反対の導電形にすることもでき
る。

このように本発明に係る半導体装置の製造方法
によると、簡単かつ短かい工程で、表面近くの結
晶欠陥などを抑えることができ、低雑音で特性の
安定した半導体装置が得られる効果がある。

【図面の簡単な説明】

第１図は従来の方法で製造されたプレナ形トラ
ンジスタの断面図、第２図ａ〜ｅは本発明に係る
半導体装置の製造方法の一実施例により製造した
プレナ形トランジスタの各製造工程における断面
図である。２１……半導体基板、２２，２８，３０……酸
化膜、２３……ベース領域、２４……熱酸化膜、
２５ａ，２５ｂ……窓、２６……多結晶シリコ
ン、２７ａ，２７ｂ……低濃度拡散不純物、２
９，３７ａ……エミツタ領域、３１ａ，３１ｂ…
…コンタクト孔、３２……エミツタ電極、３３…
…ベース電極、３４……コレクタ電極、３７ｂ…
…低不純物濃度領域。

Claims

【特許請求の範囲】

１コレクタとなる第１導電形の半導体基板の表
面に第２導電形の不純物を拡散して第２導電形の
ベース領域を形成する工程と、このベース領域の
表面に絶縁膜を形成した後、エミツタ領域となる
第１の部分とこの部分の近傍に所定距離をおいて
これを囲むように配置される第２の部分の絶縁膜
を除去する工程と、半導体基板の表面に全面的に
多結晶シリコン層を形成し、さらに第１導電形の
不純物を拡散させてベース領域上の前記各部分に
選択的に第１導電形の低濃度拡散不純物を形成す
る工程と、多結晶シリコン層上に絶縁膜を形成し
た後、前記第１の部分の周辺部および第２の部分
とこの間の領域だけ残して他の部分の多結晶シリ
コン層と絶縁膜を除去する工程と、残つた絶縁膜
をマスクとして第１導電形の不純物を高濃度に拡
散して第１の部分に深い高不純物濃度のエミツタ
領域を形成するとともに、このときの熱処理によ
り第１の部分の周辺部と第２の部分の不純物を拡
散させて低不純物濃度領域をそれぞれ形成する工
程とからなることを特徴とする半導体装置の製造
方法。