JPH0225291B2 - - Google Patents
Info
- Publication number
- JPH0225291B2 JPH0225291B2 JP60118479A JP11847985A JPH0225291B2 JP H0225291 B2 JPH0225291 B2 JP H0225291B2 JP 60118479 A JP60118479 A JP 60118479A JP 11847985 A JP11847985 A JP 11847985A JP H0225291 B2 JPH0225291 B2 JP H0225291B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- resistors
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ化された双安定マルチバ
イブレータを含む波形整形回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform shaping circuit including a transistorized bistable multivibrator.
従来から分周回路等には双安定マルチバイブレ
ータが用いられており、その内でも回路構成が簡
単で外部負荷の変化に安定性の大きい固定バイア
スを用いた飽和形が多い。この双安定マルチバイ
ブレータと双安定マルチバイブレータを駆動する
トリガ回路とを含めて波形整形回路を構成してい
る。 Conventionally, bistable multivibrators have been used in frequency dividing circuits and the like, and among these, there are many saturated types that use a fixed bias, which have a simple circuit configuration and are highly stable against changes in external loads. A waveform shaping circuit includes this bistable multivibrator and a trigger circuit that drives the bistable multivibrator.
第1図は、従来の波形整形回路の一例を示し、
図において第一および第二のトランジスタ10お
よび11と抵抗6,7,8および9とで双安定マ
ルチバイブレータを構成し、端子1および2は電
源端子であり、通常端子2は接地されており、端
子4および5は出力端子である。第三および第四
のトランジスタ12および13と抵抗14および
15とでトリガ回路を構成しており、トランジス
タ10および11を駆動するためのものであり、
端子3はトリガ信号入力印加端子である。トラン
ジスタ10および11のエミツタは接地されてお
り、トランジスタ10のコレクタは抵抗6を通し
て電源端子1に接続されるとともに出力端子4に
接続されている。トランジスタ11のコレクタは
抵抗7を通して電源端子1に接続されるとともに
出力端子5に接続されている。トランジスタ10
および11のベースは抵抗8および9を通してト
ランジスタ11および10のコレクタに接続され
ている。トランジスタ12および13のエミツタ
はトランジスタ11および10のベースに接続さ
れており、トランジスタ12および13のベース
はトランジスタ13および12のコレクタに接続
されておりトランジスタ12および13のコレク
タは抵抗14および15を通して入力端子3に接
続されている。上記回路構成においてトランジス
タ10と11,12と13の特性が揃つており抵
抗6と7、8と9および14と15の抵抗値がほ
ぼ同等であることが好ましい。 FIG. 1 shows an example of a conventional waveform shaping circuit,
In the figure, first and second transistors 10 and 11 and resistors 6, 7, 8 and 9 constitute a bistable multivibrator, terminals 1 and 2 are power supply terminals, and terminal 2 is normally grounded. Terminals 4 and 5 are output terminals. A trigger circuit is configured by third and fourth transistors 12 and 13 and resistors 14 and 15, and is for driving transistors 10 and 11.
Terminal 3 is a trigger signal input application terminal. The emitters of transistors 10 and 11 are grounded, and the collector of transistor 10 is connected to power supply terminal 1 through resistor 6 and also to output terminal 4. The collector of the transistor 11 is connected to the power supply terminal 1 through the resistor 7 and also to the output terminal 5. transistor 10
The bases of and 11 are connected through resistors 8 and 9 to the collectors of transistors 11 and 10. The emitters of transistors 12 and 13 are connected to the bases of transistors 11 and 10, the bases of transistors 12 and 13 are connected to the collectors of transistors 13 and 12, and the collectors of transistors 12 and 13 are connected to the input through resistors 14 and 15. Connected to terminal 3. In the above circuit configuration, it is preferable that transistors 10 and 11, 12 and 13 have the same characteristics, and resistors 6 and 7, 8 and 9, and 14 and 15 have substantially the same resistance values.
かかる波形整形回路の動作は以下の如くであ
る。第一のトランジスタ10がオンのときには、
第二のトランジスタ11のベースにはトランジス
タ10の飽和電圧を抵抗8を通した電圧が印加さ
れているが、飽和電圧に対してトランジスタのベ
ース・エミツタ間順方向電圧が十分大きいためト
ランジスタ11はオフとなり、トランジスタ10
のベースには抵抗7および9で決まる電流が流れ
つづけ、一つの安定状態にある。いま入力端子3
に正のトリガ信号を加えたとすると、トランジス
タ12および13のエミツタ電位を比較するとト
ランジスタ13のエミツタ電位の方が高いためト
ランジスタ12がオンしてコレクタには抵抗14
で決まる電流がベースには抵抗15で決まる電流
がそれぞれ流れその和電流がエミツタを通してト
ランジスタ11のベースに流れ込むためトランジ
スタ11は強制的にオンになる。このときトラン
ジスタ11のコレクタ電位は下がり、この電圧は
トランジスタ10のベースに伝えられてこのトラ
ンジスタ10のコレクタ電流を減らすように働
き、この電流変化は抵抗6により検出されてトラ
ンジスタ11のベース電流を増すように働くの
で、最終的には、トランジスタ10がオフでトラ
ンジスタ11がオンという状態で安定する。この
ときトランジスタ13はオフ状態にある。 The operation of such a waveform shaping circuit is as follows. When the first transistor 10 is on,
The saturation voltage of the transistor 10 is applied to the base of the second transistor 11 through the resistor 8, but since the forward voltage between the base and emitter of the transistor is sufficiently large compared to the saturation voltage, the transistor 11 is turned off. So, transistor 10
The current determined by resistors 7 and 9 continues to flow through the base of , and is in a stable state. Now input terminal 3
If a positive trigger signal is applied to
The current determined by the resistor 15 flows through the base, and the sum of the currents flows into the base of the transistor 11 through the emitter, so that the transistor 11 is forcibly turned on. At this time, the collector potential of the transistor 11 decreases, and this voltage is transmitted to the base of the transistor 10 and acts to reduce the collector current of the transistor 10. This current change is detected by the resistor 6 and increases the base current of the transistor 11. Eventually, the transistor 10 is off and the transistor 11 is on, resulting in a stable state. At this time, transistor 13 is in an off state.
上記の動作を第2図に示すトリガ信号を加えた
場合について説明する。 The above operation will be explained in the case where the trigger signal shown in FIG. 2 is applied.
第2図に示すトリガ信号20は繰り返し周波数
1/Tでこの値は双安定マルチバイブレータの動
作がそれ以上の周波数で不安定となる分解能周波
数mより充分小さな値であり、正のバイレベル
期間の時間をtH、接地電位付近のロウレベル期間
の時間をtLとし、振幅をAで表わされる信号であ
る。出力端子4の信号状態は出力信号24として
表わされ、振幅Bで繰り返し周波数1/2Tであ
る。すなわち、今パルス信号20がロウレベル期
間にトランジスタ10がオンしトランジスタ11
がオフの安定状態にあるとし、パルス信号がハイ
レベルに増大する瞬間トランジスタ12がオンす
ることによりトランジスタ11がオン、トランジ
スタ10がオフの安定状態に転移し、パルス信号
20のハイレベルの期間トランジスタ12はオン
しておりロウレベルに減少した瞬間トランジスタ
12はオフするが、双安定マルチバイブレータの
一つの安定状態は続く。 The trigger signal 20 shown in FIG. 2 has a repetition frequency of 1/T, and this value is sufficiently smaller than the resolution frequency m at which the operation of the bistable multivibrator becomes unstable at frequencies above which the operation of the bistable multivibrator becomes unstable. This is a signal where the time is t H , the time of the low level period near the ground potential is t L , and the amplitude is represented by A. The signal state at output terminal 4 is represented as output signal 24, with amplitude B and repetition frequency 1/2T. That is, while the pulse signal 20 is at a low level, the transistor 10 is turned on and the transistor 11 is turned on.
Assuming that the transistor 12 is turned on at the moment when the pulse signal increases to a high level, the transistor 11 is turned on and the transistor 10 is turned off. 12 is on, and the instant the transistor 12 decreases to low level, it turns off, but one stable state of the bistable multivibrator continues.
次のハイレベルのパルス信号20により、トラ
ンジスタ13がオンして、上述したものとまつた
く対称の動作を経て元の安定状態に戻る。この様
なトランジスタ10(あるいは11)のオン、オ
フの状態が期間Tごとにいれかわり繰り返し周波
数1/2Tの方形波出力信号24が端子4および5よ
り出力される。またトランジスタ12(あるいは
13)はある(tH1)期間オン状態の後は次の
(tL1+tH2+tL2)期間カツトオフ状態にある。 The next high-level pulse signal 20 turns on the transistor 13, and returns to the original stable state through an operation completely symmetrical to that described above. The on/off state of the transistor 10 (or 11) is alternated every period T, and a square wave output signal 24 with a repetition frequency of 1/2T is output from the terminals 4 and 5. Further, after the transistor 12 (or 13) is in the on state for a certain period (t H1 ), it is in the cut-off state for the next (t L1 +t H2 +t L2 ) period.
かかる波形整形回路においてロウレベル期間tL
の短かい、すなわちデウテイサイクルtH/Tの大
きいパルス信号20が印加されるとハイレベル期
間tHのときオンしているトランジスタ12(ある
いは13)がロウレベルにパルス信号20が減少
してもトランジスタ12(あるいは13)がオン
状態にあり次のハイレベルのパルス信号時にもト
ランジスタ12(あるいは13)がオン状態を持
続し、双安定マルチバイブレータが転移しないこ
ととなる。これはハイレベル期間tHに飽和状態に
あるトランジスタ12(あるいは13)が駆動信
号のないロウレベル期間にその蓄積時間だけ飽和
状態にあり、それを経てオフ状態となるが、この
蓄積時間に対してロウレベル期間tLの方が短かい
パルス信号においてはトランジスタ12(あるい
は13)が常に飽和状態にあり、双安定マルチバ
イブレータを構成するトランジスタ10および1
1の片側のトランジスタ11(あるいは10)に
のみ駆動することとなり双安定マルチバイブレー
タは一つの安定状態を維持してしまうこととな
る。 In such a waveform shaping circuit, the low level period t L
When a short pulse signal 20 with a large duty cycle t H /T is applied, the transistor 12 (or 13) which is on during the high level period t H becomes low level even when the pulse signal 20 decreases. Since the transistor 12 (or 13) is in the on state, the transistor 12 (or 13) continues to be in the on state even at the time of the next high-level pulse signal, and the bistable multivibrator does not transition. This is because the transistor 12 (or 13), which is in a saturated state during the high level period tH , remains saturated for the accumulation time during the low level period when there is no drive signal, and then turns off. For pulse signals with a shorter low level period tL , transistor 12 (or 13) is always in a saturated state, and transistors 10 and 1 forming a bistable multivibrator
Since only the transistor 11 (or 10) on one side of the bistable multivibrator is driven, the bistable multivibrator maintains one stable state.
トランジスタの蓄積時間は、その素子の構造条
件、(例えばエピタキシヤル層厚等)特性(例え
ばエミツタ接地順方向電流増幅率hFE等)および
回路条件等により定まる。第3図は横軸にパルス
信号のロウレベル期間tLをとり、縦軸にパルス信
号の振幅をとつたときの双安定マルチバイブレー
タの安定動作領域を示す図であり、領域イが従来
の波形整形回路の安定動作領域である。第3図の
領域イの示す如く、同じ安定動作領域であつて
も、パルス信号のロウレベル期間tLが小さいとこ
ろではパルス信号の振幅範囲は狭くなる。これは
領域イの部分より小さい振幅では、双安定マルチ
バイブレータの安定状態を反転させるだけの駆動
電流が足りないためであり、又より大きい振幅で
は上述したトランジスタ12(あるいは13)の
蓄積時間がパルス信号のロウレベル期間tLより大
きいため常にトランジスタ12(あるいは13)
が飽和状態にあり双安定マルチバイブレータが反
転しないことを示すものである。 The storage time of a transistor is determined by the structural conditions of the element, characteristics (eg, epitaxial layer thickness, etc.) (eg, grounded emitter forward current amplification factor hFE , etc.), circuit conditions, etc. Figure 3 is a diagram showing the stable operating region of a bistable multivibrator when the horizontal axis is the low level period tL of the pulse signal and the vertical axis is the amplitude of the pulse signal. This is the stable operating area of the circuit. As shown by region A in FIG. 3, even in the same stable operation region, the amplitude range of the pulse signal becomes narrower where the low level period t L of the pulse signal is small. This is because when the amplitude is smaller than that in region A, there is insufficient drive current to reverse the stable state of the bistable multivibrator, and when the amplitude is larger, the accumulation time of the transistor 12 (or 13) described above is pulsed. Transistor 12 (or 13) is always active because it is longer than the low level period tL of the signal.
is in a saturated state and the bistable multivibrator does not reverse.
このように、従来の双安定マルチバイブレータ
とトリガ回路を含む波形整形回路においては、パ
ルス信号のデウテイサイクルが大となると双安定
マルチバイブレータの転移が行なわれず分周機能
を失うという欠点を有していた。更にパルス信号
のデウテイサイクルがやや小となつてもパルス信
号の振幅の変動に対して同じく双安定マルチバイ
ブレータが転移せず、パルス信号の振幅設定に非
常に困難となる。 As described above, the conventional waveform shaping circuit that includes a bistable multivibrator and a trigger circuit has the disadvantage that when the duty cycle of the pulse signal becomes large, the transition of the bistable multivibrator is not performed and the frequency dividing function is lost. was. Furthermore, even if the duty cycle of the pulse signal becomes a little small, the bistable multivibrator will not shift in response to fluctuations in the amplitude of the pulse signal, making it very difficult to set the amplitude of the pulse signal.
本発明は上記の欠点に鑑み簡単な回路構成でパ
ルス信号のデウテイサイクルを大きくとつても更
にパルス信号の振幅の変動に対しても双安定マル
チバイブレータの転移が行なわれ、分周機能を有
するとともにパルス信号の振幅設定も容易となる
波形整形回路を得ることにある。 In view of the above-mentioned drawbacks, the present invention increases the duty cycle of the pulse signal with a simple circuit configuration, and furthermore, the transition of the bistable multivibrator is performed even in response to fluctuations in the amplitude of the pulse signal, and the present invention has a frequency dividing function. It is also an object of the present invention to provide a waveform shaping circuit that facilitates setting of the amplitude of a pulse signal.
本発明によれば、第一および第二のトランジス
タを含む双安定マルチバイブレータと、第三およ
び第四のトランジスタを含むトリガ回路とで構成
した波形整形回路において、第三のトランジスタ
はそのエミツタが第二のトランジスタのベースに
接続され、ベースが第四のトランジスタのコレク
タに接続されており、第四のトランジスタはその
エミツタが第一のトランジスタのベースに接続さ
れ、ベースが第三のトランジスタのコレクタにベ
ースを接続されており、第三および第四のトラン
ジスタのコレクタには第一および第二の抵抗の一
端が夫々接続されており、これら第一および第二
の抵抗の他端共通接続点とトリガ入力端子との間
に第三の抵抗が接続されていることを特徴とする
波形整形回路が得られる。 According to the present invention, in the waveform shaping circuit configured with a bistable multivibrator including first and second transistors and a trigger circuit including third and fourth transistors, the third transistor has its emitter The fourth transistor has its emitter connected to the base of the first transistor and its base connected to the collector of the third transistor. The bases are connected, and the collectors of the third and fourth transistors are connected to one end of the first and second resistors, respectively, and the other end common connection point of these first and second resistors is connected to the trigger. A waveform shaping circuit characterized in that a third resistor is connected between the input terminal and the input terminal is obtained.
上記従来の波形整形回路におけるトリガ回路の
第三あるいは第四のトランジスタ12,13が飽
和状態を持続するため双安定マルチバイブレータ
が転移せず分周機能を失うということは第三およ
び第四のトランジスタ12,13が飽和したとき
の蓄積時間がパルス信号20のロウレベル期間tL
より大であることが原因であるから、第一乃至第
三の抵抗によつてパルス信号20のハイレベル期
間に第三あるいは第四のトランジスタ12,13
が飽和しない様にして、この蓄積時間を減少する
ことにより解決できる。 Since the third or fourth transistors 12 and 13 of the trigger circuit in the conventional waveform shaping circuit described above remain saturated, the bistable multivibrator does not transition and loses its frequency dividing function. The accumulation time when 12 and 13 are saturated is the low level period t L of the pulse signal 20
This is due to the fact that the transistors 12, 13 are
This can be solved by reducing the accumulation time so that it does not become saturated.
以下本発明に係る波形整形回路を実施例に基づ
き図面を参照しながら説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS A waveform shaping circuit according to the present invention will be described below based on embodiments with reference to the drawings.
この発明の波形整形回路のその一実施例を第4
図に示すが、従来の波形整形回路(第1図参照)
と同一箇所は同一符号を付してあり、異なるとこ
ろは第一および第二の抵抗14および15の接続
点を第四の抵抗17を通して入力端子3に接続し
たことである。第5図の実施例において、トリガ
回路の動作は正のパルス信号が加えられたときト
ランジスタ12がオンした場合は、そのコレクタ
電流およびベース電流は入力端子3から抵抗17
を通した後抵抗14および15を通して供給され
ることとなり、トランジスタ13がオンした場合
はそのコレクタ電流およびベース電流は入力端子
3から抵抗17を通した後、抵抗15および14
を通して供給されることとなる。このため正のパ
ルス信号印加時の抵抗14および15の接続点の
電圧は抵抗17で決まり、その値はトランジスタ
12(あるいは13)のベース電圧より高く更に
トランジスタ12(あるいは13)のコレクタ電
圧は抵抗14で決まる電圧だけ抵抗14および1
5の接続点の電圧より低くなる。即ちVBE12(13)>
VCE12(13)>Vsat12(13)となる様抵抗14,15およ
び17を適切に設定することによりトランジスタ
12(あるいは13)がオンしても飽和しないた
め第4図の実施例と同様トランジスタ12(ある
いは13)の蓄積時間を極めて減少することがで
き、デウテイサイクルの大きい振幅の大なパルス
信号においても充分安定な波形整形回路を得るこ
とができる。 An embodiment of the waveform shaping circuit of the present invention will be described in the fourth embodiment.
As shown in the figure, a conventional waveform shaping circuit (see Figure 1)
The same parts are given the same reference numerals, and the difference is that the connection point between the first and second resistors 14 and 15 is connected to the input terminal 3 through the fourth resistor 17. In the embodiment of FIG. 5, the operation of the trigger circuit is such that if the transistor 12 is turned on when a positive pulse signal is applied, its collector current and base current are transferred from the input terminal 3 to the resistor 17.
After passing through the resistors 14 and 15, the collector current and base current are supplied from the input terminal 3 to the resistors 15 and 14 after passing through the resistors 17 when the transistor 13 is turned on.
It will be supplied through. Therefore, the voltage at the connection point between resistors 14 and 15 when a positive pulse signal is applied is determined by resistor 17, and its value is higher than the base voltage of transistor 12 (or 13). resistor 14 and 1 by the voltage determined by 14
The voltage will be lower than the voltage at the connection point 5. That is, V BE12(13) >
By appropriately setting resistors 14, 15, and 17 so that V CE12(13) > V sat12(13), transistor 12 (or 13) will not saturate even if it is turned on, so the transistor 12 (or 13) accumulation time can be extremely reduced, and a sufficiently stable waveform shaping circuit can be obtained even for a large amplitude pulse signal with a large duty cycle.
上記説明では第一、第二、第三、および第四の
トランジスタはNPN型トランジスタを用いて記
述したが、これらトランジスタをPNP型トラン
ジスタを用いた場合でも本発明が有効であり同様
の効果が得られることは言うまでもない。 In the above explanation, the first, second, third, and fourth transistors were described using NPN transistors, but the present invention is effective and the same effects can be obtained even when PNP transistors are used as these transistors. Needless to say, it can be done.
以上の如く本発明によれば非常に簡単な構成で
従来の波形整形回路機能を損うことなくデウテイ
サイクルの大きいパルス信号時でも安定な回路動
作を行うことができる。 As described above, according to the present invention, it is possible to perform stable circuit operation even in the case of a pulse signal having a large duty cycle with a very simple configuration without impairing the function of a conventional waveform shaping circuit.
また本発明による波形整形回路では振幅の大き
いパルス信号時でも安定動作が得られるため、電
源電圧、周囲温度および素子のバラ付き等で起る
振幅の変動に対しても安定であるため波形整形回
路を構成する素子の設定も容易となる。 In addition, since the waveform shaping circuit according to the present invention can obtain stable operation even when a pulse signal has a large amplitude, it is stable even against fluctuations in amplitude caused by power supply voltage, ambient temperature, variations in elements, etc., so the waveform shaping circuit It also becomes easier to set up the elements that make up the .
さらにこの発明による波形整形回路は集積回路
化する場合に有効である。すなわち、集積回路で
得られるコンデンサの容量はせいぜい数10PF程度
であり、このコンデンサを含まないトランジスタ
と抵抗のみで構成することができ、また同一半導
体集積回路基板上で隣接配置したトランジスタあ
るいは抵抗は特性が揃つたものが得られるからで
ある。 Further, the waveform shaping circuit according to the present invention is effective when integrated into an integrated circuit. In other words, the capacitance of a capacitor that can be obtained in an integrated circuit is approximately several tens of PF at most, and it can be constructed with only transistors and resistors that do not include this capacitor, and transistors or resistors placed adjacent to each other on the same semiconductor integrated circuit board are This is because a product with uniform characteristics can be obtained.
第1図は従来の波形整形回路の回路図であり、
第2図はトリガパルス信号および出力信号の時間
に対する振幅の図であり、第3図はこの発明の効
果を説明するための時間(パルス信号のロウレベ
ル期間)に対するパルス信号の振幅で安定動作領
域を示すグラフであり、第4図はこの発明による
波形整形回路の一実施例を示す回路図である。
1,2……電源端子、3……入力端子、4,5
……出力端子、6,7,8,9,14,15,1
7……抵抗、10,11,12,13……トラン
ジスタ。
Figure 1 is a circuit diagram of a conventional waveform shaping circuit.
FIG. 2 is a diagram of the amplitude of the trigger pulse signal and the output signal with respect to time, and FIG. 3 is a diagram showing the stable operating region with the amplitude of the pulse signal with respect to time (low level period of the pulse signal) to explain the effects of the present invention. FIG. 4 is a circuit diagram showing an embodiment of the waveform shaping circuit according to the present invention. 1, 2...Power terminal, 3...Input terminal, 4,5
...Output terminal, 6, 7, 8, 9, 14, 15, 1
7...Resistor, 10,11,12,13...Transistor.
Claims (1)
第一のトランジスタのベースおよびコレクタが前
記第二のトランジスタのコレクタおよびベースに
夫夫結合された双安定マルチバイブレータと、第
三および第四のトランジスタ、第一および第二の
抵抗ならびにトリガ入力端子を有し、前記トリガ
入力端子に供給されたトリガ信号に応答して前記
双安定マルチバイブレータをトリガするトリガ回
路とを備え、前記第三のトランジスタのベースお
よびコレクタは前記第四のトランジスタのコレク
タおよびベースに夫々結合され、前記第三のトラ
ンジスタのコレクターエミツタ導電路は前記第一
の抵抗の一端と前記第一のトランジスタのベース
との間に設けられ、前記第四のトランジスタのコ
レクターエミツタ導電路は前記第二の抵抗の一端
と前記第二のトランジスタとベースとの間に設け
られ、前記第一および第二の抵抗の他端は共通接
続されている波形整形回路において、前記第一お
よび第二の抵抗の他端の共通接続点と前記トリガ
入力端子との間に前記第三および第四のトランジ
スタの飽和防止用の第三の抵抗が接続されている
ことを特徴とする波形整形回路。1 A bistable multivibrator having a first and a second transistor, the base and collector of the first transistor being coupled to the collector and base of the second transistor, and a third and fourth transistor. , a trigger circuit having first and second resistors and a trigger input terminal, the trigger circuit triggering the bistable multivibrator in response to a trigger signal applied to the trigger input terminal; A base and a collector are coupled to the collector and base of the fourth transistor, respectively, and a collector-emitter conductive path of the third transistor is provided between one end of the first resistor and the base of the first transistor. a collector-emitter conductive path of the fourth transistor is provided between one end of the second resistor and the second transistor and the base, and the other ends of the first and second resistors are commonly connected. In the waveform shaping circuit, a third resistor for preventing saturation of the third and fourth transistors is provided between a common connection point of the other ends of the first and second resistors and the trigger input terminal. A waveform shaping circuit characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (en) | 1985-05-31 | 1985-05-31 | Waveform shaping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118479A JPS6192027A (en) | 1985-05-31 | 1985-05-31 | Waveform shaping circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP214778A Division JPS5494861A (en) | 1978-01-11 | 1978-01-11 | Wave shape circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6192027A JPS6192027A (en) | 1986-05-10 |
| JPH0225291B2 true JPH0225291B2 (en) | 1990-06-01 |
Family
ID=14737691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118479A Granted JPS6192027A (en) | 1985-05-31 | 1985-05-31 | Waveform shaping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192027A (en) |
-
1985
- 1985-05-31 JP JP60118479A patent/JPS6192027A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6192027A (en) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2086680A (en) | Integratable single pulse circuit | |
| JPH0225291B2 (en) | ||
| JPS6220738B2 (en) | ||
| US3887823A (en) | Differential amplifier pulse delay circuit | |
| US3980901A (en) | Trigger pulse generator circuit | |
| JPH03227119A (en) | Ecl logic circuit | |
| JPS5951178B2 (en) | Pulse signal control circuit | |
| JPS6153893B2 (en) | ||
| JPH0416503Y2 (en) | ||
| JPS5832347Y2 (en) | complex integral circuit | |
| JPS5821234Y2 (en) | Tongue anti-multi vibrator | |
| JPH0438590Y2 (en) | ||
| JPS6247031B2 (en) | ||
| JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
| JPH0449701Y2 (en) | ||
| JPS6130341Y2 (en) | ||
| JP2914145B2 (en) | Pulse output circuit | |
| JPS5824514Y2 (en) | signal supply device | |
| JPS6115634B2 (en) | ||
| JPH0113463Y2 (en) | ||
| JPS6342620Y2 (en) | ||
| JPH0537549Y2 (en) | ||
| JPH0681024B2 (en) | Analog switch circuit | |
| JPH0343806B2 (en) | ||
| JPS6150410B2 (en) |