Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6245741B2 - - Google Patents
[go: Go Back, main page]

JPS6245741B2 - - Google Patents

Info

Publication number
JPS6245741B2
JPS6245741B2 JP53037972A JP3797278A JPS6245741B2 JP S6245741 B2 JPS6245741 B2 JP S6245741B2 JP 53037972 A JP53037972 A JP 53037972A JP 3797278 A JP3797278 A JP 3797278A JP S6245741 B2 JPS6245741 B2 JP S6245741B2
Authority
JP
Japan
Prior art keywords
circuit
time constant
capacitor
state
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53037972A
Other languages
Japanese (ja)
Other versions
JPS54127608A (en
Inventor
Hideyuki Nagashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP3797278A priority Critical patent/JPS54127608A/en
Publication of JPS54127608A publication Critical patent/JPS54127608A/en
Publication of JPS6245741B2 publication Critical patent/JPS6245741B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/64Automatic arrangements for answering calls; Automatic arrangements for recording messages for absent subscribers; Arrangements for recording conversations
    • H04M1/65Recording arrangements for recording a message from the calling party
    • H04M1/654Telephone line monitoring circuits therefor, e.g. ring detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M1/00Substation equipment, e.g. for use by subscribers
    • H04M1/82Line monitoring circuits for call progress or status discrimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 本発明は音声信号と話中音等の断続信号及び連
続信号とを判別する入力信号識別回路に関する。 電話回線からの呼出し信号に自動的に応答し、
呼出し者に応答用メツセージを送出した後呼出し
者からのメツセージを録音用テープに録音するよ
うにした所謂留守電話自動応対装置と呼ばれる装
置が一般に普及している。斯かる装置では呼出し
者からのメツセージを録音する録音時間を応答用
メツセージが録音されているエンドレステープの
一周により、又はタイマーによつて規定するよう
にしたものが一般的である。斯かる方法では録音
時間が規定されているため呼出し者からのメツセ
ージが長い場合には全てのメツセージを録音する
ことが出来ず呼出し者に多大な迷惑をけけること
になる。この問題を解決する方法として呼出し者
からの音声を検出し、該音声が続く限り録音状態
を維持するようにした所謂音声保持回路と呼ばれ
る回路が開発されている。 本発明は斯かる音声保持回路に適した入力信号
識別回路を提供しようとするものであり、以下図
面を参照して詳細に説明する。 第1図は本発明の一実施例、第2図〜第4図は
本発明の動作を説明するための波形図である。図
において、1は信号が印加される入力端子、2は
該入力端子1に印加された入力信号のレベルを調
整する可変抵抗器、3は入力信号のレベルが所定
値以上になるとオン状態に反転するスイツチング
トランジスター、4は前記スイツチングトランジ
スター3がオフ状態にあるとき抵抗5を通して充
電され、オン状態にあるとき抵抗6及びトランジ
スター3を通して放電されるコンデンサーであり
抵抗6と共に第1時定数回路を構成している。
8は前記第1時定数回路を構成するコンデンサ
ー4の充電電圧が上昇するとその出力信号のレベ
ルが反転するNAND回路、9は該NAND回路8の
出力信号によつてオン・オフ動作が制御されるト
ランジスター、10は前記NAND回路8の出力信
号のレベルを反転した信号を出力するNAND回路
である。11はNAND回路12,13と反転動作
時間を決定するコンデンサー14及び抵抗15よ
り構成されたワンシヨツトマルチバイブレーター
であり前記トランジスター9からオフからオン状
態へ反転したとき所定時間反転するように構成さ
れている。16はその充電電位によつて外部回路
17を制御するコンデンサー18及び充電時定数
を決定する抵抗19とより成る第2時定数回路で
ある。20及び21は夫々NAND回路10及びワ
ンシヨツトマルチバイブレーター11を構成する
NAND回路12の出力信号によつてオン・オフ動
作が制御されると共に前記コンデンサー18に充
電されている電荷を瞬時放電せしめる放電路を形
成するトランジスターであり、トランジスター2
0のエミツタは接地され、トランジスター21の
コレクタはコンデンサー18と抵抗19との接続
点に接続され、トランジスター21のエミツタと
トランジスター20のコレクタは接続されてい
る。尚斯かる回路への電源供給は入力信号識別動
作を必要とする場合に行なわれるように構成され
ている。例えば留守電話自動応対装置の音声保持
回路に採用した場合には呼出し者からのメツセー
ジを録音する状態に切換えられたとき電源が供給
されて本回路は動作を開始する。 以上の如く本発明は構成されており、次に入力
端子1に印加される信号の種類別の各動作につい
て第2図〜第4図の波形図を参照して説明する。 (1) 無信号及び低レベル信号の場合 この場合スイツチングトランジスター3はオ
フ状態にあるため電源が供給されると第1時定
数回路を構成するコンデンサー4の充電電位
は所定の時定数によつて上昇する。そしてその
充電電位がNAND回路8のシユレツシユホール
ド(TH)レベルを越えると該NAND回路8の
出力は高Hレベルにより低Lレベルに反転す
る。その結果オン状態にあつたトランジスター
9がオフ状態に反転しそのコレクタ電位が上昇
するワンシヨツトマルチバイプレーター11
構成するNAND回路12の入力端子にはHレベ
ルの信号が印加されることになるので該ワンシ
ヨツトマルチバイブレーター11は反転動作す
ることなくNAND回路12の出力はLレベルの
ままにある。またNAND回路8の出力がLレベ
ルに反転するとNAND回路10の出力がHレベ
ルとなりトランジスター20はバイアスされる
がトランジスター21はオフ状態にある。そし
て入力端子1に所定レベル以上の信号が印加さ
れないので前述した動作状態が保持されること
になる。従つて第2時定数回路16を構成する
コンデンサー18の放電回路は形成されること
はないので該コンデンサー18の充電電位は所
定の時定数によつて上昇する。そしてその充電
電位が所定Vレベルに達すると外部回路17が
作動し所定の動作を行なう。 (2) 連続信号の場合 この場合スイツチングトランジスター3は入
力端子1に印加される信号によつてオン状態を
保持することになるので第1時定数回路を構
成するコンデンサー4の充電電位は上昇しな
い。従つてNAND回路8の出力はHレベル、
NAND回路10の出力はLレベルとなりトラン
ジスター20はオフ状態にある。それ故第2時
定数回路16を構成するコンデンサー18の充
電電位は所定の時定数によつて上昇しその充電
電位がVレベルに達すると外部回路17が作動
し所定の動作を行なう。 (3) スイツチングトランジスター3のオフ状態が
所定の第1時間より短い断続信号の場合(第2
図) 入力端子1に第2図aのような信号が印加さ
れるとスイツチングトランジスター3はオン・
オフ動作を繰返すことになり、それに伴なつて
コンデンサー4は充放電動作を繰返す。その結
果b点の電位は第2図bに示すように変化する
が入力信号の無信号(低レベル)期間が短いた
めその電位はTHレベルを越えることはない。
従つてNAND回路8の出力点Cのレベルは第2
図CのようにH、NAND回路10の出力点dの
レベルは第2図dのようにL、ワンシヨツトマ
ルチバイブレーター11に構成するNAND回路
12の出力点fのレベルは第2図fのようにL
にある。それ故前述した連続信号の場合と同様
にトランジスター20がオフ状態にあるため第
2時定数回路16を構成するコンデンサー18
の充電電位は第2図gに示すように所定の時定
数によつて上昇し、その充電電位がVレベルに
達すると外部回路17が作動し所定の動作を行
なう。 (4) スイツチングトランジスター3がオン状態に
反転した後オフ状態に反転しそのオフ状態が所
定の第1時間より長く且つオン状態とオフ状態
との加算時間が所定の第2時間より短い断続信
号の場合(第3図) 入力端子1に第3図aのような信号が印加さ
れるとスイツチングトランジスター3はオン・
オフ動作を繰返すが、この場合オフ状態となる
時間が長いため第1時定数回路を構成するコ
ンデンサー4の充電電位は第3図bに示すよう
にTHレベルを越える。その結果NAND回路
8,10及びワンシヨツトマルチバイブレータ
11を構成するNAND回路12の出力点c,
d,fの出力レベルは夫々第3図c,d,fの
ように変化する。斯かる図より明らかなように
第3図aのような信号が入力端子1に印加され
るとトランジスター20及び21が共にp間で
オン状態となり第2時定数回路16を構成する
コンデンサー18の充電電荷はトランジスター
20,21を通して直ちに放電される。従つて
コンデンサー18の充電電位は第3図gのよう
に変化しVレベルを越えることはなく外部回路
17が動作することはない。 (5) スイツチングトランジスター3がオン状態に
反転した後オフ状態に反転しそのオフ状態が所
定の第1時間より長く且つオン状態とオフ状態
との加算時間が所定の第2時間より長い断続信
号の場合(第4図) 入力端子1に第4図aのような信号が印加さ
れるとスイツチングトランジスター3がオン・
オフ動作を繰返し該スイツチングトランジスタ
ー3のオン・オフ動作に伴なつて各部の波形は
第4図b〜fのように変化する。斯かる図より
明らかなようにトランジスター20のベースに
バイアスが与えられているときにはトランジス
ター21がオフ状態にあり、トランジスター2
1のベースにワンシヨツトマルチバブレーター
11の反転によりバイアスが与えられていると
きにはトランジスター20がオフ状態にあり、
第2時定数回路16を構成するコンデンサー1
8の放電回路は形成されない。従つてコンデン
サー18の充電電位は所定の時定数によつて上
昇しその充電電位がVレベルに達すると外部回
路17が作動し所定の動作を行なう。 以上のように本発明の入力信号識別動作は行な
われるが各項の説明は第2時定数回路16を構成
するコンデンサー18の充電電位がVレベルまで
上昇するために要する時間以上にわたつて入力端
子1に信号が印加された場合であり、4項の信号
が音声信号に相当する。 次に入力信号と本発明の回路の関係について説
明する。スイツチングトランジスター3がオン状
態及びオフ状態となる時間をT1,T2、第1時定
数回路を構成するコンデンサー4の充電電位が
THレベルに達するまでの時間をt1、ワンシヨツ
トマルチバイブレーター11の反転動作時間を
t2、コンデンサー4の放電時定数をt0とすると4
項で説明した外部回路17が動作しない条件は t1≦T2、T1+T2<t2−t1、t0<T1 となる。 尚本実施例では第1時定数回路のコンデンサ
ー4の充電電位の所定電位以上から未満への変化
によつてワンシヨツトマルチバイブレーター11
を反転せしめるようにしたが所定電位未満から以
上への変化によつて反転せしめるようにすること
も出来る。またコンデンサー4の充電時定数では
なく放電時定数を利用することも可能である。更
に第2時定数回路16を構成するコンデンサー1
8の放電回路をトランジスター20,21によつ
て形成したが論理素子を使用することも出来る。 以上に説明したように本発明の入力信号識別回
路によれば音声信号と話中音等の断続信号及び連
続信号とを判別することが出来るだけでなく、そ
の構成として充電電位によつて外部回路を制御す
るコンデンサーに充電されている電荷を瞬時放電
せしめる放電路を入力信号に応じて充電電位が変
化するコンデンサーの充電電位及び該コンデンサ
ーの電位変化により所定時間反転する反転回路の
出力信号によつて制御するようにしたので、第2
時定数回路のコンデンサーの充電電位が所定値に
なり外部回路が動作するまでに要する時間を一定
にすることが出来、本発明は留守電話自動応対装
置の音声保持回路として最適なものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input signal discrimination circuit that discriminates between a voice signal, an intermittent signal such as a busy tone, and a continuous signal. Automatically responds to a call signal from the telephone line,
2. Description of the Related Art A device called an automatic answering machine, which sends a response message to a caller and then records the message from the caller on a recording tape, is in general use. In such devices, the recording time for recording a message from a caller is generally determined by one rotation of the endless tape on which the response message is recorded, or by a timer. In such a method, since the recording time is specified, if the message from the caller is long, it is not possible to record the entire message, causing great inconvenience to the caller. As a method of solving this problem, a circuit called a so-called voice holding circuit has been developed which detects the voice from the caller and maintains the recording state as long as the voice continues. The present invention aims to provide an input signal identification circuit suitable for such a voice holding circuit, and will be described in detail below with reference to the drawings. FIG. 1 is an embodiment of the present invention, and FIGS. 2 to 4 are waveform charts for explaining the operation of the present invention. In the figure, 1 is an input terminal to which a signal is applied, 2 is a variable resistor that adjusts the level of the input signal applied to input terminal 1, and 3 is turned on when the level of the input signal exceeds a predetermined value. A switching transistor 4 is a capacitor that is charged through a resistor 5 when the switching transistor 3 is in an OFF state, and discharged through a resistor 6 and the transistor 3 when the switching transistor 3 is in an ON state. It consists of
Reference numeral 8 denotes a NAND circuit whose output signal level is inverted when the charging voltage of the capacitor 4 constituting the first time constant circuit 7 increases; and 9, an on/off operation is controlled by the output signal of the NAND circuit 8. The transistor 10 is a NAND circuit that outputs a signal obtained by inverting the level of the output signal of the NAND circuit 8. Reference numeral 11 denotes a one-shot multivibrator composed of NAND circuits 12 and 13, a capacitor 14 that determines the inversion operation time, and a resistor 15, and is configured to invert for a predetermined time when the transistor 9 inverts from the off state to the on state. There is. A second time constant circuit 16 is composed of a capacitor 18 that controls the external circuit 17 according to its charging potential, and a resistor 19 that determines the charging time constant. 20 and 21 constitute a NAND circuit 10 and a one-shot multivibrator 11, respectively.
The transistor 2 is a transistor whose on/off operation is controlled by the output signal of the NAND circuit 12 and which forms a discharge path for instantaneously discharging the charge stored in the capacitor 18.
The emitter of transistor 21 is grounded, the collector of transistor 21 is connected to the connection point between capacitor 18 and resistor 19, and the emitter of transistor 21 and the collector of transistor 20 are connected. It should be noted that power is supplied to such a circuit when an input signal identification operation is required. For example, when adopted as a voice holding circuit in an automatic answering machine, the circuit starts operating when power is supplied when the state is switched to recording a message from the caller. The present invention is constructed as described above.Next, each operation for each type of signal applied to the input terminal 1 will be explained with reference to the waveform diagrams of FIGS. 2 to 4. (1) In the case of no signal and low level signal In this case, the switching transistor 3 is in the off state, so when power is supplied, the charging potential of the capacitor 4 constituting the first time constant circuit 7 is changed according to a predetermined time constant. and rise. When the charging potential exceeds the threshold hold (TH) level of the NAND circuit 8, the output of the NAND circuit 8 is inverted from the high H level to the low L level. As a result, the transistor 9, which was in the on state, is reversed to the off state, and its collector potential increases.An H level signal is applied to the input terminal of the NAND circuit 12, which constitutes the one-shot multivibrator 11 . The one-shot multivibrator 11 does not perform an inverting operation, and the output of the NAND circuit 12 remains at the L level. Further, when the output of the NAND circuit 8 is inverted to the L level, the output of the NAND circuit 10 becomes the H level, and the transistor 20 is biased, but the transistor 21 is in the off state. Since no signal higher than a predetermined level is applied to the input terminal 1, the above-mentioned operating state is maintained. Therefore, a discharge circuit for the capacitor 18 constituting the second time constant circuit 16 is not formed, so that the charging potential of the capacitor 18 increases according to a predetermined time constant. When the charging potential reaches a predetermined V level, the external circuit 17 is activated and performs a predetermined operation. (2) Continuous signal case In this case, the switching transistor 3 is kept in the on state by the signal applied to the input terminal 1, so the charging potential of the capacitor 4 forming the first time constant circuit 7 increases. do not. Therefore, the output of the NAND circuit 8 is at H level,
The output of the NAND circuit 10 is at L level, and the transistor 20 is in an off state. Therefore, the charging potential of the capacitor 18 constituting the second time constant circuit 16 increases according to a predetermined time constant, and when the charging potential reaches the V level, the external circuit 17 is activated to perform a predetermined operation. (3) When the off state of the switching transistor 3 is an intermittent signal that is shorter than the predetermined first time (the second
Figure) When the signal shown in Figure 2a is applied to the input terminal 1, the switching transistor 3 turns on.
The off operation is repeated, and the capacitor 4 repeats the charging and discharging operation accordingly. As a result, the potential at point b changes as shown in FIG. 2b, but since the no-signal (low level) period of the input signal is short, the potential does not exceed the TH level.
Therefore, the level of the output point C of the NAND circuit 8 is the second level.
The level of the output point d of the NAND circuit 10 is H as shown in Figure C, the level of the output point d of the NAND circuit 10 is L as shown in Figure 2 d, and the level of the output point f of the NAND circuit 12 configured in the one-shot multivibrator 11 is as shown in Figure 2 f. niL
It is in. Therefore, as in the case of the continuous signal described above, since the transistor 20 is in the off state, the capacitor 18 constituting the second time constant circuit 16
The charging potential increases with a predetermined time constant as shown in FIG. 2g, and when the charging potential reaches the V level, the external circuit 17 is activated to perform a predetermined operation. (4) An intermittent signal in which the switching transistor 3 is inverted to the on state and then inverted to the off state, and the off state is longer than a predetermined first time and the addition time of the on state and off state is shorter than a predetermined second time. (Fig. 3) When a signal as shown in Fig. 3a is applied to the input terminal 1, the switching transistor 3 turns on.
The OFF operation is repeated, but in this case, since the OFF state takes a long time, the charging potential of the capacitor 4 constituting the first time constant circuit 7 exceeds the TH level as shown in FIG. 3B. As a result, the output point c of the NAND circuit 12 constituting the NAND circuits 8 and 10 and the one-shot multivibrator 11 ,
The output levels of d and f change as shown in FIG. 3, c, d, and f, respectively. As is clear from this figure, when a signal such as that shown in FIG . The charge is immediately discharged through transistors 20,21. Therefore, the charging potential of the capacitor 18 changes as shown in FIG. 3g, and does not exceed the V level, so that the external circuit 17 does not operate. (5) An intermittent signal in which the switching transistor 3 is inverted to the on state and then inverted to the off state, and the off state is longer than a predetermined first time and the addition time of the on state and off state is longer than a predetermined second time. (Fig. 4) When a signal as shown in Fig. 4 a is applied to the input terminal 1, the switching transistor 3 turns on.
As the switching transistor 3 repeats the OFF operation, the waveforms of the various parts change as shown in FIGS. 4b to 4f. As is clear from this figure, when a bias is applied to the base of transistor 20, transistor 21 is in an off state, and transistor 2
One-shot multi-vabrator on the base of 1
When the bias is applied by the inversion of 11 , the transistor 20 is in an off state;
Capacitor 1 forming second time constant circuit 16
No. 8 discharge circuit is formed. Therefore, the charging potential of the capacitor 18 rises with a predetermined time constant, and when the charging potential reaches the V level, the external circuit 17 is activated and performs a predetermined operation. As described above, the input signal identification operation of the present invention is performed , but the explanation of each item is as follows: This is a case where a signal is applied to item 1, and the signal of item 4 corresponds to the audio signal. Next, the relationship between input signals and the circuit of the present invention will be explained. The times when the switching transistor 3 is in the on state and the off state are T 1 and T 2 , and the charging potential of the capacitor 4 constituting the first time constant circuit 7 is
The time it takes to reach the TH level is t1 , and the reversal operation time of the one-shot multivibrator 11 is
t 2 , 4 if the discharge time constant of capacitor 4 is t 0
The conditions under which the external circuit 17 does not operate as described in Section 1 are t 1 ≦T 2 , T 1 +T 2 <t 2 −t 1 , and t 0 <T 1 . In this embodiment, the one - shot multivibrator 11
Although in the above embodiment, the voltage is reversed, it is also possible to reverse the voltage by changing the voltage from less than a predetermined potential to a predetermined potential. It is also possible to use the discharging time constant of the capacitor 4 instead of the charging time constant. Furthermore, a capacitor 1 constituting the second time constant circuit 16
Although the discharge circuit No. 8 is formed by transistors 20 and 21, logic elements may also be used. As explained above, the input signal identification circuit of the present invention not only can distinguish between audio signals, intermittent signals such as busy tones, and continuous signals, but also has a configuration that allows external circuits to be A discharge path that instantaneously discharges the electric charge stored in the capacitor is controlled by the charging potential of the capacitor whose charging potential changes according to the input signal and the output signal of the inverting circuit which is inverted for a predetermined time due to the change in the potential of the capacitor. Since I made it to control, the second
The time required for the charging potential of the capacitor of the time constant circuit to reach a predetermined value and the external circuit to operate can be made constant, and the present invention is most suitable as a voice holding circuit for an automatic answering machine.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例、第2〜第4図は本
発明の動作を説明するための波形図である。 主な図番の説明 3……スイツチングトランジ
スター、……第1時定数回路、11ワンシヨツ
トマルチバイブレーター、16……第2時定数回
路。
FIG. 1 is an embodiment of the present invention, and FIGS. 2 to 4 are waveform charts for explaining the operation of the present invention. Explanation of main figure numbers 3...Switching transistor, 7 ...First time constant circuit, 11 One-shot multivibrator, 16 ...Second time constant circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号に応じてオン・オフ動作を行なうス
イツチングトランジスターと、該スイツチングト
ランジスターのオン・オフ動作によつて充放電を
繰返すコンデンサーを含む第1時定数回路と、該
第1時定数回路を構成するコンデンサーの充電電
位の所定電位以上から未満へ又は未満から以上へ
の変化により反転し所定時間その状態を保持する
反転回路と、充電動作により充電電位が所定値に
達したとき外部回路を作動せしめるコンデンサー
を含む第2時定数回路と、共にオン状態にある時
前記第2時定数回路を構成するコンデンサーの充
電電荷を瞬時に放電せしめるべくその放電路内に
設けられた第1及び第2のスイツチング素子とよ
り成り、前記第1スイツチング素子のオン・オフ
動作を前記第1時定数回路を構成するコンデンサ
ーの充電電位の変化により制御すると共に前記第
2スイツチング素子のオン・オフ動作を前記反転
回路の出力信号により制御するようにしたことを
特徴とする入力信号識別回路。
1. A first time constant circuit including a switching transistor that performs on/off operations according to an input signal, a capacitor that is repeatedly charged and discharged by the on/off operations of the switching transistor, and the first time constant circuit. An inverting circuit that inverts when the charging potential of the constituting capacitor changes from above to below a predetermined potential or from below to above, and maintains that state for a predetermined period of time, and an external circuit that operates when the charging potential reaches a predetermined value due to charging operation. a second time constant circuit including a capacitor for discharging the second time constant circuit; and first and second time constant circuits provided in the discharge path for instantaneously discharging the charge of the capacitor constituting the second time constant circuit when both are in an on state. a switching element, which controls the on/off operation of the first switching element by changing the charging potential of the capacitor constituting the first time constant circuit, and controls the on/off operation of the second switching element by the inverting circuit. An input signal identification circuit characterized in that it is controlled by an output signal of.
JP3797278A 1978-03-27 1978-03-27 Input signal identification circuit Granted JPS54127608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3797278A JPS54127608A (en) 1978-03-27 1978-03-27 Input signal identification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3797278A JPS54127608A (en) 1978-03-27 1978-03-27 Input signal identification circuit

Publications (2)

Publication Number Publication Date
JPS54127608A JPS54127608A (en) 1979-10-03
JPS6245741B2 true JPS6245741B2 (en) 1987-09-29

Family

ID=12512468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3797278A Granted JPS54127608A (en) 1978-03-27 1978-03-27 Input signal identification circuit

Country Status (1)

Country Link
JP (1) JPS54127608A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138235U (en) * 1988-03-08 1989-09-21

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54125B2 (en) * 1974-03-06 1979-01-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138235U (en) * 1988-03-08 1989-09-21

Also Published As

Publication number Publication date
JPS54127608A (en) 1979-10-03

Similar Documents

Publication Publication Date Title
US3688043A (en) Timer circuit of an automatic telephone answering apparatus
JPS6245741B2 (en)
US4196318A (en) Electronically-switched multifrequency generator for providing tone signaling
EP0600515B1 (en) Transmission control circuit for use in TDMA communication device
JP3192226B2 (en) Pulse width / voltage conversion circuit
JP2627341B2 (en) Timer circuit
US5138464A (en) Instant program recording system of VCR
JPS5937604B2 (en) Shock noise prevention circuit
JPS5816377B2 (en) Denwatan Matsusouchiniokel Onseisuituchi Cairo
JPS6184693A (en) Chime sound generator
JPS60195753A (en) Sound-driven tape recorder
JPS6033647Y2 (en) Receiving circuit for ringing signal in answering machine
JPS6329309Y2 (en)
JPS5921569Y2 (en) calling circuit device
JPS6250016B2 (en)
JPH01245639A (en) Telephone set with last number redial memory erasing function
JPS6111763Y2 (en)
JP2640006B2 (en) Timer circuit
JPH0436622B2 (en)
JPS6241491Y2 (en)
JP2546239Y2 (en) Telephone line disconnection device
JPS5812785B2 (en) Rusbandenwasouchi Niokeru Shingohanbetsu Cairo
JPH0316111Y2 (en)
JP2648040B2 (en) Substrate potential supply circuit
JPS607426B2 (en) answering machine