JPS627705B2 - - Google Patents
Info
- Publication number
- JPS627705B2 JPS627705B2 JP51076948A JP7694876A JPS627705B2 JP S627705 B2 JPS627705 B2 JP S627705B2 JP 51076948 A JP51076948 A JP 51076948A JP 7694876 A JP7694876 A JP 7694876A JP S627705 B2 JPS627705 B2 JP S627705B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- type
- transistor
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 229920006395 saturated elastomer Polymers 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特にベース電
極用金属とコレクタ領域とが接触してなるトラン
ジスタの製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a transistor in which a base electrode metal and a collector region are in contact with each other.
従来、高速スイツチング用としてコレクタ電圧
クランプ用のシヨツトキバリアダイオードが接続
された非飽和型トランジスタを含む回路を同一半
導体基板上に形成する場合には、飽和型トランジ
スタと共に二種類のトランジスタを形成しなけれ
ばならなかつた。そのため製造歩留りの低下のみ
に限らず半導体基板面積の増加を招いていた。 Conventionally, when forming a circuit including a non-saturated transistor connected to a shot barrier diode for collector voltage clamping on the same semiconductor substrate for high-speed switching, it was necessary to form two types of transistors together with a saturated transistor. It was impossible. This not only causes a decrease in manufacturing yield but also an increase in the area of the semiconductor substrate.
本発明の目的は非飽和型トランジスタ及び飽和
型トランジスタ動作をするマルチコレクタトラン
ジスタを得るための製造方法を提供することであ
る。 An object of the present invention is to provide a manufacturing method for obtaining a multi-collector transistor that operates as a non-saturated transistor and as a saturated transistor.
次に本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の製造方法を拡散コレクタ形マ
ルチコレクタトランジスタに実施した場合の一実
施例の断面図でP-基板１、Ｎ型コレクタ領域
２、Ｐ型チヤネルストツパー３、Ｐ型ベース領域
４、N+型コレクタ領域５及び６、N+型エミツタ
領域７、シヨツトキバリアダイオード部８、酸化
膜９及びコレクタ電極用金属１０及び１１とベー
ス及びエミツタ金属配線１２と１３を含む。第２
図は第１図の拡散コレクタ形マルチコレクタトラ
ンジスタの等価回路を示す回路図で、図中抵抗
R1及びR2はシヨツトキバリアダイオード部８と
コレクタ電極金属１０及び１１と間におけるコレ
クタ領域４の拡散抵抗で、Ｄはシヨツトキバリア
ダイオードである。また抵抗R1とR2は、
R1≪R2
の関係があり、且つN+型コレクタ領域６はシヨ
ツトキバリアダイオードＤがコレクタ１４の電圧
クランプ作用を阻止しない程度の大きさを持つよ
うに配置されている。 FIG. 1 is a cross - sectional view of an embodiment in which the manufacturing method of the present invention is applied to a diffused collector type multi-collector transistor. 4, N + type collector regions 5 and 6, N + type emitter region 7, shot barrier diode section 8, oxide film 9, collector electrode metals 10 and 11, and base and emitter metal wirings 12 and 13. Second
The figure is a circuit diagram showing the equivalent circuit of the diffused collector type multi-collector transistor shown in Figure 1.
R 1 and R 2 are the diffusion resistances of the collector region 4 between the shot barrier diode section 8 and the collector electrode metals 10 and 11, and D is the shot barrier diode. Furthermore, the resistors R 1 and R 2 have a relationship such that R 1 << R 2 , and the N + type collector region 6 has a size such that the shot barrier diode D does not block the voltage clamping action of the collector 14. It is located.
本発明によればマルチコレクタトランジスタ１
８はコレクタ端子１４を使用すれば、シヨツトキ
バリアダイオードＤのコレクタ電圧クランプ作用
によつて非飽和型トランジスタとなるので高速ス
イツチング動作が可能であり、またコレクタ端子
１５を使用すれば、高抵抗R2によつてシヨツト
キバリアダイオードＤのコレクタ電圧クランプ作
用が阻止されるため飽和型トランジスタとなつて
低速スイツチング動作が可能となる。 According to the invention, the multi-collector transistor 1
If collector terminal 14 is used, transistor 8 becomes a non-saturated transistor due to the collector voltage clamping action of shot barrier diode D, allowing high-speed switching operation, and if collector terminal 15 is used, high-resistance R 2 prevents the collector voltage clamping action of the shot barrier diode D, so that it becomes a saturation type transistor and can perform low-speed switching operation.
従つてコレクタ端子１４と１５のどちらか一方
を使用することにより高速性と低速性のスイツチ
ングを得ることができる。即ち、配線工程もしく
は電極用コンタクト窓開け工程で高速性のスイツ
チングと低速性のスイツチングの選択が可能であ
るため、ゲートアレー、マスクROM等と組み合
わせた場合機能の多様化が容易となる。またコレ
クタ端子１４を使用した場合には、逆方向NPN
トランジスタの電流増幅率やＰ型ベース領域４と
P-型基板１との間における寄生PNPトランジス
タ効果が非常に小さい。更にコレクタ端子１５を
使用した場合には逆方向NPNトランジスタの電
流増幅率が大きいため、I2L回路などには有効で
ある。 Therefore, by using either one of the collector terminals 14 and 15, high-speed and low-speed switching can be achieved. That is, since it is possible to select between high-speed switching and low-speed switching in the wiring process or electrode contact window opening process, it is easy to diversify functions when combined with gate arrays, mask ROMs, etc. In addition, when collector terminal 14 is used, reverse direction NPN
Current amplification factor of transistor and P type base region 4
The parasitic PNP transistor effect between the P - type substrate 1 and the P - type substrate 1 is extremely small. Furthermore, when the collector terminal 15 is used, the current amplification factor of the reverse direction NPN transistor is large, so it is effective for I 2 L circuits and the like.
なお、第１図に示した拡散コレクタ型マルチコ
レクタトランジスタは次の様にして形成される。
P-型基板１に、Ｐ，Ａs，Ｓb等のＮ型不純物を拡
散してＮ型コレクタ領域２を形成後、Ｐ型チヤネ
ルストツパー３とＰ型ベース領域４を同時に形成
し、続いてN+型コレクタ領域５及び６とN+型エ
ミツタ領域７を形成し、最後にコレクタ・ベース
及びエミツタ電極金属１０，１１及び１２，１３
を形成する。この時ベース電極金属１２とコレク
タ領域２との接触部にシヨツトキバリア障壁が形
成される。 The diffused collector type multi-collector transistor shown in FIG. 1 is formed as follows.
After forming an N - type collector region 2 by diffusing N-type impurities such as P, As , and S b into a P - type substrate 1, a P-type channel stopper 3 and a P-type base region 4 are simultaneously formed, and then N + type collector regions 5 and 6 and N + type emitter region 7 are formed, and finally collector base and emitter electrode metals 10, 11 and 12, 13 are formed.
form. At this time, a shot barrier is formed at the contact portion between the base electrode metal 12 and the collector region 2.
以上は、本発明の製造方法を拡散コレクタ型マ
ルチコレクタトランジスタに使用した一実施例で
あるが、３重拡散型トランジスタ或いはエピタキ
シヤル拡散法によるトランジスタについても本発
明の製造方法が適用できることは勿論である。 The above is an example in which the manufacturing method of the present invention is applied to a diffused collector type multi-collector transistor, but it goes without saying that the manufacturing method of the present invention can also be applied to triple diffused type transistors or transistors made by the epitaxial diffusion method. be.
このように本発明は、ベース電極金属とコレク
タ領域との接触部に形成されたシヨツトキ障壁に
より、電圧クランプ作用を受ける第１のコレクタ
電極と、電圧クランプ作用を受けない第２のコレ
クタ電極を有するマルチコレクタトランジスタの
製造方法を得るもので、飽和型及び非飽和型トラ
ンジスタを１個のトランジスタで達成し得る製造
方法として極めて有効である。 As described above, the present invention has a first collector electrode that is subjected to a voltage clamping action by the shot barrier formed at the contact portion between the base electrode metal and the collector region, and a second collector electrode that is not subjected to the voltage clamping action. The present invention provides a method for manufacturing a multi-collector transistor, which is extremely effective as a method for manufacturing saturated and non-saturated transistors in one transistor.
第１図は本発明の製造方法の一実施例を示す断
面図、第２図は第１図の等価回路を示す回路図で
ある。
１……P-型基板、２……Ｎ型コレクタ領域、
３……Ｐ型チヤネルストツパー、４……Ｐ型ベー
ス領域、５，６……N+型コレクタ領域、７……
N+型エミツタ領域、８……シヨツトキバリアダ
イオード部、９……酸化膜、１０，１１……コレ
クタ電極金属、１２……ベース電極金属、１３…
…エミツタ電極金属、１４，１５……コレクタ端
子、１６……ベース端子、１７……エミツタ端
子。
FIG. 1 is a sectional view showing an embodiment of the manufacturing method of the present invention, and FIG. 2 is a circuit diagram showing an equivalent circuit of FIG. 1...P - type substrate, 2...N-type collector region,
3...P type channel stopper, 4...P type base region, 5, 6...N + type collector region, 7...
N + type emitter region, 8... shot barrier diode section, 9... oxide film, 10, 11... collector electrode metal, 12... base electrode metal, 13...
... Emitter electrode metal, 14, 15... Collector terminal, 16... Base terminal, 17... Emitter terminal.
Claims (1)
シヨツトキ障壁を形成する接触部の近くのコレク
タ領域に第１の高濃度コレクタ不純物領域を形成
し、該接触部とは離れた該コレクタ領域に第２の
高濃度コレクタ不純物領域の形成された半導体基
板を準備する工程と、前記第１および第２の高濃
度コレクタ不純物領域の一方に選択的に接続する
コレクタ取り出し電極配線を形成する工程とを有
し、前記第１の高濃度コレクタ不純物領域からコ
レクタ取り出し電極配線が取り出されたときは電
圧クランプ作用の大きいトランジスタ特性を、前
記第２の高濃度コレクタ不純物領域からコレクタ
取り出し電極配線が取り出されたときは電圧クラ
ンプ作用の小さいトランジスタ特性を実現するこ
とを特徴とする半導体装置の製造方法。1. A first highly concentrated collector impurity region is formed in the collector region near a contact portion that contacts the base electrode metal and the collector region to form a shot barrier, and a second highly concentrated collector impurity region is formed in the collector region away from the contact portion. the step of preparing a semiconductor substrate on which a high concentration collector impurity region is formed; and the step of forming a collector lead-out electrode wiring selectively connected to one of the first and second high concentration collector impurity regions. , when the collector lead-out electrode wiring is taken out from the first high-concentration collector impurity region, the transistor characteristics have a large voltage clamping effect, and when the collector lead-out electrode wiring is taken out from the second high-concentration collector impurity region, A method of manufacturing a semiconductor device characterized by realizing transistor characteristics with a small voltage clamping effect.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7694876A JPS533071A (en) | 1976-06-29 | 1976-06-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7694876A JPS533071A (en) | 1976-06-29 | 1976-06-29 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS533071A JPS533071A (en) | 1978-01-12 |
| JPS627705B2 true JPS627705B2 (en) | 1987-02-18 |
Family
ID=13619974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7694876A Granted JPS533071A (en) | 1976-06-29 | 1976-06-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS533071A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156458A (en) * | 1984-08-28 | 1986-03-22 | Matsushita Electronics Corp | semiconductor equipment |
| JPH023267A (en) * | 1988-06-17 | 1990-01-08 | Fujitsu Ltd | Relay driving circuit |
-
1976
- 1976-06-29 JP JP7694876A patent/JPS533071A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS533071A (en) | 1978-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3253197A (en) | Transistor having a relatively high inverse alpha | |
| US4380021A (en) | Semiconductor integrated circuit | |
| JPS61147572A (en) | Semiconductor device and manufacture thereof | |
| JPS627705B2 (en) | ||
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| JPS625346B2 (en) | ||
| JPS6028395B2 (en) | bipolar lateral transistor | |
| US3309244A (en) | Alloy-diffused method for producing semiconductor devices | |
| JPH05864B2 (en) | ||
| JP3128958B2 (en) | Semiconductor integrated circuit | |
| JPS6060753A (en) | semiconductor equipment | |
| KR940008215B1 (en) | Bidirectional transistor device | |
| JPS60119769A (en) | Semiconductor device | |
| JPH0412031B2 (en) | ||
| JP2953623B2 (en) | Planar thyristor | |
| JPH0715134Y2 (en) | Semiconductor device | |
| JP2771311B2 (en) | Semiconductor device | |
| JPH0575035A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPS6360552B2 (en) | ||
| JPS6070756A (en) | Monolithic darlington transistor | |
| JPS6116569A (en) | Semiconductor integrated circuit device | |
| JPS6030106B2 (en) | complementary integrated circuit | |
| JPS62109360A (en) | Manufacture of darlington transistor | |
| JPS6223466B2 (en) | ||
| JPS6129152B2 (en) |