JPS628938B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の電気特性を連続的に試験
してこれらを良品と不良品とに選別する半導体装
置用試験装置において、連続的に供給される半導
体装置の試験を行なつた後、これを次段部へシユ
ートするための試験ヘツド装置に関する。 〔発明の技術的背景とその問題点〕 例えばIC（半導体集積回路装置）等の半導体
装置では、製造された個々の製品について電気的
な特性試験を行ない、これらを良品および不良品
に選別することが必要とされる。そして、大量の
IC製品等を連続的かつ自動的に上記の試験を行
なうために、所謂高速ハンドラーを備えた試験装
置が従来から使用されている。 第１図は上記従来の半導体装置用試験装置を示
す概略説明図である。同図において、１は連続的
に供給される半導体装置を単列に並べるための試
験前シユート部である。該試験前シユート部１で
単列に並べられた半導体装置a₁，a₂……………
は、試験前シユート部１のすぐ下流に配設された
試験ヘツド部２へ一個づつシユートされるように
なつている。試験ヘツド部２ではシユートされて
来た半導体装置の電気特性が試験され、良品か不
良品かを判定された半導体装置は選別シユート部
３へシユートされる。そして、試験ヘツド部２が
空になつた後、次の半導体装置が試験前シユート
部１からシユートされて来る。なお、上記半導体
装置の試験は、試験ヘツド部２に接続された図示
しない試験器で行なわれる。他方、選別シユート
部３は、試験ヘツド部２からシユートされて来た
半導体装置が良品である場合には前記図示しない
試験器からの指令を受けてこれをそのすぐ下流に
配設されている良品シユート部４へシユートす
る。また、シユートされて来た半導体装置が不良
品である場合には、選別シユート部３は前記図示
しない試験器からの指令により90゜回転し、回転
した向きに配設されている不良品シユート部５へ
不良品半導体装置をシユートするようになつてい
る。 このように、従来の半導体装置用試験装置は試
験ヘツド部２が１個しか具備されておらず、全体
的に単列のシユート回路系として構成されてい
た。しかも、試験ヘツド部２は同時に複数の検体
を試験できるように構成されていなかつたから、
順次１個づつ半導体装置を試験ヘツド部２に供給
し、１個づつその試験を行なうというシステムを
採用せざるを得ず、その間のロス時間がかなり大
きいという問題があつた。更には、不良品と判定
された半導体装置を不良品シユート部５へシユー
トする際には選別シユート部３を回転させなけれ
ばならず、このときにもロス時間が生じるという
問題があつた。これらの要因により、従来の半導
体装置用試験装置では全体のマシーンインデツク
スが約1.0〜15秒とかなり大きくならざるを得
ず、これが作業能率の向上ひいては全体的な生産
性の向上を計る上で大きな障害となつていた。 ところで、上述したところから明らかなよう
に、マシーンインデツクスの小さい能率的な半導
体装置用試験装置を構成するための基本的な構想
として次の二点を挙げることができる。第１に
は、試験装置における半導体装置のシユート回路
系を複数の並列したシユート回路系とし、その
夫々に試験ヘツド部を含ませることである。第２
には、個々の試験ヘツド部で同時に複数個の半導
体装置を試験できるようにすることである。この
ような半導体装置を実現するためには、上記二つ
の要件に適合した試験ヘツド装置が必要とされ
る。 因みに、このような観点から第１図に示した従
来の半導体装置用試験装置における試験ヘツド部
２の具体的な構造を検討すれば次の通りである。
第２図は前記試験ヘツド部２の概略構造を示す平
面図である。同図に示すように、試験ヘツド部２
には上方および下方支持板で限定されたシユート
列６が形成されており、半導体装置は試験前シユ
ート部１からこのシユート列内へシユートされて
来る。該シユート列の下端部には小型エアシリン
ダ（以下、ペンエアシリンダと記す）８が設けら
れており、半導体装置がシユートされて来るとこ
のペンエアシリンダ７のピストンロツドがシユー
ト列内に突出して半導体装置を係留する（以下の
説明では、この動作をペンエアシリンダの突出と
いう）。半導体装置の係留位置には図示しない試
験器に接続された接触子８が設けられている。該
接触子８は係留された半導体装置の外部リードに
接触することにより、前記図示しない試験器で半
導体装置の試験が行なわれる。接触子８の上端部
には下流に向けてブローノズル９が設けられてお
り、係留された半導体装置の試験が終ると、ペン
エアシリンダ７が引込むと同時にブローノズル９
が吹出すことにより係留が解除された半導体装置
を選別シユート部３へシユートするようになつて
いる。 さて、上記のような従来の試験ヘツド部をその
まま用い、試験ヘツド部を含む複数のシユート回
路系を構成しようとすれば、同様の試験ヘツド部
を複数個並設しなければならない。また、上記の
試験ヘツド部による限り、一つの試験ヘツド部で
同時に複数の半導体装置を試験することはできな
い。従つて、前述した二つの基本的な構想によつ
てマシーンインデツクスの小さい能率的な半導体
装置用試験装置を実現するためには、このような
構想に適合した新らしい試験ヘツド装置が必要と
される。 〔発明の目的〕 本発明の第１の目的は、その一つのシユート列
で複数個の半導体装置の電気特性試験を同時に行
なうことのできる試験ヘツド装置を提供すること
である。 本発明の第２の目的は、同時に試験が行なわれ
た複数個の半導体装置の全部について、これらを
次段部へシユートする際のシユートタイミングを
完全に制御できる試験ヘツド装置を提供すること
である。 本発明の第３の目的は、半導体装置の試験が行
なわれるシユート列を複数並列に設けた試験ヘツ
ド部を提供することである。 本発明のより一般的な目的は、既述した二つの
基本的な構想によるマシーンインデツクスの小さ
い半導体装置用試験装置の実現を可能とする稼動
率の高い試験ヘツド装置を提供することである。 なお、記述した第１の基本的な構想を実現する
ためには、試験ヘツド部を複数並列に設けたり、
第３の目的で述べたように試験ヘツド装置に複数
の並列したシユート列を設けるだけでは足りず、
試験前シユート部から単列で供給される半導体装
置を複数の並列したシユート回路に分配する分配
シユート装置が必要とされるが、これは本発明の
範囲外である。 また、既述した第２の基本的な構想を実現する
ためには前記第１の目的を達成するだけでは足り
ず、半導体装置用試験装置の全体に亘つてこれを
可能とするシユート機構が必要とされる。これに
ついては前記第２の目的として本発明にも含まれ
ている。 更に、本発明の試験ヘツド装置を用いた半導体
装置用試験装置では、これに対応し得る新しい選
別シユート部が必要とされるが、これは本発明の
範囲外である。 〔発明の概要〕 本発明の試験ヘツド装置における第１の特徴
は、半導体装置の外部リードに接触してその電気
特性を試験するための接触子を試験ヘツド装置の
シユート列に沿つて複数設けたことである。 本発明の試験ヘツド装置における第２の特徴
は、そのシユート列に半導体装置がシユートされ
て来たことを検知する検知器と、該検知器の検知
信号によりシユート列に突出して半導体装置を前
記接触子の位置に係留させるペンエアシリンダ
と、該ペンエアシリンダの係留解除と同期して半
導体装置を次段部へシユートするブローノズルと
を一組とするシユートタイミング制御機構を前記
個々の接触子について一組づつ設けたことであ
る。 上記第１および第２の特徴によつて、本発明に
おける前記第１および第２の目的を達成すること
ができる。 本発明の試験ヘツド装置における第３の特徴
は、上記第１および第２の特徴を備えた複数のシ
ユート列を並列に設けたことである。 〔発明の実施例〕 第３図は本発明の一実施例になる試験ヘツド装
置の概略構造を示す平面図であり、第４図は第３
図−線方向から見た側面図である。これらの
図において、１１は試験ヘツド装置である。該試
験ヘツド装置１１には第４図に示されるように下
方支持枠１２および上方支持枠１３で限定された
シユート列１４_１，１４_２が並列に形成されてい
る。シユート列１４_１の下方部位および上方部位
には半導体装置の外部リードに接触してその電気
特性の試験を行なうための接触子１５ａ，１５ｂ
が設けられている。同様にシユート列１４_２にも
シユート列に沿つた二つの接触子１５ｃ，１５ｄ
が設けられている。これらの接触子１５ａ〜１５
ｄの夫々には、第４図に示すように駆動シリンダ
１６ａ〜１６ｄが付設されており、該駆動シリン
ダにより夫々の接触子１５ａ〜１５ｄはシユート
列内に突出あるいはシユート列から後退するよう
になつている。シユート列１４_１における前記接
触子１５ａの位置には光フアイバーセンサによる
検知器１７ａが埋設されている。この検知器１７
ａは半導体装置がシユートされて来たことを検知
し、また接触子が突出して半導体装置の外部リー
ドに接触したことを検知するためのものである。
また、接触子１５ａの下流側にはペンエアシリン
ダ１８ａが設けられている。該ペンエアシリンダ
は検知器１７ａがシユートされて来た半導体装置
を検知したときにシユート列１４ａ内に突出し、
半導体装置をその外部リードが適正に接触子１５
ａに接触し得る位置に係留する。他方、接触子１
５ａの上流側にはシユート列１４_１の下流側に向
けたブローノズル１９ａが設けられている。該ブ
ローノズル１９ａは、接触子１５ａおよびペンエ
アシリンダ１８ａの後退と同期して低圧エアを噴
出することにより係留の解除された半導体装置を
次段部へシユートするためのものである。第４図
に示すように、上記ペンエアシリンダ１８ａおよ
びブローノズル１９ａの先端部は上方支持枠１３
に埋設されている。なお、上記検知器１７ａ、ペ
ンエアシリンダ１８ａおよびブローノズル１９ａ
は一組のシユートタイミング制御機構を構成して
いる。そして、シユート列１４_１には接触子１５
ｂについても同様のシユートタイミング機構１７
ｂ，１８ｂ，１９ｂが設けられ、更にシユート列
１４_２にも接触子１５ｃ，１５ｄの位置に夫々同
じ構成からなるシユートタイミング制御機構１７
ｃ，１８ｃ，１９ｃおよび１７ｄ，１８ｄ，１９
ｄが設けられている。 なお、図中２０は並列した二つのシユート列２
１_１，２１_２を含む分配シユート装置である。こ
の分配シユート装置２０は、半導体装置用試験装
置において試験前シユート部から単列に並んでシ
ユートされて来る半導体装置を、上記構成からな
る試験ヘツド装置１１のシユート列１４_１，１４
_２の夫々に分配してシユートするものである。ま
た、３０は二つのシユート列３１_１，３１_２を含
む選別シユート装置であり、試験ヘツド装置１１
のシユート列１４_１，１４_２からシユートされて
来る試験の終了した半導体装置を良品と不良品と
に選別するためのものである。既述のように、こ
れら自体は本発明の範囲外であるからこれ以上の
説明は省略し、以下の説明で必要に応じてその作
用を説明することにする。 次に、上記構成からなる試験ヘツド装置１１の
作用を説明する。図示の状態において、分配シユ
ート装置２０のシユート列２１_１には２個の半導
体装置が収容されており、シユート列２１_２は空
であるとする。また、試験ヘツド装置１１のシユ
ート列１４_１は空で、シユート列１４_２では接触
子１５ｃ，１５ｄに夫々半導体装置がセツトされ
ているとする。この状態で分配シユート装置２０
のシユート列２１_１からその中に収容されている
半導体装置の一つが試験ヘツド装置１１のシユー
ト列１４_１へシユートされて来ると、検知器１７
ａがこれを検知してペンエアシリンダ１８ａを突
出させる。この結果、シユートされて来た半導体
装置は接触子１５ａにセツトされ得る位置に係留
される。続いて、分配シユート装置のシユート列
２１_１からもう一つの半導体装置がシユートされ
て来ると、検知器１７ｂおよびペンエアシリンダ
１８ｂが同様に動作して半導体装置は接触子１５
ｂにセツトされ得る位置に係留される。次いで、
接触子１５ａ，１５ｂが駆動シリンダ１６ａ，１
６ｂにより駆動されてシユート列１４_１内に突出
し、夫々の部位に係留されている半導体装置の外
部リードに接触する。このとき、検知器１７ａ，
１７ｂは接触子１５ａ，１５ｂの突出を検知する
ことによつて半導体装置が接触子１５ａ，１５ｂ
にセツトされたことを確認し、接触子１５ａ，１
５ｂが接続されている試験器（図示せず）で電気
的特性の試験が開始される。この間に、分配シユ
ート装置２０のシユート列２１_２では試験前シユ
ート装置（図示せず）から２個の半導体装置がシ
ユートされて収容される。 他方、上記の動作が行なわれている間に、試験
ヘツド装置１１のシユート列１４_２では接触子１
５ｃ，１５ｄにセツトされていた半導体装置の試
験が終了して接触子１５ｃ，１５ｄが後退し、更
に次の動作が行なわれる。まず、ペンエアシリン
ダ１８ｃが後退して半導体装置の係留を除去する
と共にブローノズル１９ｃの吹出しが行なわれ、
係留を解除された半導体装置は選別シユート装置
３０のシユート列３１_２へシユートされる。次い
で、ペンエアシリンダ１８ｄおよびブローノズル
１９ｄが上記と同様の動作を行ない、半導体装置
を選別シユート装置３０のシユート列３１_２へシ
ユートする。選別シユート装置３０はシユートさ
れて来た２個の半導体装置のうち、前記試験によ
り良品と判定されたものだけをシユート列３１_２
に収容し、不良品と判定されたものはシユート列
３１_２に収容することなくそのままシユート列３
１_２の下に位置している不良品シユート部へシユ
ートする。 上記の動作が並行して行なわれた後、分配シユ
ート装置２０はそのシユート列２１_２が試験ヘツ
ド装置１１のシユート列１４_２と連通する位置ま
で移動し、また選別シユート装置３０はそのシユ
ート列３１が試験ヘツド装置１１のシユート列１
４_１と連通する位置まで移動する。そして、試験
ヘツド装置１１のシユート列１４_１では先にシユ
ート列１４_２で行なわれたと同様の動作が行なわ
れ、シユート列１４_２では先にシユート列１４_１
で行なわれたと同様の動作が行なわれる。なお、
先に選別シユート装置３０のシユート列３１_２に
収容された良品の半導体装置は、このときの選別
シユート部３０の移動により良品シユート部の直
上に運ばれてシユートされる。 その後、分配シユート装置２０および選別シユ
ート装置３０は再び図示の位置に移動し、以後は
上述の動作が繰り返される。 上記実施例の試験ヘツド装置１１によれば、各
シユート列１４_１，１４_２が同時に２個の半導体
装置の試験を行なうことができることは上述の通
りである。ところで、このような試験ヘツド部を
含む半導体装置用試験装置を構成するためには、
同時に試験された２個の半導体装置を選別シユー
ト部３０で良品と不良品とに確実に選別し得るよ
うにしなければならない。このためには選別シユ
ート装置３０の適正な選別動作に対応した形で試
験ヘツド装置１１から１個ずつ半導体装置をシユ
ートしなければならず、従つて、試験ヘツド装置
１１には各シユート列で同時に試験された２個の
半導体装置の夫々について、これを選別シユート
部３０へシユートする際のシユートタイミングを
完全に制御できることが必要とされる。この点に
ついても、上記実施例の試験ヘツド装置１１では
各シユート列１４_１，１４_２で同時に試験された
二個の半導体装置は、一個毎に夫々独立したシユ
ートタイミング制御機構によつて完全にそのシユ
ートタイミングが制御されており、上記の要件に
適合するものである。 また、上記実施例の試験装置１１には二つの並
列したシユート列１４_１，１４_２が設けられてい
るため、適当な分配シユート装置２０を併用する
ことによつて試験部分を含む複数の並列したシユ
ート回路系を構成した半導体装置用試験装置を実
現することができる。そして、上述した作用の説
明からも明らかなように、上記実施例の試験ヘツ
ド装置１１は適当な分配シユート装置２０および
選別シユート装置３０と共に用いれば、各シユー
ト列１４_１，１４_２の一方において半導体装置の
分配シユートおよびセツトを行なう動作と、他方
のシユート列において試験の終了した半導体装置
を選別シユート部３０へシユートする動作とを同
様に行なうようにすることも可能である。この場
合はマシーンインデツクスをゼロにすることも現
実的に可能である。 なお、本発明は上記実施例に限定されるもので
はなく、種々の変更が可能である。例えば、各シ
ユート列１４_１，１４_２にシユートタイミング制
御機構を設けた接触子を３個以上設けることによ
り、同時に３個以上の半導体装置を試験できるよ
うにすることができる。 また、シユート列を３列以上設けてもよく、逆
にシユート列を単列としても本発明の主要な目的
である前記第１の目的および第２の目的を達成す
ることは可能である。 更に、検知装置１７ａ〜１７ｄとしては、光フ
アイバーセンサ以外にも光電子スイツチあるいは
マイクロスイツチ等を用いることもできる。 〔発明の効果〕 以上詳述したように、本発明の試験ヘツド装置
によれば同時に複数個の半導体装置の電気特性を
試験することができ、また半導体装置用試験装置
において試験ヘツド部分を含む複数の並列したシ
ユート回路系を構成することが可能である。従つ
て、マシーンインデツクスの小さい極めて効率的
な半導体装置用試験装置の実現を可能とする顕著
な効果を有するものである。

【図面の簡単な説明】

第１図は従来の半導体装置用試験装置を概略的
に示す説明図、第２図は従来の半導体装置用試験
装置における試験ヘツド部の構造を示す平面図、
第３図は本発明の一実施例になる試験へツド装置
の平面図、第４図は第３図−線方向の側面図
である。 １１……試験ヘツド装置、１２……下方支持
枠、１３……上方支持枠、１４_１，１４_２……シ
ユート列、１５ａ〜１５ｄ……接触子、１６ａ〜
１６ｄ……駆動シリンダ、１７ａ〜１７ｄ……検
知器、１８ａ〜１８ｄ……ペンエアシリンダ、１
９ａ〜１９ｄ……ブローノズル、２０……分配シ
ユート装置、３０……選別シユート装置。

Claims (1)

1. 【特許請求の範囲】 １ その中を半導体装置がシユートされる少なく
   とも一つのシユート列と、半導体装置の外部リー
   ドに接触してその電気特性を試験するために前記
   シユート列に沿つて設けられた複数個の接触子
   と、該接触子をシユート列内に突出させて半導体
   装置の外部リードに接触させることにより試験を
   開始し、試験終了と共にシユート列の外へ後退さ
   せるための駆動装置と、シユート列へ半導体装置
   がシユートされて来たことを検知する検知器およ
   び該検知器の検知信号によりシユート列内に突出
   して半導体装置を前記接触子の位置に係留させる
   ためのピストンロツドを有するエアシリンダ並び
   に該エアシリンダの係留解除と同期して半導体装
   置を次段部へシユートするためのブローノズルを
   一組としてなり、前記複数個設けられた接触子の
   夫々について一組設けられたシユートタイミング
   制御機構とを具備した試験ヘツド装置であつて、
   半導体装置用試験装置において連続的に供給され
   る半導体装置を前記複数個の接触子の総てに１個
   ずつセツトして同時にその試験を行なつた後、こ
   れをその試験結果に従つて良品と不良品とに選別
   するための選別シユート装置へシユートすること
   を特徴とする試験ヘツド装置。 ２ 前記シユート列が複数並列に設けられてお
   り、一つのシユート列で半導体装置を前記複数個
   の接触子の夫々にセツトする動作を行なうと同時
   に、その他のシユート部ではセツトされた半導体
   装置の試験および次段部へのシユートを行なうよ
   うにしたことを特徴とする特許請求の範囲第１項
   記載の試験ヘツド装置。 ３ 前記シユートタイミング機構を構成する検知
   器として光フアイバーセンサを用いたことを特徴
   とする特許請求の範囲第１項または第２項記載の
   試験ヘツド装置。 ４ 前記光フアイバーセンサが前記シユート列を
   限定する壁体に埋設されていることを特徴とする
   特許請求の範囲第３項記載の試験ヘツド装置。 ５ 前記光フアイバーセンサが前記シユート列に
   対して直交方向に配設されていることを特徴とす
   る特許請求の範囲第３項記載の試験ヘツド装置。 ６ 前記ブローノズルが前記シユート列を限定す
   る壁面と所定の角度をなして該壁体に埋設されて
   いることを特徴とする特許請求の範囲第１項乃至
   第５項の何れか１項記載の試験ヘツド装置。 ７ 前記エアシリンダが前記シユート列を限定す
   る壁体に埋設されていることを特徴とする特許請
   求の範囲第１項乃至第６項の何れか１項記載の試
   験ヘツド装置。