JPS628938B2 - - Google Patents
Info
- Publication number
- JPS628938B2 JPS628938B2 JP57052004A JP5200482A JPS628938B2 JP S628938 B2 JPS628938 B2 JP S628938B2 JP 57052004 A JP57052004 A JP 57052004A JP 5200482 A JP5200482 A JP 5200482A JP S628938 B2 JPS628938 B2 JP S628938B2
- Authority
- JP
- Japan
- Prior art keywords
- chute
- test
- test head
- row
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Chutes (AREA)
- Feeding Of Articles To Conveyors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の電気特性を連続的に試験
してこれらを良品と不良品とに選別する半導体装
置用試験装置において、連続的に供給される半導
体装置の試験を行なつた後、これを次段部へシユ
ートするための試験ヘツド装置に関する。
〔発明の技術的背景とその問題点〕
例えばIC(半導体集積回路装置)等の半導体
装置では、製造された個々の製品について電気的
な特性試験を行ない、これらを良品および不良品
に選別することが必要とされる。そして、大量の
IC製品等を連続的かつ自動的に上記の試験を行
なうために、所謂高速ハンドラーを備えた試験装
置が従来から使用されている。
第1図は上記従来の半導体装置用試験装置を示
す概略説明図である。同図において、1は連続的
に供給される半導体装置を単列に並べるための試
験前シユート部である。該試験前シユート部1で
単列に並べられた半導体装置a1,a2……………
は、試験前シユート部1のすぐ下流に配設された
試験ヘツド部2へ一個づつシユートされるように
なつている。試験ヘツド部2ではシユートされて
来た半導体装置の電気特性が試験され、良品か不
良品かを判定された半導体装置は選別シユート部
3へシユートされる。そして、試験ヘツド部2が
空になつた後、次の半導体装置が試験前シユート
部1からシユートされて来る。なお、上記半導体
装置の試験は、試験ヘツド部2に接続された図示
しない試験器で行なわれる。他方、選別シユート
部3は、試験ヘツド部2からシユートされて来た
半導体装置が良品である場合には前記図示しない
試験器からの指令を受けてこれをそのすぐ下流に
配設されている良品シユート部4へシユートす
る。また、シユートされて来た半導体装置が不良
品である場合には、選別シユート部3は前記図示
しない試験器からの指令により90゜回転し、回転
した向きに配設されている不良品シユート部5へ
不良品半導体装置をシユートするようになつてい
る。
このように、従来の半導体装置用試験装置は試
験ヘツド部2が1個しか具備されておらず、全体
的に単列のシユート回路系として構成されてい
た。しかも、試験ヘツド部2は同時に複数の検体
を試験できるように構成されていなかつたから、
順次1個づつ半導体装置を試験ヘツド部2に供給
し、1個づつその試験を行なうというシステムを
採用せざるを得ず、その間のロス時間がかなり大
きいという問題があつた。更には、不良品と判定
された半導体装置を不良品シユート部5へシユー
トする際には選別シユート部3を回転させなけれ
ばならず、このときにもロス時間が生じるという
問題があつた。これらの要因により、従来の半導
体装置用試験装置では全体のマシーンインデツク
スが約1.0〜15秒とかなり大きくならざるを得
ず、これが作業能率の向上ひいては全体的な生産
性の向上を計る上で大きな障害となつていた。
ところで、上述したところから明らかなよう
に、マシーンインデツクスの小さい能率的な半導
体装置用試験装置を構成するための基本的な構想
として次の二点を挙げることができる。第1に
は、試験装置における半導体装置のシユート回路
系を複数の並列したシユート回路系とし、その
夫々に試験ヘツド部を含ませることである。第2
には、個々の試験ヘツド部で同時に複数個の半導
体装置を試験できるようにすることである。この
ような半導体装置を実現するためには、上記二つ
の要件に適合した試験ヘツド装置が必要とされ
る。
因みに、このような観点から第1図に示した従
来の半導体装置用試験装置における試験ヘツド部
2の具体的な構造を検討すれば次の通りである。
第2図は前記試験ヘツド部2の概略構造を示す平
面図である。同図に示すように、試験ヘツド部2
には上方および下方支持板で限定されたシユート
列6が形成されており、半導体装置は試験前シユ
ート部1からこのシユート列内へシユートされて
来る。該シユート列の下端部には小型エアシリン
ダ(以下、ペンエアシリンダと記す)8が設けら
れており、半導体装置がシユートされて来るとこ
のペンエアシリンダ7のピストンロツドがシユー
ト列内に突出して半導体装置を係留する(以下の
説明では、この動作をペンエアシリンダの突出と
いう)。半導体装置の係留位置には図示しない試
験器に接続された接触子8が設けられている。該
接触子8は係留された半導体装置の外部リードに
接触することにより、前記図示しない試験器で半
導体装置の試験が行なわれる。接触子8の上端部
には下流に向けてブローノズル9が設けられてお
り、係留された半導体装置の試験が終ると、ペン
エアシリンダ7が引込むと同時にブローノズル9
が吹出すことにより係留が解除された半導体装置
を選別シユート部3へシユートするようになつて
いる。
さて、上記のような従来の試験ヘツド部をその
まま用い、試験ヘツド部を含む複数のシユート回
路系を構成しようとすれば、同様の試験ヘツド部
を複数個並設しなければならない。また、上記の
試験ヘツド部による限り、一つの試験ヘツド部で
同時に複数の半導体装置を試験することはできな
い。従つて、前述した二つの基本的な構想によつ
てマシーンインデツクスの小さい能率的な半導体
装置用試験装置を実現するためには、このような
構想に適合した新らしい試験ヘツド装置が必要と
される。
〔発明の目的〕
本発明の第1の目的は、その一つのシユート列
で複数個の半導体装置の電気特性試験を同時に行
なうことのできる試験ヘツド装置を提供すること
である。
本発明の第2の目的は、同時に試験が行なわれ
た複数個の半導体装置の全部について、これらを
次段部へシユートする際のシユートタイミングを
完全に制御できる試験ヘツド装置を提供すること
である。
本発明の第3の目的は、半導体装置の試験が行
なわれるシユート列を複数並列に設けた試験ヘツ
ド部を提供することである。
本発明のより一般的な目的は、既述した二つの
基本的な構想によるマシーンインデツクスの小さ
い半導体装置用試験装置の実現を可能とする稼動
率の高い試験ヘツド装置を提供することである。
なお、記述した第1の基本的な構想を実現する
ためには、試験ヘツド部を複数並列に設けたり、
第3の目的で述べたように試験ヘツド装置に複数
の並列したシユート列を設けるだけでは足りず、
試験前シユート部から単列で供給される半導体装
置を複数の並列したシユート回路に分配する分配
シユート装置が必要とされるが、これは本発明の
範囲外である。
また、既述した第2の基本的な構想を実現する
ためには前記第1の目的を達成するだけでは足り
ず、半導体装置用試験装置の全体に亘つてこれを
可能とするシユート機構が必要とされる。これに
ついては前記第2の目的として本発明にも含まれ
ている。
更に、本発明の試験ヘツド装置を用いた半導体
装置用試験装置では、これに対応し得る新しい選
別シユート部が必要とされるが、これは本発明の
範囲外である。
〔発明の概要〕
本発明の試験ヘツド装置における第1の特徴
は、半導体装置の外部リードに接触してその電気
特性を試験するための接触子を試験ヘツド装置の
シユート列に沿つて複数設けたことである。
本発明の試験ヘツド装置における第2の特徴
は、そのシユート列に半導体装置がシユートされ
て来たことを検知する検知器と、該検知器の検知
信号によりシユート列に突出して半導体装置を前
記接触子の位置に係留させるペンエアシリンダ
と、該ペンエアシリンダの係留解除と同期して半
導体装置を次段部へシユートするブローノズルと
を一組とするシユートタイミング制御機構を前記
個々の接触子について一組づつ設けたことであ
る。
上記第1および第2の特徴によつて、本発明に
おける前記第1および第2の目的を達成すること
ができる。
本発明の試験ヘツド装置における第3の特徴
は、上記第1および第2の特徴を備えた複数のシ
ユート列を並列に設けたことである。
〔発明の実施例〕
第3図は本発明の一実施例になる試験ヘツド装
置の概略構造を示す平面図であり、第4図は第3
図−線方向から見た側面図である。これらの
図において、11は試験ヘツド装置である。該試
験ヘツド装置11には第4図に示されるように下
方支持枠12および上方支持枠13で限定された
シユート列141,142が並列に形成されてい
る。シユート列141の下方部位および上方部位
には半導体装置の外部リードに接触してその電気
特性の試験を行なうための接触子15a,15b
が設けられている。同様にシユート列142にも
シユート列に沿つた二つの接触子15c,15d
が設けられている。これらの接触子15a〜15
dの夫々には、第4図に示すように駆動シリンダ
16a〜16dが付設されており、該駆動シリン
ダにより夫々の接触子15a〜15dはシユート
列内に突出あるいはシユート列から後退するよう
になつている。シユート列141における前記接
触子15aの位置には光フアイバーセンサによる
検知器17aが埋設されている。この検知器17
aは半導体装置がシユートされて来たことを検知
し、また接触子が突出して半導体装置の外部リー
ドに接触したことを検知するためのものである。
また、接触子15aの下流側にはペンエアシリン
ダ18aが設けられている。該ペンエアシリンダ
は検知器17aがシユートされて来た半導体装置
を検知したときにシユート列14a内に突出し、
半導体装置をその外部リードが適正に接触子15
aに接触し得る位置に係留する。他方、接触子1
5aの上流側にはシユート列141の下流側に向
けたブローノズル19aが設けられている。該ブ
ローノズル19aは、接触子15aおよびペンエ
アシリンダ18aの後退と同期して低圧エアを噴
出することにより係留の解除された半導体装置を
次段部へシユートするためのものである。第4図
に示すように、上記ペンエアシリンダ18aおよ
びブローノズル19aの先端部は上方支持枠13
に埋設されている。なお、上記検知器17a、ペ
ンエアシリンダ18aおよびブローノズル19a
は一組のシユートタイミング制御機構を構成して
いる。そして、シユート列141には接触子15
bについても同様のシユートタイミング機構17
b,18b,19bが設けられ、更にシユート列
142にも接触子15c,15dの位置に夫々同
じ構成からなるシユートタイミング制御機構17
c,18c,19cおよび17d,18d,19
dが設けられている。
なお、図中20は並列した二つのシユート列2
11,212を含む分配シユート装置である。こ
の分配シユート装置20は、半導体装置用試験装
置において試験前シユート部から単列に並んでシ
ユートされて来る半導体装置を、上記構成からな
る試験ヘツド装置11のシユート列141,14
2の夫々に分配してシユートするものである。ま
た、30は二つのシユート列311,312を含
む選別シユート装置であり、試験ヘツド装置11
のシユート列141,142からシユートされて
来る試験の終了した半導体装置を良品と不良品と
に選別するためのものである。既述のように、こ
れら自体は本発明の範囲外であるからこれ以上の
説明は省略し、以下の説明で必要に応じてその作
用を説明することにする。
次に、上記構成からなる試験ヘツド装置11の
作用を説明する。図示の状態において、分配シユ
ート装置20のシユート列211には2個の半導
体装置が収容されており、シユート列212は空
であるとする。また、試験ヘツド装置11のシユ
ート列141は空で、シユート列142では接触
子15c,15dに夫々半導体装置がセツトされ
ているとする。この状態で分配シユート装置20
のシユート列211からその中に収容されている
半導体装置の一つが試験ヘツド装置11のシユー
ト列141へシユートされて来ると、検知器17
aがこれを検知してペンエアシリンダ18aを突
出させる。この結果、シユートされて来た半導体
装置は接触子15aにセツトされ得る位置に係留
される。続いて、分配シユート装置のシユート列
211からもう一つの半導体装置がシユートされ
て来ると、検知器17bおよびペンエアシリンダ
18bが同様に動作して半導体装置は接触子15
bにセツトされ得る位置に係留される。次いで、
接触子15a,15bが駆動シリンダ16a,1
6bにより駆動されてシユート列141内に突出
し、夫々の部位に係留されている半導体装置の外
部リードに接触する。このとき、検知器17a,
17bは接触子15a,15bの突出を検知する
ことによつて半導体装置が接触子15a,15b
にセツトされたことを確認し、接触子15a,1
5bが接続されている試験器(図示せず)で電気
的特性の試験が開始される。この間に、分配シユ
ート装置20のシユート列212では試験前シユ
ート装置(図示せず)から2個の半導体装置がシ
ユートされて収容される。
他方、上記の動作が行なわれている間に、試験
ヘツド装置11のシユート列142では接触子1
5c,15dにセツトされていた半導体装置の試
験が終了して接触子15c,15dが後退し、更
に次の動作が行なわれる。まず、ペンエアシリン
ダ18cが後退して半導体装置の係留を除去する
と共にブローノズル19cの吹出しが行なわれ、
係留を解除された半導体装置は選別シユート装置
30のシユート列312へシユートされる。次い
で、ペンエアシリンダ18dおよびブローノズル
19dが上記と同様の動作を行ない、半導体装置
を選別シユート装置30のシユート列312へシ
ユートする。選別シユート装置30はシユートさ
れて来た2個の半導体装置のうち、前記試験によ
り良品と判定されたものだけをシユート列312
に収容し、不良品と判定されたものはシユート列
312に収容することなくそのままシユート列3
12の下に位置している不良品シユート部へシユ
ートする。
上記の動作が並行して行なわれた後、分配シユ
ート装置20はそのシユート列212が試験ヘツ
ド装置11のシユート列142と連通する位置ま
で移動し、また選別シユート装置30はそのシユ
ート列31が試験ヘツド装置11のシユート列1
41と連通する位置まで移動する。そして、試験
ヘツド装置11のシユート列141では先にシユ
ート列142で行なわれたと同様の動作が行なわ
れ、シユート列142では先にシユート列141
で行なわれたと同様の動作が行なわれる。なお、
先に選別シユート装置30のシユート列312に
収容された良品の半導体装置は、このときの選別
シユート部30の移動により良品シユート部の直
上に運ばれてシユートされる。
その後、分配シユート装置20および選別シユ
ート装置30は再び図示の位置に移動し、以後は
上述の動作が繰り返される。
上記実施例の試験ヘツド装置11によれば、各
シユート列141,142が同時に2個の半導体
装置の試験を行なうことができることは上述の通
りである。ところで、このような試験ヘツド部を
含む半導体装置用試験装置を構成するためには、
同時に試験された2個の半導体装置を選別シユー
ト部30で良品と不良品とに確実に選別し得るよ
うにしなければならない。このためには選別シユ
ート装置30の適正な選別動作に対応した形で試
験ヘツド装置11から1個ずつ半導体装置をシユ
ートしなければならず、従つて、試験ヘツド装置
11には各シユート列で同時に試験された2個の
半導体装置の夫々について、これを選別シユート
部30へシユートする際のシユートタイミングを
完全に制御できることが必要とされる。この点に
ついても、上記実施例の試験ヘツド装置11では
各シユート列141,142で同時に試験された
二個の半導体装置は、一個毎に夫々独立したシユ
ートタイミング制御機構によつて完全にそのシユ
ートタイミングが制御されており、上記の要件に
適合するものである。
また、上記実施例の試験装置11には二つの並
列したシユート列141,142が設けられてい
るため、適当な分配シユート装置20を併用する
ことによつて試験部分を含む複数の並列したシユ
ート回路系を構成した半導体装置用試験装置を実
現することができる。そして、上述した作用の説
明からも明らかなように、上記実施例の試験ヘツ
ド装置11は適当な分配シユート装置20および
選別シユート装置30と共に用いれば、各シユー
ト列141,142の一方において半導体装置の
分配シユートおよびセツトを行なう動作と、他方
のシユート列において試験の終了した半導体装置
を選別シユート部30へシユートする動作とを同
様に行なうようにすることも可能である。この場
合はマシーンインデツクスをゼロにすることも現
実的に可能である。
なお、本発明は上記実施例に限定されるもので
はなく、種々の変更が可能である。例えば、各シ
ユート列141,142にシユートタイミング制
御機構を設けた接触子を3個以上設けることによ
り、同時に3個以上の半導体装置を試験できるよ
うにすることができる。
また、シユート列を3列以上設けてもよく、逆
にシユート列を単列としても本発明の主要な目的
である前記第1の目的および第2の目的を達成す
ることは可能である。
更に、検知装置17a〜17dとしては、光フ
アイバーセンサ以外にも光電子スイツチあるいは
マイクロスイツチ等を用いることもできる。
〔発明の効果〕
以上詳述したように、本発明の試験ヘツド装置
によれば同時に複数個の半導体装置の電気特性を
試験することができ、また半導体装置用試験装置
において試験ヘツド部分を含む複数の並列したシ
ユート回路系を構成することが可能である。従つ
て、マシーンインデツクスの小さい極めて効率的
な半導体装置用試験装置の実現を可能とする顕著
な効果を有するものである。 [Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a testing device for semiconductor devices that continuously tests the electrical characteristics of semiconductor devices and sorts them into non-defective products and defective products. The present invention relates to a test head device for shunting a semiconductor device to the next stage after testing it. [Technical background of the invention and its problems] For example, in the case of semiconductor devices such as ICs (semiconductor integrated circuit devices), electrical characteristic tests are conducted on each manufactured product to sort them into good and defective products. is required. And a large amount
In order to continuously and automatically perform the above-mentioned tests on IC products, etc., test equipment equipped with a so-called high-speed handler has been used. FIG. 1 is a schematic explanatory diagram showing the conventional test apparatus for semiconductor devices. In the figure, reference numeral 1 denotes a pre-test chute section for arranging continuously supplied semiconductor devices in a single row. Semiconductor devices a 1 , a 2 arranged in a single row in the pre-test chute section 1...
are shot one by one to a test head section 2 disposed immediately downstream of a pre-test chute section 1. The test head section 2 tests the electrical characteristics of the shunted semiconductor devices, and the semiconductor devices determined to be good or defective are shunted to the sorting chute section 3. After the test head section 2 becomes empty, the next semiconductor device is thrown out from the pre-test shoot section 1. Note that the test of the semiconductor device described above is performed using a tester (not shown) connected to the test head section 2. On the other hand, if the semiconductor device thrown out from the test head section 2 is a non-defective product, the sorting chute section 3 receives a command from the tester (not shown) and selects a non-defective device disposed immediately downstream thereof. Shoot to the shooting section 4. Further, if the semiconductor device that has been shunted out is a defective product, the sorting chute section 3 is rotated by 90 degrees according to a command from the tester (not shown), and the defective product chute section arranged in the rotated direction is removed. 5, defective semiconductor devices are shunted to As described above, the conventional test apparatus for semiconductor devices was equipped with only one test head section 2, and was configured as a single-row chute circuit system as a whole. Moreover, the test head section 2 was not configured to be able to test multiple samples at the same time.
It is necessary to adopt a system in which semiconductor devices are sequentially supplied to the test head section 2 one by one and tested one by one, and there is a problem in that the loss time during this process is quite large. Furthermore, when a semiconductor device determined to be a defective product is to be shunted to the defective product chute section 5, the sorting chute section 3 must be rotated, and there is a problem in that time is lost at this time as well. Due to these factors, in conventional test equipment for semiconductor devices, the overall machine index has to be quite large, approximately 1.0 to 15 seconds, which makes it difficult to improve work efficiency and overall productivity. This had become a major obstacle. By the way, as is clear from the above, the following two points can be cited as basic concepts for constructing an efficient semiconductor device testing apparatus with a small machine index. First, the shunt circuit system of the semiconductor device in the test apparatus is formed into a plurality of parallel shunt circuit systems, each of which includes a test head section. Second
The first objective is to allow individual test heads to test a plurality of semiconductor devices at the same time. In order to realize such a semiconductor device, a test head device that meets the above two requirements is required. Incidentally, if the specific structure of the test head section 2 in the conventional semiconductor device test apparatus shown in FIG. 1 is considered from this viewpoint, it will be as follows.
FIG. 2 is a plan view showing a schematic structure of the test head section 2. As shown in FIG. As shown in the figure, the test head section 2
A chute row 6 defined by upper and lower support plates is formed in the chute row 6, and semiconductor devices are shot into this chute row from the pre-test chute section 1. A small air cylinder (hereinafter referred to as a pen air cylinder) 8 is provided at the lower end of the chute row, and when a semiconductor device is shunted, the piston rod of this pen air cylinder 7 protrudes into the chute row to remove the semiconductor. Moor the device (in the following description this action will be referred to as pen air cylinder extension). A contact 8 connected to a tester (not shown) is provided at the mooring position of the semiconductor device. By contacting the external leads of the tethered semiconductor device, the contactor 8 tests the semiconductor device using the tester (not shown). A blow nozzle 9 is provided at the upper end of the contactor 8 facing downstream, and when the test of the moored semiconductor device is completed, the blow nozzle 9 is opened at the same time as the pen air cylinder 7 is retracted.
By blowing out the semiconductor devices, the unmoored semiconductor devices are thrown to the sorting chute section 3. Now, if a plurality of shoot circuit systems including the test head section are to be constructed using the conventional test head section as described above, a plurality of similar test head sections must be arranged in parallel. Further, as long as the above-mentioned test head section is used, a plurality of semiconductor devices cannot be tested at the same time with one test head section. Therefore, in order to realize an efficient test equipment for semiconductor devices with a small machine index based on the two basic concepts mentioned above, a new test head device that is compatible with these concepts is required. Ru. [Object of the Invention] A first object of the present invention is to provide a test head device that can simultaneously perform electrical characteristic tests on a plurality of semiconductor devices using one shoot train. A second object of the present invention is to provide a test head device that can completely control the shoot timing when all of a plurality of semiconductor devices tested at the same time are shot to the next stage. be. A third object of the present invention is to provide a test head section in which a plurality of shoot columns for testing semiconductor devices are arranged in parallel. A more general object of the present invention is to provide a test head device with a high operating rate that makes it possible to realize a test device for semiconductor devices with a small machine index based on the two basic concepts described above. In order to realize the first basic concept described above, it is necessary to install multiple test heads in parallel,
As mentioned in the third objective, it is not enough to simply provide a plurality of parallel chute rows in the test head device.
Although a distribution shute device is required to distribute semiconductor devices supplied in a single row from a pre-test shute section to a plurality of parallel shute circuits, this is outside the scope of the present invention. In addition, in order to realize the second basic concept described above, it is not enough to achieve the first objective; a shoot mechanism that makes this possible throughout the semiconductor device test equipment is required. It is said that This is also included in the present invention as the second objective. Furthermore, a semiconductor device testing apparatus using the test head device of the present invention requires a new sorting chute section that can accommodate this, but this is outside the scope of the present invention. [Summary of the Invention] The first feature of the test head device of the present invention is that a plurality of contacts are provided along the chute row of the test head device for contacting external leads of a semiconductor device to test its electrical characteristics. That's true. A second feature of the test head device of the present invention is that it includes a detector that detects when a semiconductor device is thrown onto the chute row, and a detection signal from the detector that causes the test head to project into the chute row and bring the semiconductor device into contact with the chute row. A shoot timing control mechanism that includes a pen air cylinder that is moored at the contact position and a blow nozzle that shunts the semiconductor device to the next stage in synchronization with the unmooring of the pen air cylinder is connected to each of the individual contacts. This is because we have set up one set for each. The first and second features described above make it possible to achieve the first and second objects of the present invention. A third feature of the test head device of the present invention is that a plurality of chute rows having the first and second features described above are provided in parallel. [Embodiment of the Invention] FIG. 3 is a plan view showing a schematic structure of a test head device according to an embodiment of the present invention, and FIG.
It is a side view seen from the figure-line direction. In these figures, 11 is a test head device. As shown in FIG. 4, the test head device 11 has chute rows 14 1 and 14 2 defined in parallel by a lower support frame 12 and an upper support frame 13. Contacts 15a and 15b are provided at the lower and upper portions of the shoot row 141 for contacting external leads of semiconductor devices and testing their electrical characteristics.
is provided. Similarly, the chute row 142 also has two contacts 15c and 15d along the chute row.
is provided. These contacts 15a-15
As shown in FIG. 4, drive cylinders 16a to 16d are attached to each of the contacts 15a to 16d, and the drive cylinders cause the respective contacts 15a to 15d to protrude into or retreat from the chute row. ing. A detector 17a made of an optical fiber sensor is embedded at the position of the contact 15a in the chute row 141 . This detector 17
A is used to detect that the semiconductor device has been shunted, and also to detect that the contact protrudes and comes into contact with an external lead of the semiconductor device.
Further, a pen air cylinder 18a is provided downstream of the contactor 15a. The pen air cylinder protrudes into the chute row 14a when the detector 17a detects the shunted semiconductor device,
The external leads of the semiconductor device are properly connected to the contacts 15.
Moor it in a position where it can come into contact with a. On the other hand, contact 1
A blow nozzle 19a facing downstream of the chute row 141 is provided on the upstream side of the chute 5a. The blow nozzle 19a blows out low-pressure air in synchronization with the retreat of the contactor 15a and the pen air cylinder 18a, thereby shunting the unmoored semiconductor device to the next stage. As shown in FIG. 4, the tips of the pen air cylinder 18a and the blow nozzle 19a are connected to the upper support frame 13.
It is buried in. Note that the detector 17a, the pen air cylinder 18a, and the blow nozzle 19a
constitute a set of shoot timing control mechanisms. The chute row 141 has a contactor 15.
A similar shoot timing mechanism 17 is also used for b.
b, 18b, and 19b, and furthermore, shoot timing control mechanisms 17 having the same configuration are provided at the positions of contacts 15c and 15d in the shoot row 142 , respectively.
c, 18c, 19c and 17d, 18d, 19
d is provided. In addition, 20 in the figure indicates two parallel chute rows 2.
This is a distribution chute device including 1 1 and 21 2 . This distribution chute device 20 transfers semiconductor devices, which are shunted in a single row from the pre-test chute section in a semiconductor device testing device, to the chute rows 14 1 , 14 of the test head device 11 having the above-described configuration.
This is to distribute and shoot to each of the two . Further, 30 is a sorting chute device including two chute rows 31 1 and 31 2 , and a test head device 11
This is for sorting the semiconductor devices that have been tested and are thrown out from the shoot rows 14 1 and 14 2 into non-defective products and defective products. As already mentioned, these are outside the scope of the present invention, so further explanation will be omitted, and their effects will be explained as necessary in the following explanation. Next, the operation of the test head device 11 having the above structure will be explained. In the illustrated state, it is assumed that two semiconductor devices are housed in the chute row 211 of the distribution chute device 20 , and the chute row 212 is empty. It is also assumed that the chute row 141 of the test head device 11 is empty, and in the chute row 142 , semiconductor devices are set on the contacts 15c and 15d, respectively. In this state, the distribution chute device 20
When one of the semiconductor devices housed therein is thrown from the chute row 21-1 of the test head device 11 to the chute row 14-1 of the test head device 11, the detector 17
a detects this and projects the pen air cylinder 18a. As a result, the semiconductor device that has been shot is anchored at a position where it can be set on the contact 15a. Subsequently, when another semiconductor device is thrown out from the chute row 211 of the distribution chute device, the detector 17b and the pen air cylinder 18b operate in the same manner, and the semiconductor device is shunted to the contactor 15.
b is moored in a position where it can be set. Then,
The contacts 15a, 15b are the drive cylinders 16a, 1
6b to protrude into the chute row 141 and come into contact with external leads of semiconductor devices moored at respective locations. At this time, the detector 17a,
17b, the semiconductor device detects the protrusion of the contacts 15a, 15b so that the contactors 15a, 15b
After confirming that the contacts 15a and 1 are set to
An electrical characteristic test is started using a tester (not shown) to which 5b is connected. During this time, two semiconductor devices are chuteed and housed in the chute row 212 of the distribution chute device 20 from the pre-test chute device (not shown). On the other hand, while the above operation is being carried out, the chute row 142 of the test head device 11
After the test of the semiconductor devices set at 5c and 15d is completed, the contacts 15c and 15d are retracted, and the next operation is performed. First, the pen air cylinder 18c retreats to remove the mooring of the semiconductor device, and the blow nozzle 19c blows air.
Semiconductor devices that have been unmoored are sent to a sorting chute
30 to the shoot column 312 . Next, the pen air cylinder 18d and the blow nozzle 19d perform the same operation as described above, and shoot the semiconductor device to the chute row 312 of the sorting and chute device 30 . The sorting chute device 30 selects only the semiconductor devices determined to be good through the test out of the two chuteed semiconductor devices into the chute line 31 2 .
Items that are determined to be defective are not stored in chute row 312 and are directly transferred to chute row 3.
1 Shute to the defective product chute section located below 2 . After the above operations are carried out in parallel, the distribution chute 20 is moved to a position where its chute row 212 communicates with the chute row 142 of the test head device 11 , and the sorting chute 30 is moved to a position where its chute row 212 communicates with its chute row 31. is the chute row 1 of the test head device 11 .
4 Move to the position where it communicates with 1 . Then, in the shoot column 141 of the test head device 11 , the same operation as that previously performed in the shoot column 142 is performed, and in the shoot column 142 , the shoot column 141 is first operated .
The same actions as were performed are performed. In addition,
The non-defective semiconductor devices previously accommodated in the chute row 312 of the sorting chute device 30 are carried directly above the non-defective chute section by the movement of the sorting chute section 30 at this time, and are shunted. Thereafter, the distribution chute device 20 and the sorting chute device 30 are moved to the illustrated positions again, and the above-described operations are repeated thereafter. As described above, according to the test head device 11 of the above embodiment, each shoot row 14 1 and 14 2 can test two semiconductor devices at the same time. By the way, in order to configure a semiconductor device test equipment including such a test head section,
It is necessary to ensure that the two semiconductor devices tested at the same time can be reliably separated into non-defective products and defective products by the sorting chute section 30 . For this purpose, it is necessary to shoot out the semiconductor devices one by one from the test head device 11 in a manner corresponding to the proper sorting operation of the sorting and shooting device 30 .
11 , it is necessary to be able to completely control the shoot timing when each of the two semiconductor devices tested simultaneously in each shoot column is sent to the sorting shoot section 30 . Regarding this point as well, in the test head device 11 of the above embodiment, the two semiconductor devices tested simultaneously in each shoot row 14 1 and 14 2 are completely controlled by independent shot timing control mechanisms for each semiconductor device. Its shoot timing is controlled and meets the above requirements. In addition, since the test device 11 of the above embodiment is provided with two parallel chute rows 14 1 and 14 2 , by using an appropriate distribution chute device 20 in combination, a plurality of parallel chute rows including the test portion can be It is possible to realize a test device for semiconductor devices that includes a shoot circuit system. As is clear from the above explanation of the operation, if the test head device 11 of the above embodiment is used in conjunction with an appropriate distribution chute device 20 and sorting chute device 30 , one of the chute rows 14 1 and 14 2 can be It is also possible to perform the operations of distributing and setting the devices and the operation of shunting semiconductor devices that have been tested in the other chute column to the sorting chute section 30 in the same manner. In this case, it is actually possible to set the machine index to zero. Note that the present invention is not limited to the above embodiments, and various modifications are possible. For example, by providing three or more contacts provided with a shoot timing control mechanism in each shoot row 14 1 and 14 2 , three or more semiconductor devices can be tested at the same time. Moreover, three or more chute rows may be provided, and conversely, even if a single chute row is provided, the first and second objects, which are the main objects of the present invention, can be achieved. Further, as the detection devices 17a to 17d, in addition to optical fiber sensors, photoelectronic switches or micro switches can also be used. [Effects of the Invention] As detailed above, according to the test head device of the present invention, the electrical characteristics of a plurality of semiconductor devices can be tested at the same time. It is possible to construct a parallel shoot circuit system. Therefore, it has the remarkable effect of making it possible to realize an extremely efficient semiconductor device testing apparatus with a small machine index.
第1図は従来の半導体装置用試験装置を概略的
に示す説明図、第2図は従来の半導体装置用試験
装置における試験ヘツド部の構造を示す平面図、
第3図は本発明の一実施例になる試験へツド装置
の平面図、第4図は第3図−線方向の側面図
である。
11……試験ヘツド装置、12……下方支持
枠、13……上方支持枠、141,142……シ
ユート列、15a〜15d……接触子、16a〜
16d……駆動シリンダ、17a〜17d……検
知器、18a〜18d……ペンエアシリンダ、1
9a〜19d……ブローノズル、20……分配シ
ユート装置、30……選別シユート装置。
FIG. 1 is an explanatory diagram schematically showing a conventional semiconductor device testing device, and FIG. 2 is a plan view showing the structure of a test head in the conventional semiconductor device testing device.
FIG. 3 is a plan view of a test head apparatus according to an embodiment of the present invention, and FIG. 4 is a side view taken in the direction of the line in FIG. 11 ...Test head device, 12...Lower support frame, 13...Upper support frame, 141 , 142 ...Chute row, 15a-15d...Contactor, 16a-
16d... Drive cylinder, 17a-17d... Detector, 18a-18d... Pen air cylinder, 1
9a-19d... Blow nozzle, 20 ... Distribution chute device, 30 ... Sorting chute device.
Claims (1)
とも一つのシユート列と、半導体装置の外部リー
ドに接触してその電気特性を試験するために前記
シユート列に沿つて設けられた複数個の接触子
と、該接触子をシユート列内に突出させて半導体
装置の外部リードに接触させることにより試験を
開始し、試験終了と共にシユート列の外へ後退さ
せるための駆動装置と、シユート列へ半導体装置
がシユートされて来たことを検知する検知器およ
び該検知器の検知信号によりシユート列内に突出
して半導体装置を前記接触子の位置に係留させる
ためのピストンロツドを有するエアシリンダ並び
に該エアシリンダの係留解除と同期して半導体装
置を次段部へシユートするためのブローノズルを
一組としてなり、前記複数個設けられた接触子の
夫々について一組設けられたシユートタイミング
制御機構とを具備した試験ヘツド装置であつて、
半導体装置用試験装置において連続的に供給され
る半導体装置を前記複数個の接触子の総てに1個
ずつセツトして同時にその試験を行なつた後、こ
れをその試験結果に従つて良品と不良品とに選別
するための選別シユート装置へシユートすること
を特徴とする試験ヘツド装置。 2 前記シユート列が複数並列に設けられてお
り、一つのシユート列で半導体装置を前記複数個
の接触子の夫々にセツトする動作を行なうと同時
に、その他のシユート部ではセツトされた半導体
装置の試験および次段部へのシユートを行なうよ
うにしたことを特徴とする特許請求の範囲第1項
記載の試験ヘツド装置。 3 前記シユートタイミング機構を構成する検知
器として光フアイバーセンサを用いたことを特徴
とする特許請求の範囲第1項または第2項記載の
試験ヘツド装置。 4 前記光フアイバーセンサが前記シユート列を
限定する壁体に埋設されていることを特徴とする
特許請求の範囲第3項記載の試験ヘツド装置。 5 前記光フアイバーセンサが前記シユート列に
対して直交方向に配設されていることを特徴とす
る特許請求の範囲第3項記載の試験ヘツド装置。 6 前記ブローノズルが前記シユート列を限定す
る壁面と所定の角度をなして該壁体に埋設されて
いることを特徴とする特許請求の範囲第1項乃至
第5項の何れか1項記載の試験ヘツド装置。 7 前記エアシリンダが前記シユート列を限定す
る壁体に埋設されていることを特徴とする特許請
求の範囲第1項乃至第6項の何れか1項記載の試
験ヘツド装置。[Scope of Claims] 1. At least one chute row through which a semiconductor device is shunted, and a plurality of chute rows provided along the chute row for contacting external leads of the semiconductor device to test their electrical characteristics. a drive device for starting a test by protruding the contactor into the chute row and bringing it into contact with an external lead of a semiconductor device, and retracting the contactor out of the chute row at the end of the test; An air cylinder having a detector for detecting that a semiconductor device has been shunted, and a piston rod that protrudes into the chute row in response to a detection signal from the detector to moor the semiconductor device at the position of the contact; A set of blow nozzles for shunting the semiconductor device to the next stage in synchronization with unmooring of the cylinder, and a shoot timing control mechanism provided for each of the plurality of contacts. A test head device comprising:
In the test equipment for semiconductor devices, one semiconductor device is continuously supplied to each of the plurality of contacts, and the test is performed simultaneously. A test head device characterized in that it shoots to a sorting chute device for sorting out defective products. 2. A plurality of the chute rows are provided in parallel, and one chute row performs the operation of setting a semiconductor device to each of the plurality of contacts, and at the same time, the other chute portions perform a test of the set semiconductor device. 2. The test head device according to claim 1, wherein the test head device is configured to shoot the test head to the next stage. 3. The test head device according to claim 1 or 2, characterized in that an optical fiber sensor is used as a detector constituting the shoot timing mechanism. 4. The test head device according to claim 3, wherein the optical fiber sensor is embedded in a wall defining the chute row. 5. The test head device according to claim 3, wherein the optical fiber sensor is arranged in a direction perpendicular to the chute row. 6. The blow nozzle according to any one of claims 1 to 5, wherein the blow nozzle is embedded in a wall defining the chute row at a predetermined angle with the wall. Test head equipment. 7. The test head device according to any one of claims 1 to 6, wherein the air cylinder is embedded in a wall defining the chute row.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052004A JPS58168250A (en) | 1982-03-30 | 1982-03-30 | Testing head unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052004A JPS58168250A (en) | 1982-03-30 | 1982-03-30 | Testing head unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168250A JPS58168250A (en) | 1983-10-04 |
| JPS628938B2 true JPS628938B2 (en) | 1987-02-25 |
Family
ID=12902673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052004A Granted JPS58168250A (en) | 1982-03-30 | 1982-03-30 | Testing head unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168250A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6164134A (en) * | 1984-09-06 | 1986-04-02 | Hitachi Electronics Eng Co Ltd | Carrier device of electron parts |
| JPH0644101Y2 (en) * | 1986-03-19 | 1994-11-14 | 旭化成工業株式会社 | Positioning device for semiconductor elements |
-
1982
- 1982-03-30 JP JP57052004A patent/JPS58168250A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58168250A (en) | 1983-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604606B2 (en) | Circuit test equipment | |
| US7782688B2 (en) | Semiconductor memory device and test method thereof | |
| KR20070007101A (en) | Probe method of the device | |
| CN102662092A (en) | Device and method for testing wafer | |
| JPS628938B2 (en) | ||
| US6201383B1 (en) | Method and apparatus for determining short circuit conditions using a gang probe circuit tester | |
| CN207742296U (en) | A kind of addressable test chip test system | |
| JPS6230694B2 (en) | ||
| EP0438127B1 (en) | Semiconductor wafer | |
| JPS6227541B2 (en) | ||
| JPS6411526B2 (en) | ||
| US6262586B1 (en) | Probing method and apparatus utilizing an optimal probing mode | |
| JPS6229902B2 (en) | ||
| JPS6230695B2 (en) | ||
| JPS60103639A (en) | Wafer chip selecting method | |
| JP3298983B2 (en) | Circuit board inspection equipment | |
| JPH01307679A (en) | Automatic failure analyzing device for semiconductor device | |
| JPH0421342B2 (en) | ||
| JPH05315414A (en) | Probe card and inspecting method for its specification | |
| JPH0717026Y2 (en) | IC test equipment | |
| JPH0429350A (en) | Testing method for semiconductor | |
| JPH02152249A (en) | Automatic prober for ic wafer test | |
| JPS62243335A (en) | Inspection of semiconductor chip | |
| JPH05136243A (en) | Aging test pattern-provided semiconductor wafer | |
| JPS63244638A (en) | Wafer probing system |