Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6229902B2 - - Google Patents
[go: Go Back, main page]

JPS6229902B2 - - Google Patents

Info

Publication number
JPS6229902B2
JPS6229902B2 JP57126115A JP12611582A JPS6229902B2 JP S6229902 B2 JPS6229902 B2 JP S6229902B2 JP 57126115 A JP57126115 A JP 57126115A JP 12611582 A JP12611582 A JP 12611582A JP S6229902 B2 JPS6229902 B2 JP S6229902B2
Authority
JP
Japan
Prior art keywords
chute
semiconductor devices
row
air cylinder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57126115A
Other languages
English (en)
Other versions
JPS5917257A (ja
Inventor
Shigeki Takeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57126115A priority Critical patent/JPS5917257A/ja
Publication of JPS5917257A publication Critical patent/JPS5917257A/ja
Publication of JPS6229902B2 publication Critical patent/JPS6229902B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Chutes (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の電気特性を連続的に試験
するための試験装置に関し、特に半導体装置を単
列に並べて試験ヘツド部へシユートする試験前シ
ユート部の固定シユート装置に係る。 〔発明の技術的背景とその問題点〕 例えばIC(半導体集積回路装置)等の半導体
装置では、製造された個々の製品について電気的
な特性試験を行ない、これらを良品および不良品
に選別することが必要とされる。そして、大量の
IC製品等を連続的かつ自動的に上記の試験を行
なうために、所謂高速ハンドラーを備えた試験装
置が従来から使用されている。 第1図は上記従来の半導体装置用試験装置を示
す概略説明図である。同図において、1は連続的
に供給される半導体装置を単列に並べるための試
験前シユート部である。該試験前シユート部1で
単列に並べられた半導体装置a1,a2…は、試験前
シユート部1のすぐ下流に配設された試験ヘツド
部2へ一個ずつシユートされるようになつてい
る。試験ヘツド部2ではシユートされて来た半導
体装置の電気特性が試験され、良品か不良品かを
判定された半導体装置は選別シユート部3へシユ
ートされる。そして、試験ヘツド部2が空になつ
た後、次の半導体装置が試験前シユート部1から
シユートされて来る。なお、上記半導体装置の試
験は、試験ヘツド部2に接続された図示しない試
験器で行なわれる。他方、選別シユート部3は、
試験ヘツド部2からシユートされて来た半導体装
置が良品である場合には前記図示しない試験器か
らの指令を得けてこれをそのすぐ下流に配設され
ている良品シユート部4へシユートする。また、
シユートされて来た半導体装置が不良品である場
合には、選別シユート部3は前記図示しない試験
器からの指令により90゜回転し、回転した向きに
配設されている不良品シユート部5へ不良品半導
体装置をシユートするようになつている。 このように、従来の半導体装置用試験装置は、
試験ヘツド部2が1個しか具備されておらず、全
体的に単列のシユート回路系として構成されてい
た。しかも、試験ヘツド部2は同時に複数の検体
を試験できるように構成されていなかつたから、
順次1個ずつ半導体装置を試験ヘツド部2に供給
し、1個ずつその試験を行なうというシステムを
採用せざるを得ず、その間のロス時間がかなり大
きいという問題があつた。更には、不良品と判定
された半導体装置を不良品シユート部5へシユー
トする際には選別シユート部3を回転させなけれ
ばならず、このときにもロス時間が生じるという
問題があつた。これらの要因により、従来の半導
体装置用試験装置では全体のマシーンインデツク
スが約1.0〜15秒とかなり大きくならざるを得
ず、これが作業能率の向上ひいては全体的な生産
性の向上を計る上で大きな障害となつていた。 ところで、上述したところから明らかなよう
に、マシーンインデツクスの小さい能率的な半導
体装置用試験装置を構成するための基本的な構想
として、まず試験ヘツド部2で同時に複数個の半
導体装置を試験できるようにすることが考えられ
る。そして、このためには試験ヘツド部2に対し
て、そこで同時に試験を行なうべき複数個の半導
体装置を一単位として確実かつ効率的にシユート
する機構が必要とされる。 因みに、第1図に示した従来の半導体装置用試
験装置において、試験前シユート部1から試験ヘ
ツド部2へ半導体装置をシユートする機構を説明
すれば次の通りである。第2図に示すように、試
験前シユート部は供給部1′および固定シユート
部1″からなつている。供給部1′は半導体装置を
単列に並べ、かつ1個ずつ分離して供給する部分
であり、固定シユート部1″は供給されて来た半
導体装置を試験ヘツド部2へシユートする部分で
ある。固定シユート部1″の上端部には供給部
1′から半導体装置がシユートされて来たことを
検知するための検知器6が設けられている。ま
た、そのシユート方向に沿つて二つの小型エアシ
リンダ(以下、ペンエアシリンダと記す)7,8
が設けられ、該ペンエアシリンダ7,8の間には
下流方向に向いたシユート用ブローノズル9が設
けられている。供給部1′から固定シユート部
1″へ半導体装置がシユートされて来ると、検知
器6がこれを検知してまず下流側のペンエアシリ
ンダ8のピストンロツドを突出させ、半導体装置
を係止して停留させる。なお、以下の説明ではこ
の動作を「ペンエアシリンダの突出」、逆の動作
を「ペンエアシリンダの引込み」と言う。この状
態で次の半導体装置がシユートされて来ると、検
知器6がこれを検知し、今度は上流側のペンエア
シリンダ7を突出させて半導体装置を係留する。
続いて、ペンエアシリンダ8だけが引込んで半導
体装置の係留を解除すると同時に、ブローノズル
9の吹出しにより係留の解除された半導体装置を
試験ヘツド部2へシユートする。このとき、ペン
エアシリンダ8は半導体装置を係留したままであ
る。次いでペンエアシリンダ8が再び突出すると
同時に今度はペンエアシリンダ7が引つ込み、こ
れで係留を解除された半導体装置は落下してペン
エアシリンダ8に係留される。そして、供給部
1′から新たな半導体装置がシユートされて来た
とき、ペンエアシリンダ7は検知器6の検知信号
により再び突出してこれを係留する。以後、同様
の動作によつて半導体装置は1個ずつ試験ヘツド
部2へシユートされることになる。 さて、従来の半導体装置用試験装置において半
導体装置を試験ヘツド部へシユートするために用
いられていた上記のようなシユート機構による限
り、前述した基本的な考え方を実現してマシーン
インデツクスの小さい能率的な試験装置を構成す
ることはできない。即ち、上記のシユート機構で
はシユートタイミングを完全にコントロールでき
る半導体装置の数、即ち、ブローノズル9の吹出
しによつてシユートされ得る状態にある半導体装
置の数は1個だけである。一方、試験ヘツド部2
で複数個の半導体装置を同時にセツトして試験し
ようとすれば、その数と同数の半導体装置につい
てそのシユートタイミングを完全に制御しなけれ
ばならず、もしそれができなければ試験ヘツド2
に複数の半導体装置を確実にセツトすることはで
きない。従つて、上記のシユート機構による限り
は試験ヘツド部2で同時に複数の半導体装置の試
験を行なう構成を実現することはできない。 〔発明の目的〕 本発明は上記事情に鑑みてなされたもので、試
験ヘツド部で同時に複数の半導体装置を試験でき
る半導体装置用試験装置の実現を可能とするた
め、複数個の半導体装置を一単位とし、かつその
総てのシユートタイミングを完全に制御して試験
ヘツド部へシユートできる固定シユート装置を提
供するものである。 なお、複数個の半導体装置を同時に試験するた
めには試験ヘツド部そのものにもそれに適した機
構が必要とされるが、これは本発明の範囲外であ
る。 〔発明の概要〕 本発明の固定シユート装置は半導体装置用試験
装置において供給シユート部と試験ヘツド部の間
に固定され、かつ両者のシユート列と連通して配
設されるもので、供給シユート部から1個ずつシ
ユートされて来る複数個の半導体装置をそのシユ
ート列内に収容すると共に、収容した複数の半導
体装置の総てのシユートタイミングを完全に制御
してこれらを試験ヘツド部へシユートするもので
ある。その具体的な構成は、供給シユート部から
半導体装置がシユートされて来たことを検知する
ための検知器と、検知された半導体装置の係止お
よび係止解除をするためのペンエアシリンダと、
半導体装置を試験ヘツド部へシユートするための
ブローノズルとを一組とするシユートタイミング
制御機構を固定シユート装置のシユート列に沿つ
て複数組設けたことを特徴とするものである 〔発明の実施例〕 第3図は本発明の一実施例になる固定シユート
装置の平面図であり、第4図はその側面図であ
る。これらの図において、11は固定シユート装
置である。該固定シユート装置11には第4図に
図示する下方支持枠12および上方支持枠13に
よつて限定されたシユート列14が形成されてい
る。シユート列14の下方部位にはシユートされ
て来た半導体装置を検知するための検知器15a
が設けられている。該検知器15aとしては下方
支持枠12に埋設した光フアイバーセンサが用い
られている。また、この検知器15aを挾んでそ
の下流側にはペンエアシリンダ16aが上方支持
枠13に設けられ、その上流側には下流方向に向
けて傾斜したブローノズル17aが上方支持枠1
3に設けられている。ペンエアシリンダ16aは
検知器15aが半導体装置のシユートを検知する
とシユート列14内に突出してこれを係止するよ
うになつている。また、ブローノズル17aはペ
ンエアシリンダ16aがシユート列14から後退
する動作に同期してエアーを吹き出すことによ
り、ペンエアシリンダ16aの係止が解除された
半導体装置を次段部へシユートするようになつて
いる。このように、上記検知器15a、ペンエア
シリンダ16aおよびブローノズル17aは1組
のシユートタイミング制御機構を構成している。
そして、シユート列14にはその上方部位にも検
知器15b、ペンエアシリンダ16bおよびブロ
ーノズル17bからなる同様のシユートタイミン
グ制御機構が設けられている。 なお、20は半導体装置用試験装置において固
定シユート装置11の直前に配設される供給シユ
ート部であり、30は固定シユート装置11の直
後に配設される試験ヘツド部である。図示のよう
に、これらはそのシユート列が相互に連通した状
態で固定して配設される。 上記構成からなる固定シユート装置11の作用
を説明すれば次の通りである。供給シユート部2
0からは従来と同様、半導体装置が1個ずつ分離
されて固定シユート装置11のシユート列14に
シユートされて来る。半導体装置がシユートされ
て来るとまず検知器15aがこれを検知してペン
エアシリンダ16aを突出させ、これにより半導
体装置はペンエアシリンダ16aに係留される。
次の半導体装置がシユートされて来ると、今度は
検知器15bがこれを検知してペンエアシリンダ
16bを突出させ、該ペンエアシリンダ16bに
より半導体装置はシユート列14内に係留され
る。こうして2個の半導体装置が固定シユート装
11に収容された後、ペンエアシリンダ16a
がシユート列14から後退すると同時にブローノ
ズル17aからエアーが吹き出され、係留を解除
された半導体装置は試験ヘツド部30にシユート
される。続いて、ペンエアシリンダ16aは後退
したまま、今度はペンエアシリンダ16bが後退
すると同時にブローノズル17bからエアーが吹
き出され、シユート列14の上方部位に係留され
ていた半導体装置が試験ヘツド部30にシユート
される。 なお、試験ヘツド部30は固定シユート装置
1からシユートされて来る2個の半導体装置をセ
ツトして同時にその電気特性装置を行なえるよう
に構成されており、また供給シユート部20は固
定シユート装置11がシユート動作をしている間
は半導体装置の供給を行なわないように構成され
ているが、これらの構成自体は本発明の範囲外で
あるから省略する。 上記実施例の固定シユート装置11によれば、
供給シユート部20から1個ずつ分離してシユー
トされて来る半導体装置2個をそのシユート列1
4内に収容し、これを1単位として1個ずつ試験
ヘツド部30へシユートすることができる。しか
も、その際に2個の半導体装置は夫々の係留位置
に設けられた独立のシユートタイミング制御機構
により完全にシユートタイミングが制御されてい
る。従つて、この固定シユート装置によれば試験
ヘツド部30に2個の半導体装置を一単位とし、
しかも個々の半導体装置が所定の試験位置に確実
にセツトされるタイミングで1個ずつシユートす
ることができ、これにより試験ヘツド部30で同
時に2個の半導体装置の試験を行なうためのシユ
ートシステムを実現することができる。 なお、本発明は上記実施例に限定されるもので
はなく、種々の変更例が可能である。例えば、シ
ユート列14に3組以上のシユートタイミング制
御機構を設けることにより3個以上の半導体装置
を1単位として試験ヘツド部へシユートするよう
にすることができる。 また、検知器15a,15bとしては光フアイ
バーセンサ以外にも、マイクロスイツチ等の通常
使用されている種々のセンサを用いることができ
る。 〔発明の効果〕 以上詳述したように、本発明の固定シユート装
置によれば半導体装置用試験装置の試験ヘツド部
で複数個の半導体装置を同時に試験する構成を採
用することがシステム的に可能となり、これによ
つてマシーンインデツクスの小さい効率的な半導
体装置用試験装置の実現を可能とすることができ
る。
【図面の簡単な説明】
第1図は従来の半導体装置用試験装置を概略的
に示す説明図、第2図は従来の半導体装置用試験
装置において、半導体装置を試験ヘツド部へシユ
ートする固定シユート部の構造を示す平面図、第
3図は本発明の一実施例になる固定シユート装置
の平面図であり、第4図はその側面図である。 11…固定シユート装置、12…下方支持枠、
13…上方支持枠、14…シユート列、15a,
15b…検知器、16a,16b…ペンエアシリ
ンダ、17a,17b…ブローノズル、20…供
給シユート部、30…試験ヘツド部。

Claims (1)

  1. 【特許請求の範囲】 1 半導体装置用試験装置において供給シユート
    部から1個ずつ分離されてシユートされて来る半
    導体装置を複数個収容すると共に、これをその下
    流に配設された試験ヘツド部へシユートする固定
    シユート装置であつて、その中を半導体装置がシ
    ユートされる単一のシユート列を具備すると共
    に、該シユート列にシユートされて来た半導体装
    置を検知するための検知器、該検知器の検知信号
    により前記シユート列にピストンロツドを突出さ
    せて半導体装置を係留するエアシリンダおよび該
    エアシリンダの係留解除動作に同期して半導体装
    置を次段部へシユートするブローノズルからなる
    シユートタイミング制御機構を前記シユート列に
    沿つて複数組設けたことを特徴とする固定シユー
    ト装置。 2 前記検知器として光フアイバーセンサを用い
    たことを特徴とする特許請求の範囲第1項記載の
    固定シユート装置。 3 前記光フアイバーセンサが前記シユート列を
    限定する壁体に埋設されていることを特徴とする
    特許請求の範囲第2項記載の固定シユート装置。 4 前記ブローノズルが前記シユート列を限定す
    る壁面と所定の角度をなして該壁体に埋設されて
    いることを特徴とする特許請求の範囲第1項乃至
    第3項の何れか1項記載の固定シユート装置。 5 前記エアシリンダが前記シユート列を限定す
    る壁体に埋設されていることを特徴とする特許請
    求の範囲第1項乃至第4項の何れか1項記載の固
    定シユート装置。
JP57126115A 1982-07-20 1982-07-20 固定シユ−ト装置 Granted JPS5917257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57126115A JPS5917257A (ja) 1982-07-20 1982-07-20 固定シユ−ト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57126115A JPS5917257A (ja) 1982-07-20 1982-07-20 固定シユ−ト装置

Publications (2)

Publication Number Publication Date
JPS5917257A JPS5917257A (ja) 1984-01-28
JPS6229902B2 true JPS6229902B2 (ja) 1987-06-29

Family

ID=14927002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57126115A Granted JPS5917257A (ja) 1982-07-20 1982-07-20 固定シユ−ト装置

Country Status (1)

Country Link
JP (1) JPS5917257A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619898U (ja) * 1984-06-25 1986-01-21 富士通株式会社 半導体装置の傾斜落下式自動送り装置

Also Published As

Publication number Publication date
JPS5917257A (ja) 1984-01-28

Similar Documents

Publication Publication Date Title
US20230228814A1 (en) Device testing architecture, method, and system
US5383195A (en) BIST circuit with halt signal
EP1364436A4 (en) METHOD AND APPARATUS FOR DIAGNOSING FAILURES IN AN INTEGRATED CIRCUIT USING INTEGRATED TROUBLESHOOTING TECHNIQUES
CA2079286A1 (en) Partial-scan built-in self-test technique
JPS6229902B2 (ja)
JPS6227541B2 (ja)
JPS628938B2 (ja)
US5566186A (en) Test control device
JPS58168247A (ja) 選別シュ−ト装置
US20090271671A1 (en) Apparatus and method for improved test controllability and observability of random resistant logic
US7900107B2 (en) High speed ATPG testing circuit and method
JP2665952B2 (ja) 自動プルテスト装置
JPS5673354A (en) Testing device for ic
JPS6250265A (ja) 索道握索機の主ばね不良検出方法
Boswell et al. Design of programmable logic arrays for parallel testing.
JPS58168249A (ja) 半導体装置用試験装置
JP2509632Y2 (ja) Ic試験用搬送装置
JPH0717026Y2 (ja) Ic試験装置
CN116116742A (zh) 一种集芯片表面缺陷检测、分拣及管装的一体装置及方法
JPS57151874A (en) Testing device for logic circuit
PL67847B1 (ja)
JPS58129274A (ja) Lsiの試験方式
JPS5824945B2 (ja) 良品二重チェック方法
JPS60149198A (ja) チツプの極性等検測整列装置
JP2651178B2 (ja) Icカード試験装置