JPS6314567B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野の説明 本発明は高電圧サイリスタ変換器のサイリスタ
素子故障診断装置に係り、特にマイクロプロセツ
サを用いてすべてのサイリスタ素子を監視し適切
な論理判断により故障診断するマイクロプロセツ
サによる高電圧サイリスタ変換器の素子故障診断
装置に関する。

(b) 従来技術の説明 直流送電、周波数変換等の高電圧サイリスタバ
ルブには多数の直列又は直並列接続されたサイリ
スタが使用されている。サイリスタはサイリスタ
自身又はゲート回路等の故障により破損につなが
るため一般に所定の数のサイリスタをマージンと
して直列に接続している。従つてサイリスタが故
障し故障サイリスタの数がこのマージンサイリス
タの数に達した場合はサイリスタバルブを運転不
能として停止し故障サイリスタを交換する必要が
ある。このためサイリスタの故障をモニターしそ
の故障数を常時知ることが重要となる。

第１図は従来のサイリスタ素子故障（以下素子
故障と称す）診断装置の高電圧部の検出回路の構
成図である。第１図はサイリスタバルブ内の直列
接続した複数個のサイリスタのうち例えば直列接
続したサイリスタ１を６個単位で１モジユールと
した例で各サイリスタ１にはコンデンサ、抵抗か
らなる分圧回路２が、また６個の直列接続したサ
イリスタには並列に２個の検出用抵抗３が接続さ
れている。６個の直列接続したサイリスタの中間
点Ｐと検出用抵抗３の中間点Ｑには検出回路４が
接続されている。中間点ＰでＡ，Ｂの２グループ
に分割された分圧回路２と中間点Ｑで分割された
検出用抵抗３によりブリツジ回路を形成してい
る。６個のサイリスが全て正常な時はブリツジ回
路は平衡しているので電圧ｖは発生しない。しか
し１個のサイリスタが破損した時はブリツジ回路
は不平衡となり電圧ｖが発生する。検出回路４は
電圧ｖが所定値以上で発光素子５に電流を流し素
子故障信号をライトガイド６により低電位部の素
子故障判別回路７へ伝送する。素子故障判別回路
７ではサイリスタバルブ内の６個単位のサイリス
タで構成したモジユールでどのモジユール内で素
子が故障しているか、いくつのモジユールが故障
しているかを判別する。

しかしこの従来の素子故障診断ではブリツジ回
路が不平衡になる様な素子故障の場合、例えば１
個の破損又はＡ側のみの２個のサイリスタの故障
等は検出可能であるがＡ側、Ｂ側６個全ての故障
又はＡ，Ｂ側が同数故障した場合は、ブリツジ回
路は平衡しているので素子故障を検出することは
不可能である。またサイリスタが正常な場合でも
分圧回路及びサイリスタの特性等のアンバランス
により各サイリスタにかかる電圧にアンバランス
を生じる。また３相ブリツジ接続されたサイリス
タ変換器でサイリスタバルブに電圧が加わつてゲ
ートブロツクしているフローテイング中とサイリ
スタバルブの運転中とではサイリスタにかかる電
圧のピーク値は運転中の方が√３倍大きい。この
ため６個のサイリスタのうち１個破損した時に生
じる電圧ｖも運転中の方がフローテイング中より
もほぼ√３倍大きい。従つて各サイリスタの電圧
アンバランスにより誤検出することなくかつフロ
ーテイング中、運転中とも確実に検出できる様に
検出回路４の検出レベルを設定することは非常に
むづかしい。またモジユール内のサイリスタ数が
多い構成になる程、１個故障時に生じる電圧ｖも
小さくなり検出することが不可能な場合がある。
また素子故障を検出できた場合でも例えばＡ側の
サイリスタが１個から３個の故障に対し低圧側の
素子故障判別回路７では何個故障しているのかが
全く不明である。従つて、モジユール内の正確な
素子故障数が不明のため、バルブ全体での全故障
素子数を知ることはできない。このためその時点
における正確なサイリスタのマージン数を知るこ
とも不可能である。

以上の様に従来の素子故障診断装置では確実に
素子故障を判別することが不可能でありこのため
故障サイリスタ数がマージンサイリスタ数をオー
バーし他のサイリスタをも破損する恐れがある。
以上のことはサイリスタ変換器の運用上保守の欠
点となる。

(c) 発明の目的 本発明の目的は前述の欠点に鑑みサイリスタの
故障を確実に検出しさらにはその故障数をも判別
することができサイリスタ変換器の運用又は保守
上からも極めて有効なマイクロプロセツサによる
高電圧サイリスタ変換器の素子故障診断装置を提
供することにある。

(d) 発明の構成 以下本発明を図面を用いて説明する。

第２図は本発面の一実施例を示す構成図であ
る。各サイリスタ１にはコンデンサと抵抗から成
る分圧回路２を並列接続し、各サイリスタ１の印
加電圧（第２図の例では順方向電圧）を検出する
ための発光素子１１、電流制限用の抵抗１２、逆
電圧防止用のダイオード１３を夫々接続してい
る。各発光素子１１の光信号は各ライトガイド１
４により各受光素子１５へ伝送し、各受光素子１
５の各電圧検出信号ｂ１，ｂ２…はOR回路１６
とマイクロプロセツサ１７へ入力する。OR回路
１６の出力信号である電圧検出OR信号Ｃもマイ
クロプロセツサ１７へ入力する。マイクロプロセ
ツサ１７は入出力のインターフエイスを行なう
Ｉ／Ｏ回路２１、データを読み込む為にデータを
保持するラツチ回路２２そのデータを記憶する
RAM回路２３、データの読み込みや素子故障を
判別する故障判別論理関数のプログラムを収納し
ているPROM回路２４、これらのマイクロプロ
セツサ１７の各回路間の制御を行なうCPU回路
２５から構成される。

(e) 発明の作用 上述の構成に於て、マイクロプロセツサ１７内
の各回路はCPU回路２５により信号の授受を行
なうことができＩ／Ｏ回路２１は電圧検出OR信
号Ｃを入力するとCPU回路２５を介してラツチ
回路２２へ指令が出されラツチ回路２２はデータ
となる各電圧検出信号ｂ１，ｂ２…を読み込む。

いま、サイリスタバルブに第３図ａに示す電圧
波形ａが加わつており、サイリスタＴ１が正常で
あれば順電圧期間中は発光素子１１は光信号を発
するので、電圧検出信号ｂ１も順電圧期間中、出
力“１”を発生する。しかしサイリスタＴ２が故
障している場合には電圧検出信号ｂ２の出力は
“０”である。また、正常なサイリスタにより電
圧検出OR信号Ｃは出力“１”が出るのでＩ／Ｏ
回路２１はこの電圧検出OR信号Ｃを入力すると
ともにラツチ回路２２へデータ読み込み信号ｄを
発生する。ラツチ回路２２はデータ読み込み信号
ｄの発生された時点の各電圧検出信号ｂ１，ｂ２
…の出力を記憶する。従つて、電圧検出信号ｂ１
は“１”電圧検出信号ｂ２は“０”が記憶され
る。記憶された各電圧検出信号ｂ１，ｂ２…はプ
ログラム制御によりRAM回路２３へメモリされ
る。

いまRAM回路２３をｎビツトとする。RAM
回路２３の電圧検出信号データのメモリには種々
の方法がありその一例につき第３図を用いて説明
する。第３図ａは本発明の動作を説明するための
タイムチヤート、第３図ｂ，ｃはRAM回路２３
のメモリーブロツク図である。

第３図ａの例は、順電圧期間では全サイリス
タが正常で、順電圧期間ではサイリスタＴ
２のみ故障している場合である。

第３図ｂはRAM回路２３の各ビツトに夫々の
サイリスタの電圧検出論理信号であるデータを対
応させてメモリした例である。RAM回路２３の
１つのメモリ番地にはｎ個単位でデータがメモリ
されたサイリスタの数がｎ個より多いときは複数
のメモリ番地にデータがメモリされる。ここでは
説明を簡単にするためサイリスタ数をｎ個とす
る。従つてRAM回路２３の１つのメモリ番地
（RAM(i)）の１ビツト目にはサイリスタＴ１の
電圧検出信号のデータをメモリし順次ｎビツト目
迄サイリスタｎ個のデーータをメモリする。

第３図ａのの順電圧期間の各サイリスタのデ
ータは第３図ｂのに示す様に全サイリスタＴ１
〜Tnが正常なのでRAM(i)のすべてのビツトに
“１”がメモリされる。次にの順電圧期間では
サイリスタＴ２が故障しているのでＴ２に対応す
る２ビツト目には“０”が他の健全なサイリスタ
に対応するビツトにはすべて“１”がメモリされ
る。

これ等のメモリされたデータから素子故障であ
るか否かの判別をするのも種々の方法がある。例
えばPROM２４にメモリしている故障判別論理
関数とその制御プログラムによりRAM(i)にメモ
リされている各ビツトのデータが“１”か“０”
かを判別し、“１”のときには正常、“０”の場合
は、そのビツトに対応するサイリスタは故障と判
断する。

またCPU内のレジスタ２個を第１、第２のカ
ウンタとして使用し、第１のカウンタは上記正常
か故障かの判断の結果が故障のとき１ずつカウン
トすることによりサイリスタバルブ内の故障サイ
リスタの合計数を記憶することができ、第２のカ
ウンタにはRAM(i)の各ビツトに対し上記故障判
別動作を行う毎に１ずつカウントすることにより
サイリスタTiに対応した番号を記憶することが
できる。従つて故障判別の結果が故障のとき、カ
ウンタ２の内容を呼び出し故障サイリスタの番号
を知ることができ、またカウンタ１の内容を呼び
出せばサイリスタバルブ内の故障サイリスタの合
計数を知ることができる。尚、第１、第２のカウ
ンタは、RAM(i)の新しいデータに対する故障判
別動作に先だち０に初期設定する。

また、マージンサイリスタ数がｍ個でこの数の
サイリスタが故障したときサイリスタ変換器の運
転を停止したい場合には、第１のカウンタの内容
をｍと比較し、この数ｍに達した時にＩ／Ｏ回路
２１より外部へ停止信号ｅを出力する。尚、本実
施例では電圧検出OR信号ｃを用いて電圧検出論
理信号のデータを読み込んでおり順電圧期間以外
でのデータを読み込むことなく確実に素子故障を
判断することができる。

以上の説明は、電圧検出論理信号のデータの１
回の読み込みにより素子故障と判別する場合であ
る。

サイリスタ変換器がインバータ運転を行なうモ
ードでは、直列接続した全サイリスタの内一部の
サイリスタがターンオフしない場合がある。（以
下この現象を部分転流失敗と称す。）この部分転
流失敗したサイリスタには順電圧はかからないの
で１回のデータの読み込みで素子故障を判別する
と誤判別することになる。

この様な部分転流失敗の現象が考えられる場合
には連続する数回のデータにより素子故障を判別
する方法が適している。例えば、第３図ａで連続
する３回のデータを用いて、サイリスタＴ２につ
いては２ビツト目が３回とも“０”であれば素子
故障と判別する。一般に部分転流失敗する状況は
数サイクル継続することはないので上記の方法で
部分転流失敗と素子故障を区別できる。なお、数
回のデータにより素子故障を判別する場合にはデ
ータをメモリするRAMの番地もそれに応じて第
３図ｃに示した様に確保しておくことが必要であ
る。

即ち、RAM回路２３のメモリ番地RAM(i)，
RAM（ｉ＋１），RAM（ｉ＋２）に，，で
検出した３回分のデータを保持し４回目のデータ
はRAM(i)の内容を書きかえて常に最新の３回
分のデータを保持する様に構成する。

そしてPROM回路２４に収納している故障判
別論理関数とその制御プログラムによつて、例え
ば次の様に動作させる。

上述RAM回路２３に保持した最新の３回分の
データ，，の各サイリスタTiに対応した
ビツトの和を演算してその結果が“０”のとき故
障と判断する。また演算の結果が“１”〜“３”
の場合には正常と判断し、次のサイクルのサンプ
リングデータを採取してデータ，，の各
ビツトの和を演算し同様に故障判別動作を繰返
し、以下順次連続して採取するデータに対し監視
する。

第３図ｃに示した実施例の場合、データ，
，に対して故障判別動作を行いサイリスタＴ
２に対応するビツトの和を演算したとき“０”と
なり故障と判断する。

またデータの信頼性を高める場合には多数決を
とる方法がある。この場合も例えばデータのサン
プリング回数が３回の場合はその３回の和の演算
結果が“２”又は“３”の場合は正常と判別する
ことができる。このデータのサンプリング回数が
10回以上で従つてデータ数も10個以上となつた場
合には従来の論理素子による回路では非常に複雑
なものとなるがマイクロプロセツサを用いればデ
ータのサンプリング回数が増加してもデータを収
納するRAM回路を確保しておくだけでよい。

(f) 発明の効果 以上の説明の様に本発明によれば複数個の直列
接続されたサイリスタからなるサイリスタバルブ
内でサイリスタの故障が発生してもサイリスタ
個々にそれを確実に検出することができるのでサ
イリスタバルブ内の合計故障数を絶えず正確に知
ることができる。従つて、従来の様に正確な故障
数を知ることができなく他の健全なサイリスタを
も破損し事故を拡大するという欠点に対し、本発
明はサイリスタに加わる電圧を用いてマイクロプ
ロセツサにより個別にサイリスタの故障を判別す
るので正確に故障数を知ることができる。このた
め故障サイリスタ数がマージンサイリスタ数に達
した時点でサイリスタ変換器の運転を停止して保
護することができるので健全なサイリスタ迄破損
してしまう等という不具合もなくサイリスタ変換
器の運用又は保守上からも有効な素子故障診断装
置である。

また、１個のマイクロプロセツサにより複数の
サイリスタバルブの素子故障診断を行なうことが
できる。例えば、ブリツジ接続した６個のサイリ
スタバルブの全サイリスタの素子故障診断を行な
う場合、RAM回路のメモリ番地も６個のサイリ
スタバルブの分を確保しておき、各サイリスタバ
ルブは通常夫々の点弧に電気角で60゜の位相差を
保つて運転するので、１個のサイリスタバルブに
対する素子故障診断を電気角60゜内で実施すれば
６個のサイリスタバルブの全サイリスタに対して
１サイクルで素子故障診断を行うことができる。

上述の様に多数のサイリスタにもかゝわらず１
サイクルの時間内で全サイリスタを診断すること
が可能であり、更に従来の素子故障診断装置に比
較して小型化したマイクロプロセツサによる高電
圧サイリスタ変換器の素子故障診断装置を提供す
ることができる。

(g) 変形例 本発明の実施例では各サイリスタの順電圧を検
出して素子故障診断を行なつているが逆電圧また
は順逆電圧を検出する様に構成しても全く同じ効
果を得ることができる。

また本発明の実施例のタイムチヤート第３図ａ
では、毎サイクルの順電圧期間内に１回のデータ
読み込みの例で説明したが必要に応じて複数回の
データを読み込み前述と同様にして故障判別を行
うことができる。

【図面の簡単な説明】

第１図は従来の素子故障診断装置の構成図、第
２図は本発明による素子故障診断装置の構成図、
第３図ａは本発明を説明するための各信号のタイ
ムチヤート、第３図ｂ，ｃはRAM回路のメモリ
ブロツク図である。 １……サイリスタ、２……分圧回路、３……検
出用抵抗、４……検出回路、５，１１……発光素
子、６，１４……ライトガイド、７……素子故障
判別回路、１２……抵抗、１３……ダイオード、
１５……受光素子、１６……OR回路、１７……
マイクロプロセツサ、２１……Ｉ／Ｏ回路、２２
……ラツチ回路、２３……RAM回路、２４……
PROM回路、２５……CPU回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数個のサイリスタを直列接続したサイリス
   タバルブで構成した高電圧サイリスタ変換器の素
   子故障診断装置に於て、前記複数個のサイリスタ
   の夫々のサイリスタ毎に該サイリスタの電圧を検
   出する電圧検出回路を夫々設け、前記素子故障診
   断装置の内部に夫々の前記電圧検出回路によつて
   検出した夫々の電圧検出論理信号を保持する第１
   のメモリ回路とこの第１のメモリ回路に保持した
   夫々の電圧検出論理データから故障判別を行なう
   制御プログラムを保持する第２のメモリ回路と、
   前記故障判別の論理動作を行なうマイクロプロセ
   ツサと、前記夫々の電圧検出論理信号の論理和を
   とる論理和回路を設け、この論理和回路の出力信
   号を前記マイクロプロセツサへの入力信号として
   与え、所定のタイミングで前記マイクロプロセツ
   サから出力するデータ読み込み信号により前記
   夫々の電圧検出論理信号を前記夫々の電圧検出論
   理データとして前記第１のメモリ回路に読み込
   み、夫々のサイリスタに対応した前記夫々の電圧
   検出論理データを前記第２のメモリ回路に保持し
   た制御プログラムと前記マイクロプロセツサによ
   り順次論理判別し、所定の論理状態のとき故障と
   判断し、この故障と判断した前記夫々の電圧検出
   論理データの数が所定の数に達したとき、素子故
   障の信号を出力することを特徴としたマイクロプ
   ロセツサによる高電圧サイリスタ変換器の素子故
   障診断装置。 ２ 複数個のサイリスタを直列接続したサイリス
   タバルブで構成した高電圧サイリスタ変換器の素
   子故障診断装置に於て、前記複数個のサイリスタ
   の夫々のサイリスタ毎に該サイリスタの電圧を検
   出する電圧検出回路を夫々設け、前記素子故障診
   断装置の内部に夫々の前記電圧検出回路によつて
   検出した夫々の電圧検出論理信号を保持する第１
   のメモリ回路と、この第１のメモリ回路に保持し
   た夫々の電圧検出論理データから故障判別を行な
   う制御プログラムを保持する第２のメモリ回路
   と、前記故障判別の論理動作を行なうマイクロプ
   ロセツサと、前記夫々の電圧検出論理信号の論理
   和をとる論理和回路を設け、この論理和回路の出
   力信号を前記マイクロプロセツサへの入力信号と
   して与え、所定のタイミングで前記マイクロプロ
   セツサから出力するデータ読み込み信号により少
   なくとも１回以上前記夫々の電圧検出論理信号を
   前記夫々の電圧検出論理データとして前記第１の
   メモリ回路に読み込み、夫々のサイリスタに対応
   した前記少なくとも１回以上の前記夫々の電圧検
   出論理データを前記第２のメモリ回路に保持した
   制御プログラムと前記マイクロプロセツサにより
   順次論理判別し、所定のサイリスタに対応した前
   記少なくとも１回以上の電圧検出論理データの所
   定の数が所定の論理状態のとき故障と判断しこの
   故障と判断したサイリスタの数が所定の数に達し
   たとき、素子故障の信号を出力することを特徴と
   したマイクロプロセツサによる高電圧サイリスタ
   変換器の素子故障診断装置。