Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6323561B2 - - Google Patents
[go: Go Back, main page]

JPS6323561B2 - - Google Patents

Info

Publication number
JPS6323561B2
JPS6323561B2 JP55160164A JP16016480A JPS6323561B2 JP S6323561 B2 JPS6323561 B2 JP S6323561B2 JP 55160164 A JP55160164 A JP 55160164A JP 16016480 A JP16016480 A JP 16016480A JP S6323561 B2 JPS6323561 B2 JP S6323561B2
Authority
JP
Japan
Prior art keywords
output
value
integral
deviation
limiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55160164A
Other languages
Japanese (ja)
Other versions
JPS5783802A (en
Inventor
Munehiro Hosokawa
Fusatoshi Kataoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YOKOKAWA DENKI KK
Original Assignee
YOKOKAWA DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YOKOKAWA DENKI KK filed Critical YOKOKAWA DENKI KK
Priority to JP16016480A priority Critical patent/JPS5783802A/en
Publication of JPS5783802A publication Critical patent/JPS5783802A/en
Publication of JPS6323561B2 publication Critical patent/JPS6323561B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B5/00Anti-hunting arrangements
    • G05B5/01Anti-hunting arrangements electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)
  • Control By Computers (AREA)

Description

【発明の詳細な説明】 本発明は、プロセス制御装置に関し、さらに詳
しくはリセツトリミツタ付のプロセス制御装置の
改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a process control device, and more particularly to an improvement in a process control device with a reset limiter.

リセツトリミツタ付のプロセス制御装置には、
偏差が減少すれば出力リミツタが解除される装置
(以下積分帰還形という)と、偏差の極性が変わ
るまで出力リミツタが解除されない装置(以下偏
差帰還形という)の2種類がある。積分帰還形は
リセツトワインドアツプ防止の必要なバツチ制御
に用いられ、偏差帰還形は常時締切り、非常時開
放するような安全弁の制御に用いられる。
Process control equipment with reset limiters have
There are two types of devices: devices in which the output limiter is released when the deviation decreases (hereinafter referred to as integral feedback type) and devices in which the output limiter is not released until the polarity of the deviation changes (hereinafter referred to as deviation feedback type). The integral feedback type is used for batch control that requires the prevention of reset wind up, and the deviation feedback type is used for controlling safety valves that are always closed and open in an emergency.

本発明は、リセツトバイアス値の大きさを選定
することにより、積分帰還形としても偏差帰還形
としても動作できる新規なリセツトリミツタ付プ
ロセス制御装置を実現したものである。
The present invention realizes a novel process control device with a reset limiter that can operate as either an integral feedback type or a deviation feedback type by selecting the magnitude of the reset bias value.

第1図は本発明装置の一実施例を示すブロツク
線図である。図において、1は測定値PVと設定
値SVとの偏差eに比例積分演算を施す制御演算
部で、比例演算要素Pと積分演算要素Iを有して
おり、比例演算要素Pの出力KPe(KPは比例ゲイ
ン)と積分演算要素Iの出力B(以下積分項Bと
いう)とを加算して演算出力YVを発生するもの
である。積分演算要素Iには比例演算要素Pの出
力KPeと後述の加減算部4の出力FVのいずれか
一方が切換スイツチ5により選択的に加えられ
る。積分演算要素Iは、切換スイツチ5がa側に
接続されていると、比例演算要素Pの出力KP
を積分して積分項Bを決定し、b側に接続される
と、積分項Bをある時定数(例えば積分時間TI
で加減算部4の出力FVで決る値に設定するよう
に構成されている。なお、積分項BのFVで決る
値への設定は、例えば加減算部4の出力FVによ
る積分を監視してB=FVになつたとき積分動作
を禁止することにより容易に行なうことができ
る。2は出力リミツタで、PI演算出力YVが制限
値LM(上限値Hまたは下限値L)を越えたとき、
操作出力MVをLMに制限するものである。3は
リセツトバイアス値RBを設定する回路で、ポテ
ンシヨメータが示されている。加減算部4は、操
作出力MVとリセツトバイアス値RBおよび比例
演算要素の出力KPeとを加減算し、MV+RB−
KPeなる値の出力FVを発生する。切換スイツチ
5は、通常a側に接続されており、制御演算部1
の出力YVがリミツタ2の制限値LMを越えると
a側からb側に切換え接続され、その後YVがリ
ミツタ2の制限値内になると、再びa側に切換え
られる。
FIG. 1 is a block diagram showing one embodiment of the apparatus of the present invention. In the figure, reference numeral 1 denotes a control calculation unit that performs a proportional integral calculation on the deviation e between the measured value PV and the set value SV, which has a proportional calculation element P and an integral calculation element I, and the output K P of the proportional calculation element P. e (K P is a proportional gain) and the output B of the integral calculation element I (hereinafter referred to as integral term B) are added to generate the calculation output YV. Either the output K Pe of the proportional calculation element P or the output FV of the adder/subtractor 4, which will be described later, is selectively applied to the integral calculation element I by the changeover switch 5. When the selector switch 5 is connected to the a side, the integral calculation element I outputs the output K P e of the proportional calculation element P.
is integrated to determine the integral term B, and when connected to the b side, the integral term B is set to a certain time constant (for example, integration time T I )
The configuration is such that the value is set to a value determined by the output FV of the addition/subtraction section 4. The integral term B can be easily set to a value determined by FV, for example, by monitoring the integral by the output FV of the adder/subtractor 4 and inhibiting the integral operation when B=FV. 2 is an output limiter, when the PI calculation output YV exceeds the limit value LM (upper limit value H or lower limit value L),
This limits the manipulated output MV to LM. 3 is a circuit for setting the reset bias value RB, and a potentiometer is shown. The addition/subtraction unit 4 adds and subtracts the operation output MV, the reset bias value RB, and the output K Pe of the proportional calculation element, and calculates MV+RB-
Generates an output FV of value K P e. The changeover switch 5 is normally connected to the a side, and the control calculation section 1
When the output YV exceeds the limit value LM of the limiter 2, the connection is switched from the a side to the b side, and when YV becomes within the limit value of the limiter 2, the connection is switched to the a side again.

このように構成した本発明の動作を第2図〜第
4図を用いて以下に説明する。いま、制御演算部
1の比例積分動作によりPV=SVに制御され、こ
のとき比例帯PBは第2図のように設定値SVをは
さんで上下に配置されている。この状態では制御
演算部1の比例演算出力Kpeは零であるから、
積分項Bが操作出力MV(=YV)と同じ値になつ
ている。プロセスのシヤツトダウン等(t0時)に
より測定値PVが減少し偏差eが生ずると、比例
演算出力Kpeに基づいて操作出力MVおよび積
分項Bが増加する。このままではリセツトワイン
ドアツプを生ずるが、PI演算出力YVが出力リミ
ツタの制限値LMに達すると(t1時)、出力リミツ
タ2は操作出力MVをLMに制限するとともに、
切換スイツチ5をa側からb側に切換える。その
結果積分演算要素Iの入力に加減算部4の出力
FV(=MV+RB−Kpe)が加えられ、IはFV
を積分する。ここで、リセツトリミツタ値RBを
零に設定すると、MV=LMであるので、積分項
Bは積分時間TIに従つて減少し、最終的にはLM
−Kpesなる値に設定される。なおesは定常偏差で
ある。したがつて比例体PBは第2図ロに示すよ
うに移動し、偏差eが減少しない限り、操作出力
MVも制限値LMに保たれている。よつてプロセ
スのスタートアツプ等により測定値PVが増加し
偏差eが減少すると、YV<LMとなり出力リミ
ツタ2が解除され、比例演算出力Kpeに基づく
操作出力MVの減少が始まるとともに、切換スイ
ツチ5がa側に切換えられ積分演算要素IはKp
eの積分を開始する。すなわちRB=0に設定す
るとプロセスのスタートアツプと同時に比例積分
動作を開始し、従来の積分帰還形と同様な動作を
行う。
The operation of the present invention configured in this way will be explained below using FIGS. 2 to 4. Now, PV=SV is controlled by the proportional-integral operation of the control calculation section 1, and at this time, the proportional bands PB are arranged above and below the set value SV as shown in FIG. In this state, the proportional calculation output K p e of the control calculation section 1 is zero, so
The integral term B has the same value as the manipulated output MV (=YV). When the measured value PV decreases due to a process shutdown or the like (at time t0 ) and a deviation e occurs, the manipulated output MV and the integral term B increase based on the proportional calculation output Kpe . If this continues, reset wind up will occur, but when the PI calculation output YV reaches the limit value LM of the output limiter (at t 1 ), the output limiter 2 limits the manipulated output MV to LM, and
Switch the changeover switch 5 from side a to side b. As a result, the output of the addition/subtraction unit 4 is added to the input of the integral calculation element I.
FV (= MV + RB - K p e) is added, I is FV
Integrate. Here, when the reset limiter value RB is set to zero, since MV=LM, the integral term B decreases according to the integration time T I , and finally becomes LM
−K p e s . Note that e s is the steady-state deviation. Therefore, the proportional body PB moves as shown in Fig. 2B, and unless the deviation e decreases, the manipulated output will decrease.
MV is also kept at the limit value LM. Therefore, when the measured value PV increases and the deviation e decreases due to process start-up, etc., YV < LM, the output limiter 2 is released, the manipulated output MV begins to decrease based on the proportional calculation output K p e, and the changeover switch 5 is switched to the a side, and the integral calculation element I becomes K p
Start integrating e. That is, when RB=0 is set, the proportional-integral operation is started at the same time as the start-up of the process, and the same operation as the conventional integral feedback type is performed.

次にリセツトバイアス値RBを0<RB<KP
に選定すると、操作出力MVが出力リミツタ2で
制限されている状態では、積分項Bが最終的に
LM+RB−KPeなる値に設定され、比例帯PBが
第3図ロに示すように移動し、偏差eがリセツト
バイアス値RBで決まる値まで減少したとき、比
例・積分動作を開始するようになる。すなわち測
定値PVが変化しはじめても、リセツトバイアス
値RBの分だけ遅れて出力リミツトが解除され、
立ち上り応答を早めることができる。例えばバツ
チ制御などの場合は、長時間出力リミツトがホー
ルドされた状態からスタートするので、リセツト
バイアス値RBが零であると測定値PVの変化と
ともに操作出力MVが早々と出力リミツタを脱出
し、測定値PVの立ち上りが遅く目標値到達まで
に時間がかかるが、リセツトバイアス値RBを選
定すると出力リミツトの脱出時間が調整され、最
適な立上り特性を得ることができる。したがつて
リセツトバイアス値RBによりバツチ制御におけ
るスタートアツプ時の立上り特性を容易に設定で
きる。
Next, set the reset bias value RB to 0<RB<K Pe
When the manipulated output MV is limited by the output limiter 2, the integral term B finally becomes
LM + RB - K P e is set, the proportional band PB moves as shown in Figure 3 B, and when the deviation e decreases to the value determined by the reset bias value RB, the proportional/integral operation is started. Become. In other words, even if the measured value PV begins to change, the output limit is released with a delay equal to the reset bias value RB.
Startup response can be accelerated. For example, in batch control, the output limit starts with being held for a long time, so if the reset bias value RB is zero, the manipulated output MV quickly escapes from the output limiter as the measured value PV changes, and the measurement Although the rise of the value PV is slow and it takes time to reach the target value, by selecting the reset bias value RB, the exit time of the output limit is adjusted and the optimum rise characteristic can be obtained. Therefore, the rise characteristics at startup in batch control can be easily set using the reset bias value RB.

さらにリセツトバイアス値RBをRB=Kpes
選ぶと、操作出力MVが出力リミツタ2で制限さ
れている状態では、積分項Bが最終的にLMに設
定され、比例帯PBは第4図ロに示すように移動
し、偏差cの極性が反転するまで比例・積分動作
を開始せず、従来の偏差帰還形と同様な動作を行
い、安全弁制御に用いることができる。
Furthermore, if the reset bias value RB is selected to be RB=K p e s , while the manipulated output MV is limited by the output limiter 2, the integral term B is finally set to LM, and the proportional band PB is set as shown in Fig. 4. It moves as shown in (b) and does not start the proportional/integral operation until the polarity of the deviation c is reversed, and performs the same operation as the conventional deviation feedback type, which can be used for safety valve control.

なお上述では、制御演算部1として比例積分
(PI)演算を行う場合を例示したが、第5図に示
すように微分演算要素Dを追加すれば比例積分微
分(PID)演算を行う。また第5図において加減
算部4の出力側に一次遅れ回路6を設けているの
は、PID演算出力の飽和点付近での微分、比例に
ともなう引き戻し現象を防止するためのものであ
る。
In the above description, a case has been exemplified in which the control calculation section 1 performs proportional integral (PI) calculation, but if a differential calculation element D is added as shown in FIG. 5, proportional integral differential (PID) calculation is performed. Furthermore, in FIG. 5, the first-order delay circuit 6 is provided on the output side of the adder/subtracter 4 in order to prevent a pullback phenomenon caused by differentiation and proportionality near the saturation point of the PID calculation output.

第6図はプロセツサを用いた本発明実施例の概
念的構成図である。第6図において、10はプロ
セツサ(例えばマイクロ・プロセツサ)、21〜
27はその入力側に設けられたアナログ比較器、
30は出力側に設けられたデイジタル・アナログ
変換器(DA変換器)、40は半導体スイツチ、
50は増幅器、60はその入力端に設けられたホ
ールド・コンデンサ、70は手動操作スイツチ、
80は手動−自動切換スイツチ、90は設定用の
ポテンシヨメータである。
FIG. 6 is a conceptual block diagram of an embodiment of the present invention using a processor. In FIG. 6, 10 is a processor (for example, a microprocessor), 21 to
27 is an analog comparator provided on the input side;
30 is a digital-to-analog converter (DA converter) provided on the output side, 40 is a semiconductor switch,
50 is an amplifier, 60 is a hold capacitor provided at its input end, 70 is a manually operated switch,
80 is a manual/automatic changeover switch, and 90 is a setting potentiometer.

アナログ比較器21,22,23,24,2
5,26,27の一方の入力端子にはそれぞれ増
幅器50の出力、プロセス変数の測定値PV、設
定値SV、比例ゲインKp、積分時間TI、微分時間
TDおよびリセツトバイアス値RBがアナログ電圧
として与えられ、他方の入力端子にはDA変換器
30の出力電圧が共通に与えられる。これらはア
ナログ入力信号をデイジタル信号に変換してプロ
セツサ10に取り込むための仕掛けを構成する。
すなわち、プロセツサ10はデイジタル出力信号
をMSBから順番に「1」にして、逐一これをDA
変換器30でアナログ電圧に変換し、この電圧を
アナログ比較器21〜27においてそれぞれの入
力電圧と比較させ、所望の1つのアナログ比較器
の比較出力に応じて逐次デイジタル信号の各ビツ
トの論理値を確定してゆく。確定したデイジタル
信号の値は所望のアナログ比較器の入力電圧に等
しい。アナログ比較器21〜27は1つの入力信
号の取り込みが終るたびに順番に切換えられ、各
入力信号は順次デイジタル信号に変換されてプロ
セツサ10に取り込まれる。このような構成はア
ナログ・デイジタル変換器が不要となる利点を持
つ。
Analog comparators 21, 22, 23, 24, 2
The output of the amplifier 50, the measured value PV of the process variable, the set value SV, the proportional gain K p , the integral time T I , and the differential time are input to one input terminal of 5, 26, and 27, respectively.
T D and reset bias value RB are applied as analog voltages, and the output voltage of the DA converter 30 is commonly applied to the other input terminal. These constitute a mechanism for converting an analog input signal into a digital signal and inputting it into the processor 10.
That is, the processor 10 sequentially sets the digital output signal to "1" starting from the MSB, and sends the digital output signal to DA one by one.
The converter 30 converts it into an analog voltage, and the analog comparators 21 to 27 compare this voltage with the respective input voltages, and the logical value of each bit of the digital signal is sequentially determined according to the comparison output of a desired one analog comparator. will be finalized. The value of the established digital signal is equal to the desired analog comparator input voltage. The analog comparators 21 to 27 are switched in order each time one input signal is completed, and each input signal is sequentially converted into a digital signal and then fetched into the processor 10. Such a configuration has the advantage of eliminating the need for an analog-to-digital converter.

プロセツサ10は取り込んだ入力信号に基づい
て位置形の制御出力を演算し、この制御出力を
DA変換器30でアナログ電圧に変換し、半導体
スイツチ40を通じてホールド・コンデンサ60
は充電する。コンデンサ60の電圧は増幅器50
で増幅され、制御対象に与えられる。増幅器50
の入力インピーダンスは充分高く定められ、ホー
ルド・コンデンサ60の電荷の減衰は問題になら
ないようになつている。
The processor 10 calculates a position-type control output based on the received input signal, and converts this control output into
It is converted into an analog voltage by a DA converter 30 and then connected to a hold capacitor 60 through a semiconductor switch 40.
is charged. The voltage of the capacitor 60 is the voltage of the amplifier 50
is amplified and given to the controlled object. amplifier 50
The input impedance of is set sufficiently high so that the attenuation of the charge on the hold capacitor 60 is not a problem.

入力信号の取り込みおよび制御出力の演算は一
定のサンプリング周期で繰返し行われる。サンプ
リング周期は例えば0.1sec程度に定められる。
The acquisition of input signals and the calculation of control outputs are repeated at a constant sampling period. The sampling period is set to about 0.1 sec, for example.

ホールド・コンデンサ60の電圧は手動制御時
にオペレータが任意に増減できるようになつてい
る。すなわち、手動操作スイツチ7を+側または
−側に投入すると、直流定電流源(図略)からの
電流がホールド・コンデンサ60に流入または流
出してホールド・コンデンサ60の電圧を変え
る。したがつてこれによつて制御対象を手動制御
することができる。手動制御に切換えたとき、ホ
ールド・コンデンサ60にはプロセツサ10の制
御出力の最新値が保持され、そこを出発点にして
手動制御が始められるので、自動制御から手動制
御への切換えはバンプレスに行える。
The voltage of the hold capacitor 60 can be increased or decreased as desired by the operator during manual control. That is, when the manual operation switch 7 is turned on the + side or the - side, current from a DC constant current source (not shown) flows into or out of the hold capacitor 60, changing the voltage of the hold capacitor 60. Therefore, this allows manual control of the controlled object. When switching to manual control, the latest value of the control output of the processor 10 is held in the hold capacitor 60, and manual control can be started using that value as a starting point, so switching from automatic control to manual control is bumpless. I can do it.

さて、このように構成された装置において、プ
ロセツサ10における制御出力の演算は次式によ
つて行われる(PI動作の場合)。
Now, in the device configured as described above, the calculation of the control output in the processor 10 is performed by the following equation (in the case of PI operation).

yV=Kp{e+t/TIΣe} (1) ここで、 yV……制御出力 e……偏差 Δt……サンプリング周期 Kp……比例ゲイン TI……積分時間 すなわち、プロセツサ10は位置形のPI制御
出力を生じる。(1)式において、積分項をBとする
と、次式を得る。
y V = K p {e+t/T I Σe} (1) Here, y V ... Control output e ... Deviation Δt ... Sampling period K p ... Proportional gain T I ... Integral time In other words, the processor 10 is Produces position type PI control output. In equation (1), if the integral term is B, the following equation is obtained.

yV=Kpe+B (2) (2)式において、yV>LMの時、手動−自動切換
え時、比例ゲイン切換え時にはBの値が適宜設定
される。その設定はプロセツサ10のプログラム
によつて行われる。
y V =K p e+B (2) In formula (2), when y V >LM, the value of B is set appropriately when switching between manual and automatic switching, and when switching proportional gain. The settings are made by the processor 10 program.

制御演算出力yVが出力リミツタの制限値LMを
越えた時には、プロセツサ10がリセツトバイア
ス値RB、制限値LM、比例ゲインKpおよび定常
偏差esを用い、積分項Bが最終的にB=LM+
RB−Kpesになるようにある時定数で設定する。
When the control calculation output y V exceeds the limit value LM of the output limiter, the processor 10 uses the reset bias value RB, the limit value LM, the proportional gain K p and the steady-state error e s , and the integral term B finally becomes B= LM+
Set with a certain time constant so that RB−K p e s .

手動−自動切換え時のBの調節は次のように行
われる。手動制御から自動制御に切換えられたと
き、プロセツサ10はその直前に読み込んだ手動
制御出力(増幅器50の出力)yMと比例ゲイン
Kpおよび偏差eを用い、次式によりBの値を決
定する。
Adjustment of B during manual-automatic switching is performed as follows. When switching from manual control to automatic control, the processor 10 uses the manual control output (output of the amplifier 50) y M and the proportional gain read immediately before.
Using K p and deviation e, determine the value of B using the following equation.

B=yM−Kpeo (3) そして自動切換後の最初の制御出力yAのBとし
て(3)式の値を設定するようにすれば、 yA=Kpeo+B=Kpeo+yM−Kpeo=yM (4) となり、手動−自動切換えの前後において制御出
力の変動が生じない。すなわち手動制御から自動
制御への切換えがバンプレスに行える。なお自動
制御から手動制御への切換えは前述のようにコン
デンサ60を利用してバンプレスに行える。した
がつて手動−自動切換えが双方向バンプレスに行
える。
B=y M −K p e o (3) And if we set the value of equation (3) as B of the first control output y A after automatic switching, y A = K p e o + B=K p e o +y M −K p e o =y M (4) Therefore, no fluctuation in the control output occurs before and after manual-automatic switching. In other words, switching from manual control to automatic control can be performed bumplessly. Note that switching from automatic control to manual control can be performed bumplessly using the capacitor 60 as described above. Therefore, manual-automatic switching can be performed bumplessly in both directions.

比例ゲインKpの切換え時のBの調節は次のよ
うに行われる。比例ゲインがKp′に切換えられた
とき、プロセツサ10はその直前に読み込んだ制
御出力yAと新たな比例ゲインKp′と偏差eoを用
い、次式によりBの値を決定する。
Adjustment of B when switching the proportional gain K p is performed as follows. When the proportional gain is switched to K p ', the processor 10 uses the control output y A read immediately before, the new proportional gain K p ', and the deviation e o to determine the value of B according to the following equation.

B=yA−Kp′eo (5) そして比例ゲイン切換え後の最初の制御出力
yA′のBとして(5)式の値を用いれば、 yA′=Kp′eo+B=Kp′eo+yA−Kp′eo=yA (6) となり、比例ゲインKpの切換えの前後において
制御出力の変動が生じない。すなわち比例ゲイン
Kpの切換えはバンプレスに行える。
B=y A −K p ′e o (5) And the first control output after proportional gain switching
If we use the value of equation (5) as B of y A ′, then y A ′=K p ′e o +B=K p ′e o +y A −K p ′e o =y A (6), and the proportional gain No fluctuation occurs in the control output before and after switching Kp . i.e. proportional gain
K p can be switched bumplessly.

以上説明したように本発明においては、リセツ
トバイアス値の大きさを選定することによつて、
積分帰還形としても偏差帰還形としても動作でき
る新奇なリセツトリミツタ付プロセス制御装置が
得られる。
As explained above, in the present invention, by selecting the magnitude of the reset bias value,
A novel process control device with a reset limiter that can operate as either an integral feedback type or a deviation feedback type is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明装置の一実施例を示すブロツク
線図、第2図〜第4図はその動作説明図、第5図
は本発明装置の他の実施例を示すブロツク線図、
第6図はプロセツサを用いた本発明実施例の概念
的構成図である。 1……制御演算部、2……出力リミツタ、3…
…リセツトバイアス値設定回路、4……加減算
部、5……切換スイツチ、10……プロセツサ、
30……デイジタル・アナログ変換器、50……
増幅器。
FIG. 1 is a block diagram showing one embodiment of the device of the present invention, FIGS. 2 to 4 are explanatory diagrams of its operation, and FIG. 5 is a block diagram showing another embodiment of the device of the present invention.
FIG. 6 is a conceptual block diagram of an embodiment of the present invention using a processor. 1... Control calculation section, 2... Output limiter, 3...
...Reset bias value setting circuit, 4... Addition/subtraction section, 5... Changeover switch, 10... Processor,
30...Digital-to-analog converter, 50...
amplifier.

Claims (1)

【特許請求の範囲】[Claims] 1 偏差に少なくとも比例・積分演算を施した後
出力リミツタを介して操作出力とするとともに、
操作出力が出力リミツタの制限値に達したとき積
分項の値を再設定するリセツトリミツタ付のプロ
セス制御装置において、リセツトバイアス値を設
定する手段と、操作出力の制限値LMと比例ゲイ
ンKpと偏差eおよびリセツトバイアス値RBとを
用いて、操作出力が制限値を越えたとき前記積分
項Bをある時定数でB=LM+RB−Kpeなる値
に設定する手段を設け、偏差がある値より減少し
たとき出力リミツタが解除される積分帰還形と偏
差の極性が変つたとき出力リミツタが解除される
偏差帰還形との切換えを前記リセツトバイアス値
を選定することにより行なうことを特徴とするプ
ロセス制御装置。
1 After performing at least proportional and integral calculations on the deviation, it is output as an operation output via an output limiter, and
In a process control device equipped with a reset limiter that resets the value of the integral term when the manipulated output reaches the limit value of the output limiter, there is a means for setting the reset bias value, the limit value LM of the manipulated output, the proportional gain Kp, and the deviation e. and a reset bias value RB, when the manipulated output exceeds the limit value, a means is provided to set the integral term B to a value such that B = LM + RB - Kpe with a certain time constant, and when the deviation decreases below a certain value. A process control device characterized in that switching between an integral feedback type in which an output limiter is released and a deviation feedback type in which an output limiter is released when the polarity of the deviation changes is performed by selecting the reset bias value.
JP16016480A 1980-11-14 1980-11-14 Process control device Granted JPS5783802A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16016480A JPS5783802A (en) 1980-11-14 1980-11-14 Process control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16016480A JPS5783802A (en) 1980-11-14 1980-11-14 Process control device

Publications (2)

Publication Number Publication Date
JPS5783802A JPS5783802A (en) 1982-05-25
JPS6323561B2 true JPS6323561B2 (en) 1988-05-17

Family

ID=15709238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16016480A Granted JPS5783802A (en) 1980-11-14 1980-11-14 Process control device

Country Status (1)

Country Link
JP (1) JPS5783802A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598001A (en) * 1982-07-05 1984-01-17 Omron Tateisi Electronics Co PID controller
DE4322366A1 (en) * 1993-07-05 1995-01-12 Siemens Ag Control device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460666A (en) * 1977-10-24 1979-05-16 Yokogawa Hokushin Electric Corp Process control unit
JPS554657A (en) * 1978-06-27 1980-01-14 Yokogawa Hokushin Electric Corp Process control unit

Also Published As

Publication number Publication date
JPS5783802A (en) 1982-05-25

Similar Documents

Publication Publication Date Title
US5059880A (en) Digital control system
JPH0738128B2 (en) Control device
KR930011001B1 (en) Controlling apparatus utilized in process instrumentation system
JPS6113245B2 (en)
JPS6323561B2 (en)
US20110160943A1 (en) Regulator
JPS6117003B2 (en)
JPS5812443B2 (en) Turbine Seigiyosouchi
US3942088A (en) Proportional-integral circuit having means for change-over between automatic mode and handling mode
JPS5875208A (en) Process controller
JPS6156522B2 (en)
JP2637248B2 (en) Control device for gas valve device
JP2744182B2 (en) DC interconnection frequency controller
JP3368062B2 (en) Lens system
JPS6321362B2 (en)
JPS5942321B2 (en) process control equipment
JP2861276B2 (en) Controller
JPS5941004A (en) Process control device
JPS5930917B2 (en) Water distribution pump equipment
JP2685977B2 (en) Battery power storage system controller
JPS6115441B2 (en)
JP3200956B2 (en) Motor control device
JPS6148161B2 (en)
JPS6137041Y2 (en)
SU467951A1 (en) Device for adjusting the composition of molding solutions