Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6333301B2 - - Google Patents
[go: Go Back, main page]

JPS6333301B2 - - Google Patents

Info

Publication number
JPS6333301B2
JPS6333301B2 JP14876780A JP14876780A JPS6333301B2 JP S6333301 B2 JPS6333301 B2 JP S6333301B2 JP 14876780 A JP14876780 A JP 14876780A JP 14876780 A JP14876780 A JP 14876780A JP S6333301 B2 JPS6333301 B2 JP S6333301B2
Authority
JP
Japan
Prior art keywords
management information
product
pellet
circuits
product management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14876780A
Other languages
Japanese (ja)
Other versions
JPS5772362A (en
Inventor
Fumitaka Chiba
Ichiro Myazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14876780A priority Critical patent/JPS5772362A/en
Publication of JPS5772362A publication Critical patent/JPS5772362A/en
Publication of JPS6333301B2 publication Critical patent/JPS6333301B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置にかかり、とくに複数の
製品管理情報を有する半導体装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and particularly to a semiconductor device having a plurality of pieces of product management information.

最近、カスタムLSIの要求が増えており、一品
種あたり数百個、数十個あるいは数個だけ必要
で、それ以上は不用であるというような少量多品
種時代に突入しつつある。このような情勢になる
と製品管理を現状のような汎用の大量生産と同じ
管理方式をとり続ければ相当な工数と人手と場所
を必要とすることが予想される。
Recently, the demand for custom LSIs has been increasing, and we are entering an era of low-volume, high-productivity LSIs where only a few hundred, tens, or even a few pieces per product type are needed, and no more than that. In such a situation, it is expected that a considerable amount of man-hours, manpower, and space will be required if product management continues to be managed in the same manner as the current general-purpose mass production.

現在、少量多品種の生産ではマスター・スライ
ス法やPLA(Programmable logic array)法な
どにより、同一の下地(ウエーハ)から配線など
を変更するだけで少量多品種に答えようとしてい
るが、この下地を作る工程までは大量生産方式を
とれるが、その後の配線工程以後はそのようには
いかず、一つの下地から何千品種と出て来ること
が予想される。この場合、一品種が数個のものか
ら数百個のものまで同一の製造ラインで管理しな
ければならない。配線後のウエーハ・テストから
はじまりパツケージング工程、捺印工程、信頼性
テスト等で品種が多くなれば、人手の介在も多く
なり、伝票処理も増え工数が急激に増加すること
が予想される。また、人手によつて数個単位で物
が製造ラインを流れたら品種の読み違いによる誤
りも多くなることが考えられる。さらに、ボンデ
イング・バツト数(またはパツケージのピン数)
の異なるマンター・スライスやPLAを同一製造
ラインで流さなければならないとすると、それら
の工数、人手等は膨大なものになる。それでは、
カスタムLSIに要求されるターン・アラウンド・
タイムの短かさとコストの安さは逆に、長く、高
くなり円滑な少量多品種生産はできなくなる。
Currently, in low-volume, high-mix production, the master slicing method and PLA (Programmable logic array) method are used to respond to low-volume, high-mix production by simply changing the wiring etc. from the same substrate (wafer). Although it is possible to use a mass production method up to the manufacturing process, it is not possible to do so after the wiring process, and it is expected that thousands of products will be produced from a single base. In this case, it is necessary to manage everything from a few items to several hundred items of one type on the same production line. As the number of products increases, starting from wafer testing after wiring, packaging process, stamping process, reliability testing, etc., it is expected that there will be more manual intervention, more slip processing, and a rapid increase in man-hours. Furthermore, if products are passed down the production line in units of several by hand, there will be many errors due to misreading of product types. In addition, the number of bonding butts (or number of pins on the package)
If Manter Slices and PLA of different sizes had to be run on the same production line, the number of man-hours and manpower involved would be enormous. Well then,
Turnaround required for custom LSI
Short time and low costs, on the other hand, become longer and more expensive, making it impossible to smoothly produce a wide variety of products in small quantities.

本発明は上に述べたような、ボンデイング・パ
ツト数の異なるマスター・スライスやPLAが混
在したものを同一製造ラインで流した場合に起き
る混乱を解消するための半導体装置である。
The present invention is a semiconductor device for eliminating the confusion that occurs when a mixture of master slices and PLA with different numbers of bonding pads are run on the same manufacturing line as described above.

本発明の特徴は、半導体装置のペレツトの各ボ
ンデイング・パツトまたはパツケージの各ピンの
複数の信号により製品名、製造番号、テスト・プ
ログラム名等を認識して半導体装置の小量多品種
の製造工程、試験工程の自動化に、さらにその半
導体装置を使用して機器をアセンブルするときの
自動化に役立たせる製品管理機能を内蔵した半導
体装置である。
A feature of the present invention is that the product name, serial number, test program name, etc. are recognized from multiple signals of each bonding pad of the pellet of the semiconductor device or each pin of the package. This is a semiconductor device with a built-in product management function that helps automate the testing process and further automate the assembly of equipment using the semiconductor device.

さらに具体的にいえば、この発明は半導体装置
のペレツト上の各ボンデイング・パツトまたはパ
ツケージのピンの信号により製品名、製造番号、
テスト・プログラム名等を知ることができる製品
管理に関する機能を内蔵した半導体装置におい
て、各ボンデイング・パツト(またはピン)と接
続してある各内部回路との間にスイツチ機能を持
つた複数の製品管理情報回路とそれらを制御する
複数のスイツチ制御線を内蔵した半導体装置であ
る。
More specifically, this invention uses signals from each bonding pad or package pin on the pellet of a semiconductor device to identify the product name, serial number, etc.
In semiconductor devices that have a built-in function related to product management that allows you to know the test program name, etc., there is multiple product management that has a switch function between each bonding pad (or pin) and each connected internal circuit. This is a semiconductor device that contains an information circuit and multiple switch control lines that control it.

以下に、本発明の実施例に基づいて図面を参照
しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明の実施例であるICのペレツト
の一部を示している。このペレツトではボンデイ
ング・パツト1,2,3と内部回路16,17,
18との間に製品管理情報とスイツチの両方を内
蔵した回路10,11,12,13,14,15
を設ける。さらに、内部回路16,17,18と
製品管理情報回路を切換えるスイツチ回路7,
8,9を設ける。上記の回路10〜15には製品
管理情報として“1”か“0”の論理信号または
ある電圧レベルを有した回路と、さらに隣り合つ
た回路との接続をスイツチするスイツチ機能を内
蔵している。これらの製品管理情報回路は、内部
回路1個に対して複数個用意されており、複数の
制御線によつて制御される。例えば、第1図では
内部回路16に対して製品管理情報回路10,1
1とスイツチ回路7が用意され、その各回路7,
10,11に制御線4,5,6が接続してある。
これらの制御線に信号を加えることによりボンデ
イング・パツト(又は、パツケージのピン)が製
品管理情報信号モードになつたり、内部回路信号
モードになつたりする。内部回路17,18に対
しても製品管理情報回路として12,13、1
4,15がスイツチ回路として8,9が用意して
あり、これらの各回路8,12,13と9,1
4,15に制御線4,5,6がそれぞれが接続さ
れ、前記16の説明と同様な機能を持つている。
FIG. 1 shows a portion of an IC pellet that is an embodiment of the present invention. In this pellet, bonding pads 1, 2, 3 and internal circuits 16, 17,
Circuits 10, 11, 12, 13, 14, 15 that have both product management information and switches built in between them and 18
will be established. Furthermore, a switch circuit 7 for switching internal circuits 16, 17, 18 and a product management information circuit,
8 and 9 are provided. The above circuits 10 to 15 have built-in switch functions that switch connections between circuits that have logic signals of "1" or "0" or a certain voltage level as product management information, and adjacent circuits. . A plurality of these product management information circuits are prepared for one internal circuit, and are controlled by a plurality of control lines. For example, in FIG. 1, for the internal circuit 16, the product management information circuits 10, 1
1 and a switch circuit 7 are prepared, and each circuit 7,
Control lines 4, 5, 6 are connected to 10, 11.
By applying signals to these control lines, the bonding pads (or pins of the package) are put into the product management information signal mode or into the internal circuit signal mode. Internal circuits 17 and 18 are also connected to product management information circuits 12, 13, and 1.
4 and 15 are prepared as switch circuits and 8 and 9 are prepared, and these circuits 8, 12, 13 and 9, 1
Control lines 4, 5, and 6 are connected to 4 and 15, respectively, and have the same functions as those described for 16 above.

第2図は第1図の回路を用いて製品番号、テス
ト・プログラム番号、ウエハー番号を表示した例
である。各ボンデイング・パツト21〜40はス
イツチ回路により製品管理情報信号モードになつ
ており“1”または“0”の論理信号が出ている
状態を示す。第2図の42は製品名“D7891(16
進表示)”を表わしているが、この場合21ピンは
論理“1”、22ピンは論理“1”、23ピンは論理
“0”24ピンは論理“1”でこれらより16進表示
に変換すると“D”となり、以下同じように25ピ
ンから40ピンまで次々に読み取ると“D7891”と
いう製品名を読み取ることができる。また、制御
線に加える信号を変えることにより同じボンデイ
ング・パツト上に製品名とは別の情報を出力する
ことができる。第2図の43はテスト・プログラ
ム番号“AA029”を出力したもので、44はウ
エーハ番号“CB031”を出力していることを示し
ている。このように、限られたボンデイング・パ
ツト数または限られたピンだけに多数の製品管理
情報を出力したい場合、製品管理情報回路を複数
にして、それに伴い制御線を複数にすることによ
り多数の情報を組み入むことができる。
FIG. 2 is an example of displaying the product number, test program number, and wafer number using the circuit shown in FIG. Each of the bonding pads 21 to 40 is set to a product management information signal mode by a switch circuit, and a logic signal of "1" or "0" is output. 42 in Figure 2 is the product name “D7891 (16
In this case, the 21st pin is logic "1", the 22nd pin is logic "1", the 23rd pin is logic "0", and the 24th pin is logic "1", and these are converted to hexadecimal display. Then, it becomes "D", and if you read pins 25 to 40 one after another in the same way, you can read the product name "D7891".Also, by changing the signal applied to the control line, you can read the product name on the same bonding pad. In Fig. 2, 43 indicates that the test program number "AA029" is output, and 44 indicates that the wafer number "CB031" is output. In this way, if you want to output a large amount of product management information to a limited number of bonding parts or only to a limited number of pins, you can output a large amount of information by creating multiple product management information circuits and correspondingly multiple control lines. can be incorporated.

第3図は第1図の隣り合つた製品管理情報回路
が直列に接続されているのに対して並列に接続し
たものを示した。尚、製品管理情報回路の論理情
報は半導体製造工程の配線工程等で形成される。
FIG. 3 shows the product management information circuits connected in parallel, whereas the adjacent product management information circuits in FIG. 1 are connected in series. Note that the logic information of the product management information circuit is formed in the wiring process of the semiconductor manufacturing process.

この発明による効果には次の様なものがある。 The effects of this invention include the following.

(1) 同一製造ラインに少量で多品種を流しても、
管理情報を使つた自動化ラインを組みやすくな
る。
(1) Even if a wide variety of products are run in small quantities on the same production line,
It becomes easier to set up automated lines using management information.

(2) 限られたボンデイング・パツト数でも製品管
理情報回路と制御線を増やすことにより情報量
を増大させることができる。
(2) Even with a limited number of bonding parts, the amount of information can be increased by increasing the number of product management information circuits and control lines.

(3) ペレツト単位に管理情報があるため、一つの
ウエーハに多品種作つても、ウエーハ・プロー
バを特別変更せずプログラムの追加だけでウエ
ーハとペレツトの管理が行なえる。
(3) Since management information is provided for each pellet, even if a variety of products are produced on a single wafer, wafers and pellets can be managed simply by adding a program without making any special changes to the wafer prober.

(4) パツケージ単位に電気的管理情報を持つてい
るため一品種ごとに特別な出庫場所(又は入庫
場所)を用意しなくてもグループ単位でまとめ
て保管しておき、出庫(又は入庫)のときはグ
ループ単位でまとめて選別機にかけて必要なも
のを選び出せるようになる。
(4) Since each package cage has electrical management information, there is no need to prepare a special warehouse location (or warehouse location) for each product. At some point, you can put them in groups and put them through a sorting machine to pick out the items you need.

(5) ボンデイング・パツト上に管理情報が出るよ
うになつているため、テスターなどは従来機の
プログラムを変更する程度(テスト・プログラ
ム自動選択ルーチンの追加)で少量多品種型テ
スターに改造できる。
(5) Since management information is now displayed on the bonding pad, testers can be converted into low-volume, high-mix testers by simply changing the program of the conventional machine (adding an automatic test program selection routine).

(6) 電子ビーム描画装置の直接描画はスルー・ブ
ツトが悪いが、一つのウエーハに多数品種を描
画することによりペレツト単位の管理システム
を用い、それをカーバーできるようになる。
(6) Direct lithography using an electron beam lithography system has poor throughput, but by lithography of multiple types on a single wafer, it is possible to overcome this problem by using a pellet-based management system.

(7) ペレツト単位(又はパツケージ単位)に電気
的管理情報を持つているため、テスターの検出
機能とテスト・プログラム自動選択ルーチンを
ユニツト化して少量多品種の搬送ライン自動化
も同一ユニツトを使うことにより安くできる。
(7) Since each pellet (or package) has electrical management information, the tester's detection function and test program automatic selection routine can be integrated into a unit, and the same unit can be used to automate a conveyance line for small-lot, high-mix products. It can be done cheaply.

(8) 発明の効果(7)のユニツトをアンセンブル・ユ
ーザが使用することにより実装工数を大巾に少
なくすることができる。
(8) Effects of the Invention By using the unit of (7) by an assembler user, the number of assembly steps can be greatly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す図であり、第
2図は第1図の回路を用いて製品番号、テスト・
プログラム番号、ウエハー番号を表示した例を示
す図である。第3図は本発明の他の実施例を示す
図である。 第1図において、1〜3……ボンデイング・パ
ツト、4〜6……スイツチ制御線、7〜9……内
部回路と製品情報回路とのスイツチ回路、10〜
15……スイツチ内蔵の製品情報回路、16〜1
8……内部回路、19……ペレツトである。第2
図において、21〜40……ボンデイング・パツ
ト、41……ペレツト、42……製品名
“D7891”の16進表示、43……テスト・プログ
ラム番号“AA029”の16進表示、44……ウエ
ーハ番号“CB031”の16進表示である。第3図に
おいて、51〜53……ボンデイング・パツト、
54〜56……スイツチ制御線、57〜65……
スイツチ内蔵の製品情報回路、66〜68……内
部回路、69……ペレツトである。
FIG. 1 is a diagram showing one embodiment of the present invention, and FIG. 2 is a diagram showing the product number, test and
FIG. 6 is a diagram showing an example of displaying a program number and a wafer number. FIG. 3 is a diagram showing another embodiment of the present invention. In FIG. 1, 1-3...Bonding pad, 4-6...Switch control line, 7-9...Switch circuit between internal circuit and product information circuit, 10-
15...Product information circuit with built-in switch, 16-1
8...internal circuit, 19... pellet. Second
In the figure, 21 to 40... bonding pad, 41... pellet, 42... product name "D7891" in hexadecimal, 43... test program number "AA029" in hexadecimal, 44... wafer number This is the hexadecimal representation of “CB031”. In FIG. 3, 51 to 53... bonding parts,
54-56...Switch control line, 57-65...
Product information circuit with built-in switch, 66-68...internal circuit, 69...pellet.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体装置のペレツト上のボンデイング・パ
ツトまたはパツケージのピンと該ボンデイング・
パツトまたはピンと接続してある該ペレツトに設
けられた各内部回路との間にスイツチ機能を持つ
た複数の製品管理情報回路とそれらを制御する複
数のスイツチ制御線とを内蔵したことを特徴とす
る半導体装置。
1 Connecting the bonding pad on the pellet of the semiconductor device or the pin of the package to the bonding pad on the pellet of the semiconductor device or the pin of the package.
A plurality of product management information circuits having a switch function and a plurality of switch control lines for controlling them are built in between each internal circuit provided in the pellet connected to the part or pin. Semiconductor equipment.
JP14876780A 1980-10-23 1980-10-23 Semiconductor device Granted JPS5772362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14876780A JPS5772362A (en) 1980-10-23 1980-10-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14876780A JPS5772362A (en) 1980-10-23 1980-10-23 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5772362A JPS5772362A (en) 1982-05-06
JPS6333301B2 true JPS6333301B2 (en) 1988-07-05

Family

ID=15460190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14876780A Granted JPS5772362A (en) 1980-10-23 1980-10-23 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5772362A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583256A (en) * 1981-06-30 1983-01-10 Fujitsu Ltd Lsi chip
JPS61169941A (en) 1985-01-22 1986-07-31 Sony Corp Memory device
JPS61199655A (en) * 1985-03-01 1986-09-04 Nec Corp semiconductor equipment
JP2594988B2 (en) * 1987-11-27 1997-03-26 株式会社日立製作所 Wiring design method for operating potential supply wiring of semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPS5772362A (en) 1982-05-06

Similar Documents

Publication Publication Date Title
US5736850A (en) Configurable probe card for automatic test equipment
EP0481703B1 (en) Interconnect substrate having integrated circuit for programmable interconnection and sample testing
CA2455818C (en) Testing vias and contacts in integrated circuit fabrication
US5539878A (en) Parallel testing of CPU cache and instruction units
US3746973A (en) Testing of metallization networks on insulative substrates supporting semiconductor chips
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
CN113224034B (en) Wafer and photomask
JPH09178804A (en) Burn-in board for semiconductor device testing
EP0295007A3 (en) Film carrier, method for manufacturing a semiconductor device utilizing the same and an associated tester
JPS6333301B2 (en)
US6153450A (en) Method of utilizing fuses to select alternative modules in a semiconductor device
JPH09115972A (en) Array for testing of semiconductor element and test method
JPH04230045A (en) Semiconductor device
JPS6158966B2 (en)
KR20100053854A (en) Memory stack probe card and test method using it
JPH0576184B2 (en)
JPS6247142A (en) Marking method for semiconductor device
JP3012242B2 (en) Manufacturing method of semiconductor integrated circuit
Manning Automatic test, configuration, and repair of cellular arrays
JPH01198051A (en) Semiconductor integrated circuit
JPH0864648A (en) Semiconductor wafer
JPS6197941A (en) Test circuit part in semiconductor wafer
JP2996219B2 (en) Test method and test jig for semiconductor device
Chall 4937659 Interconnection system for integrated circuit chips
Manning Prepared for: Office of Naval Research Advanced Research Projects Agency