JPS636958B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は時間軸の圧縮又は伸長動作を行う
CCD可変遅延線の駆動方法に関する。

CCD（電化転送デバイス）は、アナログ信号を
遅延できるアナログメモリであり、転送クロツク
周波数を制御することによつて時間軸の圧縮又は
伸長動作を行なわせることが可能である。

従来、このような動作を行なわせるための駆動
方法としては、入力部から転送チヤネルへ電荷を
転送するための転送ゲートへの供給パルスが電荷
転送パルスと共通で、その幅がクロツク周波数と
共に変化するようなモードが一般的であつた。こ
のためクロツク周波数の変化と共に出力部でのア
ナログ信号の振幅が変わり、信号伝送系のゲイン
の変動を生じた。この現象を以下説明する。第１
図はCCDの入力部及びその近傍の構造断面図と
各電極下の電位分布を示したものである。CCD
はｐ形半導体基板１１上に形成され、φt，φ₁，
φ₂の転送電極と標本化パルスが供給されるG₁の
入力ゲート、G₂の直流バイアスゲート、アナロ
グ信号が印加される入力ダイオード１２を有した
構造である。これは説明のために一例として示し
た構成である。転送電極下は、n^-の不純物層１
３、p^-の不純物層１４とで成る埋込みチヤネル
であり、高速動作においても電位の井戸への電荷
取り残し（転送損失）は非常に小さい。入力部
は、いわゆるダイオードカツトオフ法で入力ダイ
オードに直流バイアスと共に印加されたアナログ
信号がG₂ゲート下へ電荷の形に変換されてサン
プリングされる構成である。即ち、G₁ゲートに
与えられたサンプリングパルスφsが高レベルに
設定されたとき入力ダイオードIDからG₂ゲート
下へ電荷が充電され、入力ダイオードの電位レベ
ルに等しい電位にG₂ゲート下の界面電位が達す
る。その後、φsが低レベル電位になるとIDとG₂
ゲート下が電気的に分離されるので、G₂ゲート
下に電荷２０が、一時蓄積された状態となる。
（同図ａ）この電荷はIDの電位変化に比例した量
であるため、入力されるアナログ信号に対応した
ものである。この電荷はφsの低レベルに遷移後
転送チヤネル部へ電荷を移すための転送ゲート
φtの開くまでの放電時間tβには依存しない。この
電荷分２０は、次の転送動作へ入るとG₂ゲート
に最隣接した転送ゲートφtが高レベルに設定さ
れ、φtゲート下へと転送される。この場合、G₁，
G₂ゲート下及びφtゲート下の一部はSi基板１１
と酸化膜の界面に電荷転送路ができる表面チヤネ
ル構造になつているために、10MHz相当の高速転
送動作においては電荷２０の一部２０ａはG₂ゲ
ート下に残留した状態となる。（同図ｂ） 次にφtゲート下の電位が低くなり、転送部と
サンプリングした電荷を一時保持する入力部とが
電気的に分離された時点では、２０ｂの電荷分だ
けがφtゲートに隣接したφ₂ゲート下へと転送さ
れる。この転送段へ移される電荷２０ｂの量は、
φtゲートに与えられる転送パルスの実効的なオ
ン時間（有効な高レベル期間）で決定される。特
に10MHz程度の高速転送動作においては、φtゲ
ートが開いているオン時間の微少な差が、２０ｂ
電荷量を大きく変化させる。従来のCCD駆動法
は回路構成の容易さから第２図に示したようなパ
ルス群（φs，φ₁＝φt，φ₂）を用いて行なわれて
いる。サンプリングパルスφsはG₁ゲートに与え
られ、転送パルスφtは転送駆動パルスφ₁と共用
されると共にφtゲートにも与えられる。他方の
転送駆動パルスφ₂はφ₁と相補的なパルスであり、
デユーテイはfsに依らず、ほぼ一定である。

サンプリングパルスφsの幅もfsに依らず一定に
保たられる。ここでは、便宜上２相駆動を想定し
た。同図ａ，ｂは、それぞれ高速、低速のサンプ
リング動作時の駆動波形であり、サンプリング周
波数fsの変化と共に転送電極駆動用のパルスφ₁が
共通に供給されるφtゲートのオン時間tr，tr₁が
変化するモードのパルスとなつている。

φtゲートのオン時間tr，tr₁の変化は、転送段
へ転送される電荷量２０ｂの違いとなつて、表わ
れる。即ち、CCDの出力電圧が高い駆動周波数
になる程、小さくなる。この様子を示したのが第
３図のCCD出力電圧のサンプリング周波数に対
する変化である。同図の破線２２は、第２図に示
したような駆動波形で動作させたときのCCD出
力電圧V₀のfs依存性である。充電時間tαが一定
なため、低周波サンプリングではV₀のオフセツ
ト変化は、ほとんどみられないが、数ＭHz以上の
高速サンプリング動作になるとV₀の劣化がみら
れる。この劣化はφtのオン時間trの変化に寄因し
て生じるものである。CCDの出力信号は周期的
に一定レベルにリセツトがかけられた振幅変調波
形であるため、信号処理分野では低域フイルタに
より帯域外成分を減衰させて折返し歪を除去して
用いる。このため、オフセツト分変化により振幅
変調された出力信号の実効的なホールド幅の変化
が起こると、低域フイルタ通過後のアナログ信号
の振幅が変わつてしまう。

一般には信号電荷が低下するとホールド幅が拡
大されて出力信号振幅が大きくなる。このような
fs変化によりゲイン変動が起こるとシステムに用
いたときの信号処理回路がより複雑化する。

本発明は上記欠点を除去するために、標本化パ
ルス、転送ゲートパルスの幅及び転送駆動パルス
のデユーテイを一定に保持してゲイン変動が生じ
ないCCD駆動方法を提供することを目的とする。

本発明によれば、入力部が表面チヤネルで構成
され、該入力部に隣接した転送部が埋込みチヤネ
ルで構成されたCCDをダイオードカツトオフ法
で駆動する方法において、入力第１ゲートに与え
られる信号標本化用のサンプリングパルスの幅、
入力部の信号電荷の一時蓄積を行う第２ゲートに
最隣接して設けた転送ゲートを開閉するための転
送パルスの実効オン時間、さらに転送部駆動用の
パルスのデユーテイ比をサンプリング周波数変化
に無関係に一定となるようにしてCCDを駆動す
ることを特徴としたCCD駆動方法が得られる。

以下、図面を用いて本発明の詳細な説明を行
う。

第４図は本発明のCCD駆動方法の一実施例を
説明するための図である。同図において第２図に
示すものと同一記号は同一構成要素を表わす。

本発明の特徴は、サンプリング周波数fsの変化
に依らずφtのゲートオン時間tr、サンプリングパ
ルスφsの幅tα及び転送駆動パルスのデユーテイ
比を一定に保持させる駆動法であることにある。
第４図ａは高速サンプリング動作時の駆動パルス
のタイミング、同図ｂは低速サンプリング動作時
の駆動パルスのタイミングであり、両者における
tα，tr、及び周期Tsに対するφ₁，φ₂のパルスの
デユーテイ比（to／Ts、to₁／Ts₁）が等しく保
たれる。このためダイオードカツトオフ法で信号
の標本化が行なわれる入力部での電荷２０、φt
ゲート下へ転送される電荷量２０ｂは共にfsに依
らず一定になる。まず、ID，G₂に直流バイアス
のみを与える場合の直流的な電荷注入動作を例に
とつて説明する。サンプリングパルスφsの幅tα
を固定することによつてサンプリング時にIDか
らG₂ゲート下へ充電される電荷量が固定される。
また、φsのオフ（低レベル）から転送ゲートφt
が開くまでの時間は、fsに伴い変化してもかまわ
ず、CCD出力電圧V₀を変化させない。次に転送
ゲートφtへ供給されるパルスφtのオン時間trを一
定に保持することによつて、G₂ゲート下からφt
ゲートへと転送される有効時間が一定になるから
fsに依らず転送電荷２０ｂも一定に保たれる。従
つて、CCDの出力部で検出される信号電圧とオ
フセツト分（バイアス電荷に対応する）の和V₀
はfsに依らず一定値として得られる（第３図の実
線２３）。

また、サイン状のアナログ信号に対しては、出
力部での信号振幅がfsに依存せず、一定に維持さ
れる。この場合、さらに転送パルスφ₁，φ₂の周
期に対するデユーテイ比が一定となるように保て
ば（例えば、デユーテイ50％）、φ₁又はφ₂のオフ
のタイミングを生じる出力信号のホールド幅の周
期に対するデユーテイ比が一定に保たれる。

従つて、実効ホールド幅が一定に保持されるか
ら折返し歪除去のための低域フイルタを通過させ
る場合のような信号のエネルギー成分を抜き出し
たときの信号振幅もfsに依存しないで一定にな
る。これは、デバイスのゲイン変動が起こらない
ことを意味している。上記の例ではφ₁，φ₂が相
補的なパルスであることを想定している。また、
φ₁，φ₂のどちらをリセツトMOSFETのゲートに
供給してもさしつかえなく、φ₁，φ₂をリセツト
パルスとして用いた場合には、出力ゲートに最隣
接した転送ゲートにもφ₁，φ₂パルスが供給され
ることになる。

第５図は、本発明のCCD駆動方法の他の一実
施例を説明するためのものである。本実施例では
転送駆動ゲートφ₁に印加するパルスをφtと共通
にしたことが特徴である。もちろん、前実施例に
述べたようなtα，tγはfsに依らず一定に維持され
る。この場合には、前述の説明から明らかなよう
に入力ダイオードIDからG₂ゲート下へ充電され
る電荷２０や転送ゲートφtの電極下へ転送され
ないで、G₂ゲート下に残留する電荷２０ａはfsに
依存しない。従つて、CCD出力部に生じる電荷
も一定となる。この電荷は第１図の２０ｂが転送
されて出力されたものである。入力ゲートにサイ
ン状のアナログ信号が印加された場合には、出力
部で観測される信号電圧の振幅がfsに依存しなく
なる。しかし、サンプリング周波数に依存して、
出力信号の実効ホールド幅（Ts−tr）／Tr、
（Ts₁−tr）／Ts₁が変わる。例えば、φ₁がリセツ
トMOSFETと最終転送段に供給される構成で
は、φ₁の低レベルで信号が生じる動作モードと
なり、fsの低下と共にホールド幅が大きくなるこ
とになる。

この場合には、CCD出力を直接折返し歪除去
用の低域フイルタ部へ供給しないで、CCD出力
に生じた振幅変調波形を一定の窓でサンプルホー
ルド（０次ホールド）するのがよい。こうするこ
とによつて信号のエネルギー成分（低域フイルタ
通過後の信号振幅）は固定されるので、デバイス
のゲイン変動は避けられる。また、φ₂がリセツ
トMOSFET及び出力ゲートに最隣接した最終転
送段に供給される構成を用いた場合には、φ₂の
低レベルで信号が生じるため、fsの低下と共にホ
ールド幅が小さくなる。この場合にもCCD出力
に生じる振幅変調波形を０次ホールドすれば、信
号のエネルギー成分は維持される。従つて、デバ
イスのゲイン変動は避けられる。

尚、第４図に示したような駆動波形は、φ₁の
ゲートパルスの幅に等しいマスタクロツクを遅延
させ、適当なゲートをとることにより容易に得る
ことができる。サンプリングパルスφsはφ₁のパ
ルスと同相のマスタクロツクを遅延宜つ反転した
パルスと遅延させないパルスφ₁のＮＲゲート
で得られ、転送ゲートパルスφtは、マスタクロ
ツクをtrだけ遅延させたパルスとマスタクロツク
の逆相パルスとのＮＲゲートで得られる。従つ
て、MOS構造でIC化することも容易に実現でき、
CCDチツプ上へのオンチツプIC化も可能である。

以上の説明で明らかな如く、本発明の駆動方法
によれば、サンプリング周波数変化に依らずデバ
イスのゲインを一定にできる。特にCCDを用い
た時間軸の圧縮・伸長応用では、本発明の駆動方
法が有益である。fsの変化に依らず出力振幅が一
定に保たれれば、CCDを用いたシステムに於け
る信号処理回路が簡単になる。また、わずかなサ
ンプリング周波数変化の発生するマスタクロツク
のジツタが生じた場合でも、この駆動方法は効力
を発生する。しかも、この駆動方法で実施するた
めの回路構成もIC化を考えれば簡単であり容易
に実現できる。また、本発明のCCD駆動方法は
第１図に示したCCD構造に限定されず、ダイオ
ードカツトオフ法が適用できれば、どのような構
造でもさしつかえない。また、ｐ形半導体基板に
限定されず、ｎ形半導体基板を用いたCCDにも
適用され、この場合のパルスの極性は逆転する。
更に、本発明は２相駆動のみならず、多相の駆動
パルスによる駆動時にも適用できることは言うま
でもない。

【図面の簡単な説明】

第１図はCCDの入力部近傍の構造断面図及び
電位分布を示す図、第２図は従来のCCD駆動方
法の一例を説明するための図、第３図はCCDの
出力電圧のサンプリング周波数変化を示した図、
第４図は本発明になるCCD駆動方法の一実施例
を説明するための図、第５図は本発明である
CCD駆動方法の他の一実施例を説明するための
図である。図において、１１：半導体基板、１
２：入力ダイオード、１３，１４：不純物層、２
０，２０ａ，２０ｂ：電荷、２２，２３：CCD
出力電圧特性。

Claims (1)

【特許請求の範囲】
1. １ 入力部が表面チヤネルで構成され、該入力部
   に隣接した転送部が埋込みチヤネルで構成された
   CCDを、ダイオードカツトオフ法で駆動する方
   法において、入力第１ゲートに与えられる信号標
   本化用のサンプリングパルスの幅、入力部の信号
   電荷の一時蓄積を行う第２ゲートに最隣接して設
   けた転送ゲートを開閉するための転送パルスの実
   効オン時間、さらに転送部駆動用のパルスのデユ
   ーテイ比をサンプリング周波数変化に無関係に一
   定となるようにしてCCDを駆動することを特徴
   としたCCD駆動方法。