JPH0136998B2 - - Google Patents
Info
- Publication number
- JPH0136998B2 JPH0136998B2 JP59055618A JP5561884A JPH0136998B2 JP H0136998 B2 JPH0136998 B2 JP H0136998B2 JP 59055618 A JP59055618 A JP 59055618A JP 5561884 A JP5561884 A JP 5561884A JP H0136998 B2 JPH0136998 B2 JP H0136998B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- metal
- layer
- ceramic
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000002184 metal Substances 0.000 claims description 51
- 239000000919 ceramic Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 26
- 238000005219 brazing Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 12
- 230000000737 periodic effect Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 40
- 239000004020 conductor Substances 0.000 description 28
- 239000010931 gold Substances 0.000 description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 25
- 229910052737 gold Inorganic materials 0.000 description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 24
- 239000010408 film Substances 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 14
- 229910052804 chromium Inorganic materials 0.000 description 14
- 239000011651 chromium Substances 0.000 description 14
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 14
- 229910052763 palladium Inorganic materials 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000011733 molybdenum Substances 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 239000002241 glass-ceramic Substances 0.000 description 7
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc. can be used Chemical compound 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- HBEQXAKJSGXAIQ-UHFFFAOYSA-N oxopalladium Chemical compound [Pd]=O HBEQXAKJSGXAIQ-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910003445 palladium oxide Inorganic materials 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、パツケージ基板における入出力電気
接続ピンを取り付ける多層セラミツク基板の製造
方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a multilayer ceramic substrate for mounting input/output electrical connection pins in a package substrate.
(従来技術とその問題点)
最近のコンピユータシステム等の高密度小型
化、高速化および高パフオーマンス化に対して実
装レベルにおけるパツケージ基板の要求はますま
すきびしいものになつてきている。具体的にはパ
ツケージ基板において配線密度を高め信号線幅を
微細化すること、信号線導体の抵抗値を下げるこ
と、絶縁材料の誘電率を下げること等が要求され
ており、これに応えるようなパツケージ基板技術
が開発されてきた。(Prior Art and its Problems) With the recent trend towards higher density, smaller size, higher speed, and higher performance of computer systems, the requirements for package boards at the mounting level are becoming more and more stringent. Specifically, there are demands for increasing the wiring density and miniaturizing the signal line width on package substrates, lowering the resistance value of signal line conductors, and lowering the dielectric constant of insulating materials. Package board technology has been developed.
例えばアルミナグリーンシートを用いた多層セ
ラミツク基板や、ガラスセラミツクグリーンシー
トを用い900℃程度で焼結出来、金および銀―パ
ラジウム系導体等が使える低温焼結多層セラミツ
ク基板、さらには、セラミツク基板上へスパツ
タ、蒸着等の薄膜技術を用いたパツケージ基板
や、有機絶縁材料(ポリイミド等)を用い薄膜導
体と組み合せたパツケージ基板等々がある。この
ような高密度化、微細化された実装基板上へは、
超LSIチツプが多数実装されることになり、した
がつて基板外部と電気的に接続するための入力出
端子数は極めて多くなつてくる。そのため入力出
端子を多層基板裏面にピンで形成する技術が開発
されている。 For example, multilayer ceramic substrates using alumina green sheets, low-temperature sintered multilayer ceramic substrates that can be sintered at around 900℃ using glass-ceramic green sheets, and can use gold and silver-palladium conductors, and even ceramic substrates. There are package substrates that use thin film techniques such as sputtering and vapor deposition, and package substrates that use organic insulating materials (polyimide, etc.) in combination with thin film conductors. On such high-density, miniaturized mounting boards,
A large number of VLSI chips will be mounted, and the number of input and output terminals for electrical connection to the outside of the board will therefore be extremely large. Therefore, a technique has been developed in which input and output terminals are formed using pins on the back surface of a multilayer board.
電気接続ピンを基板上に取り付ける従来技術と
しては、例えばアルミナ多層基板においては銀ろ
うを用いてコバール又は4.2合金等の材質の電気
接続ピンを取り付けていた。 As a conventional technique for attaching electrical connection pins to a substrate, for example, in an alumina multilayer substrate, electrical connection pins made of a material such as Kovar or 4.2 alloy were attached using silver solder.
第1図は、アルミナ多層基板に取り付ける従来
方法を説明するための図であり、アルミナグリー
ンシートに形成したモリブデン又はタングステン
等の導体パツドおよびスルーホール中の導体を
1500℃以上の温度で水素還元雰囲気中で焼結した
のちのセラミツク基板1およびモリブデン又はタ
ングステン等の導体2が示されている。この導体
パツド部品にメツキによりニツケル層3を形成
し、次にコバール又は4.2合金の電気接続ピン5
を銀ろう4により取り付けている。銀ろうの組成
は一般には、銀60mol%―銅40mol%の共晶合金
が使われており融点は779℃である。このためろ
う付け処理温度は810℃程度が適当でありモリブ
デン等の導体の酸化を防ぐために水素還元雰囲気
中で行なわれる。次に基板に取り付けられた電気
接続ピンおよび導体が劣化しないように金メツキ
処理される。 Figure 1 is a diagram for explaining the conventional method of attaching to an alumina multilayer board, in which conductor pads made of molybdenum or tungsten formed on an alumina green sheet and conductors in through holes are used.
The ceramic substrate 1 and the conductor 2, such as molybdenum or tungsten, are shown after sintering in a hydrogen reducing atmosphere at temperatures above 1500°C. A nickel layer 3 is formed on this conductor pad part by plating, and then an electrical connection pin 5 of Kovar or 4.2 alloy is formed.
is attached with silver solder 4. The composition of silver solder is generally a eutectic alloy of 60 mol% silver and 40 mol% copper, and its melting point is 779°C. Therefore, the appropriate brazing temperature is about 810°C, and the brazing process is carried out in a hydrogen-reducing atmosphere to prevent oxidation of the conductor such as molybdenum. The electrical connection pins and conductors attached to the board are then gold plated to prevent deterioration.
第2図には金メツキ層6が形成された電気接続
ピン付き基板の断面図を示す。本方法はろう付け
処理温度が高く、基板上に形成した微細薄膜パタ
ーン等は、この温度に加熱することは難かしい。
一方あらかじめピンを基板に取り付けたのち信号
線等の微細薄膜パターンを形成する場合において
もピン付き基板上へ各種パターンを形成する際の
精度が悪くなり、作業性も低下する。また有機絶
縁フイルム(ポリイミド等)を用いて多層セラミ
ツク基板上へパターンを形成するパツケージ技術
の場合でも同様である。更にろう付け後接続ピン
および導体パツド部を金メツキする工程が含まれ
ることになり作業性が悪い。 FIG. 2 shows a cross-sectional view of a substrate with electrical connection pins on which a gold plating layer 6 is formed. This method requires a high brazing temperature, and it is difficult to heat a fine thin film pattern formed on a substrate to this temperature.
On the other hand, even when forming fine thin film patterns such as signal lines after attaching pins to a substrate in advance, the precision in forming various patterns on the pin-equipped substrate deteriorates, and the workability also deteriorates. The same applies to packaging technology in which a pattern is formed on a multilayer ceramic substrate using an organic insulating film (polyimide or the like). Furthermore, a process of gold plating the connection pins and conductor pads after brazing is included, resulting in poor workability.
次に処理温度を低げるためにろう材としてAu
―Sn又はAu―Si、Au―Sn―Pd、Au―Sn―Ag
等が検討された具体的な一例を第3図および第4
図に示す。 Next, in order to lower the processing temperature, Au was used as a brazing material.
-Sn or Au-Si, Au-Sn-Pd, Au-Sn-Ag
Figures 3 and 4 show a specific example where such issues were considered.
As shown in the figure.
第3図においては、セラミツク基板11の表面
にモリブデン層12を付着させ、該モリブデン層
上にメツキ法等の手段によりニツケルの被膜13
を形成する。次に該ニツケル被膜上に金ペースト
により金の被膜14を形成し熱処理により金・ニ
ツケル固溶体を形成している。続いて金メツキ1
7を施した接続ピン16をAu―Snろう材15に
より結合している。この方法において金・ニツケ
ル固溶体を形成する際には、約700℃の温度で水
素還元中で行なつている。また第4図において
は、セラミツク基板21の表面にモリブデン層2
2を付着させ、該モリブデン層上にニツケル被膜
23を形成し、該ニツケル被膜上へ障壁用の金被
膜24を形成している。該金被膜上には、Snゲ
ツタリング金属のソースとして働く第族の金属
層25で被覆されたのち金メツキ28を施した接
続ピン27をAu―Snろう材26により結合され
ている。これらの方法は、いずれも高温で焼結す
るアルミナ多層セラミツク基板であり接続ピンを
取り付けるパツド部分には高温に耐えうるモリブ
デン等の金属パツドを形成しておかなければなら
ず工程的にもコスト的にも不利である。また導体
の酸化という問題に対しては、細心の注意を払わ
ねばならず熱処理に際して水素還元雰囲気中で行
なわなければならなかつた。さらにモリブデン等
のパツドとセラミツク基板との密着性をもたせる
ためにガラスフリツト等の添加物をペースト中に
含めなければならず導体抵抗も高くなる欠点があ
つた。 In FIG. 3, a molybdenum layer 12 is attached to the surface of a ceramic substrate 11, and a nickel coating 13 is formed on the molybdenum layer by means such as plating.
form. Next, a gold coating 14 is formed on the nickel coating using gold paste, and a gold/nickel solid solution is formed by heat treatment. Next, gold plating 1
Connecting pins 16 coated with No. 7 are connected by Au--Sn brazing material 15. In this method, the gold-nickel solid solution is formed at a temperature of approximately 700°C under hydrogen reduction. Further, in FIG. 4, a molybdenum layer 2 is formed on the surface of the ceramic substrate 21.
2, a nickel coating 23 is formed on the molybdenum layer, and a barrier gold coating 24 is formed on the nickel coating. On the gold film, a connecting pin 27 which has been coated with a metal layer 25 of the group 25 serving as a source of Sn gettering metal and then plated with gold 28 is bonded by an Au--Sn brazing material 26. In both of these methods, the alumina multilayer ceramic substrate is sintered at high temperatures, and the pads to which the connection pins are attached must be made of metal pads such as molybdenum that can withstand high temperatures, making the process cost-effective. It is also disadvantageous. Further, with respect to the problem of oxidation of the conductor, careful attention must be paid and the heat treatment must be carried out in a hydrogen reducing atmosphere. Furthermore, in order to provide good adhesion between the molybdenum pad and the ceramic substrate, additives such as glass frit must be included in the paste, resulting in an increase in conductor resistance.
一方ガラスセラミツク系の多層セラミツク基板
の場合、1000℃以下の温度で焼成可能なため、導
電率の高い金、銀、銀―パラジウム等の導体が利
用出来、酸化性雰囲気で焼成できる利点があり、
各方面において開発がさかんに行なわれているが
ガラスセラミツクと金属との密着性がピンを取り
付けるに十分な状態ではなく高密度化に対して大
きな問題点であつた。 On the other hand, glass-ceramic multilayer ceramic substrates can be fired at temperatures below 1000°C, so conductors such as gold, silver, and silver-palladium with high conductivity can be used, and they have the advantage of being able to be fired in an oxidizing atmosphere.
Although much development is being carried out in various fields, the adhesion between the glass ceramic and the metal is not sufficient for attaching pins, which is a major problem in achieving high density.
(発明の目的)
本発明は、このような従来の欠点、問題点を除
去せしめ、さらに低温焼結のガラスセラミツク系
多層基板に対しても十分な電気接続ピンの接着強
度を有するピン付き多層セラミツク基板の製造方
法を提供することにある。(Object of the Invention) The present invention eliminates such conventional drawbacks and problems, and also provides a multilayer ceramic pin with sufficient adhesive strength for electrical connection pins even to low-temperature sintered glass-ceramic multilayer substrates. An object of the present invention is to provide a method for manufacturing a substrate.
(発明の構成)
本発明によればセラミツク生シートの電気接続
ピン取り付け側に、周期律表の第a族の金属膜
を形成し、該第a族の金属膜上に周期律表の第
族の金属膜を形成し、該第族の金属膜上に周
期律表の第b族の金属の単体もしくは一部を含
んだ混合物の層を形成する工程と、前記セラミツ
ク生シートを含む複数枚のセラミツク生シートを
積層プレスしたのち焼成する工程と、焼成基板上
の第b族の金属もしくは含んだ金属層上にろう
材により電気接続ピンを取り付ける工程を有する
ことを特徴とするピン付き多層セラミツク基板の
製造方法が得られる。(Structure of the Invention) According to the present invention, a metal film of group a of the periodic table is formed on the side of the raw ceramic sheet on which the electrical connection pin is attached, and a metal film of group a of the periodic table is formed on the metal film of group a of the periodic table. a step of forming a metal film of group B, and forming a layer of a mixture containing a single element or a part of a metal of group b of the periodic table on the metal film of group b; A multilayer ceramic board with pins, comprising the steps of laminating raw ceramic sheets and then firing them, and attaching electrical connection pins using a brazing material onto a group B metal or metal layer on the fired board. A manufacturing method is obtained.
(構成の詳細な説明)
本発明は、上述の製造方法をとることにより従
来方法の問題点を解決した。まず生セラミツクシ
ートに第a族の金属膜を形成することにより焼
結後、ガラスセラミツクスと第a族の金属との
密着性が良好となり、また第族金属との間に金
属結合を形成する結果、アルミナ多層基板におけ
るモリブデン等の厚膜導体パツド又はガラスセラ
ミツク多層基板における金、銀、銀―パラジウム
等の厚膜導体パツドを形成する必要がなくなり、
十分な接着強度を持つ電気接続ピンを取り付ける
ことが可能となつた。また周期律表の第族金属
を形成することによつて、第b族の金属と焼成
時に合金化し一体化するとともに、金―錫ろう材
の錫ゲツクリングのソースとして働き、ろう付け
後の金―錫ろう材の融点を上げることが出来、ピ
ン付けされた部分の熱サイクルに対して良好な結
果となる。更に第b族の金属層の場合も金―錫
ろう材の融点を上げる効果があり、同様の効果が
期待できる。第b族の金属層の形成の他の効果
として、多層基板の焼成時における第a族の金
属膜および第族金属膜の酸化を防止する効果も
ある。(Detailed Description of Configuration) The present invention solves the problems of the conventional method by employing the above-mentioned manufacturing method. First, by forming a Group A metal film on a raw ceramic sheet, after sintering, the adhesion between the glass ceramic and the Group A metal becomes good, and as a result, a metallic bond is formed between the Group A metal and the glass ceramic. It is no longer necessary to form thick film conductor pads such as molybdenum on alumina multilayer substrates or gold, silver, silver-palladium, etc. on glass ceramic multilayer substrates.
It has become possible to attach electrical connection pins with sufficient adhesive strength. In addition, by forming a group metal of the periodic table, it is alloyed and integrated with a group B metal during firing, and also acts as a source of tin geckling in the gold-tin brazing material. It is possible to raise the melting point of the tin brazing material, resulting in better results for thermal cycling of the pinned part. Furthermore, in the case of a group B metal layer, there is an effect of increasing the melting point of the gold-tin brazing material, and a similar effect can be expected. Another effect of forming the group B metal layer is to prevent oxidation of the group a metal film and the group metal film during firing of the multilayer substrate.
(実施例)
以下本発明の実施例について図面を参照して詳
細に説明する。第5図〜第12図は本発明のピン
付き多層セラミツク基板の製造方法を示す断面図
であり、第13図は実施例において作製したピン
付き多層セラミツク基板の模式図である。また第
14図〜第18図は他の実施例を説明するための
断面図である。(Example) Examples of the present invention will be described in detail below with reference to the drawings. 5 to 12 are cross-sectional views showing the method for manufacturing a multilayer ceramic substrate with pins according to the present invention, and FIG. 13 is a schematic diagram of a multilayer ceramic substrate with pins manufactured in an example. Moreover, FIGS. 14 to 18 are sectional views for explaining other embodiments.
第5図には、アルミナ粉末とホウケイ酸鉛系結
晶化ガラス粉末との混合物より作製した生セラミ
ツクシート31を示す。このシートには層間の導
通をもたせるためのスルーホール32が形成され
ている。 FIG. 5 shows a raw ceramic sheet 31 made from a mixture of alumina powder and lead borosilicate crystallized glass powder. A through hole 32 is formed in this sheet to provide conduction between layers.
このスルーホール中に第6図に示す導体33を
スクリーン印刷等により埋め込む。導体は金、
銀、銀―パラジウム等が使用できるがここでは銀
パラジウムを使用した。次に第7図のようにスル
ーホール中に導体が埋め込まれているセラミツク
生シート上に金属の薄板をエツチング等の手段に
より形成したピン取り付け部分の空いているマス
ク34を重ね合せる。続いて第8図に示すように
マスク板の上からスパツタリングにより300Å〜
1000Åの厚さのクロム薄膜35を形成する。 A conductor 33 shown in FIG. 6 is embedded in this through hole by screen printing or the like. The conductor is gold,
Although silver, silver-palladium, etc. can be used, silver-palladium was used here. Next, as shown in FIG. 7, a mask 34 with an open pin attachment portion formed by etching a thin metal plate is superimposed on the raw ceramic sheet in which conductors are embedded in the through holes. Next, as shown in Figure 8, a layer of 300 Å ~
A chromium thin film 35 with a thickness of 1000 Å is formed.
該クロム膜上に第9図に示すように周期律表の
第族の金属であるパラジウム層36を形成す
る。パラジウム層は、クロム薄膜形成と同様のス
パツタリングにより1000Å〜3000Åの厚さになる
ように形成した。 As shown in FIG. 9, a palladium layer 36, which is a metal from Group 3 of the periodic table, is formed on the chromium film. The palladium layer was formed to a thickness of 1000 Å to 3000 Å by sputtering similar to that used for forming a chromium thin film.
またここで用いたパラジウム以外にニツケル、
鉄等の金属を形成することもできる。スパツタは
真空度を約10-5torr以下にした後Arガスを
10-2torr程度まで導入して行なつた。続いて、薄
膜形成されたパラジウム上に第10図に示すよう
に第b族に属する金属の単体もしくは一部を含
んだ導体として銀―パラジウム37を形成する。
形成方法は導体ペーストを用いたスクリーン印刷
法で行なつたが、スパツタリング法蒸着法等でも
よい。第11図にはクロム薄膜、パラジウム膜、
銀―パラジウム層を形成したのちマスクを除去し
たときの断面図を示す。第8図からわかるように
本方法ではセラミツク生シート表面に直接クロム
膜が形成されておりこの点が他の方法と大きく異
なつている特徴の一つである。第12図には他の
方法により導体層を形成した実施例を示す。つま
り第9図に示すようにクロム薄膜、パラジウム膜
を形成したのちマスクを除去して形成されている
薄膜上に銀―パラジウム層をスクリーン印刷法等
により形成する方法である。このようにして得ら
れたピンパツド部を有するセラミツク生シートと
各種電気配線パターンを形成したセラミツク生シ
ートを適切な枚数積層し250Kg/cm2、110℃程度の
条件で熱プレスを行ない積層体を作製する。得ら
れた積層体を450℃程度の温度で有機残留物を十
分に除去したのち850℃〜950℃の温度で焼結す
る。もし導体として第b族の金属の中の銅を利
用する場合には、脱バインダにおいて中性雰囲気
中で分解除去出来る有機化合物を選ぶ必要がある
ことはもちろんのこと焼成時にも銅が酸化されな
い雰囲気で行なうことが必要である。 In addition to palladium used here, nickel,
Metals such as iron can also be formed. After reducing the vacuum to about 10 -5 torr or less, spatsuta uses Ar gas.
The experiment was carried out by introducing up to about 10 -2 torr. Subsequently, as shown in FIG. 10, silver-palladium 37 is formed as a conductor containing a single element or a part of a metal belonging to Group B on the thin film of palladium.
Although the formation method was carried out by a screen printing method using a conductor paste, a sputtering method, a vapor deposition method, etc. may also be used. Figure 11 shows chromium thin film, palladium film,
A cross-sectional view when the mask is removed after forming the silver-palladium layer is shown. As can be seen from FIG. 8, in this method, a chromium film is directly formed on the surface of the raw ceramic sheet, and this is one of the features that is significantly different from other methods. FIG. 12 shows an embodiment in which the conductor layer is formed by another method. That is, as shown in FIG. 9, after forming a chromium thin film and a palladium film, the mask is removed and a silver-palladium layer is formed on the formed thin film by screen printing or the like. The raw ceramic sheet having the pin pad portion thus obtained and the raw ceramic sheet having various electrical wiring patterns formed thereon are laminated in an appropriate number and heat pressed at 250 kg/cm 2 at about 110°C to produce a laminate. do. After sufficiently removing organic residues from the obtained laminate at a temperature of about 450°C, it is sintered at a temperature of 850°C to 950°C. If copper, one of the Group B metals, is used as a conductor, it is necessary to select an organic compound that can be decomposed and removed in a neutral atmosphere during binder removal, as well as an atmosphere where copper will not be oxidized during firing. It is necessary to do so.
以上のようにして得られた金属パツド部を有す
る多層セラミツク基板を金80%―錫20%の重量比
の合金ろう材38がそれぞれ1〜3mg程度取付け
られた複数のコバール又は4.2合金等の材質の入
出力電気接続用ピン39上に置き、銀―パラジウ
ムの表面上に結合させる。金属製ピン39の表面
にはメツキ等により形成した金の被膜層40が予
めコートしてある。ろう付けを行なう処理温度と
しては、金80%―錫20%の重量化の合金ろう材の
融点が280℃であることから300℃〜500℃の温度
範囲で10〜30分間行なつた。第族の金属は、
b族金属と化合物を形成し、更に金―錫ろう材の
錫のゲツタリングとして働き、ろう材中の金の錫
に対する見かけの割合を多くする結果となり、し
たがつて冷却後又はろう材の凝縮後にろう付けし
た結合部分の融点を上昇する効果がある。このこ
とはピン取り付け後の熱サイクルを加える工程を
有する場合に対して有効である。また第b族の
金属およびピンに施した金被膜においても、ろう
付け処理の際、金―錫ろう材と共に一部融けるこ
とになり、その結果結合部分の融点を上昇させ同
様の効果が得られる。 The multilayer ceramic substrate having the metal pad portion obtained as described above is made of a plurality of materials such as Kovar or 4.2 alloy, to which are each attached approximately 1 to 3 mg of alloy brazing filler metal 38 with a weight ratio of 80% gold and 20% tin. and bonded onto the silver-palladium surface. The surface of the metal pin 39 is coated in advance with a gold coating layer 40 formed by plating or the like. The processing temperature for brazing was 300°C to 500°C for 10 to 30 minutes since the melting point of the 80% gold-20% tin alloy brazing material was 280°C. Group metals are
It forms compounds with Group B metals and also acts as a getter for the tin in the gold-tin brazing filler metal, resulting in a higher apparent proportion of gold to tin in the filler metal and thus after cooling or condensation of the filler metal. It has the effect of raising the melting point of the brazed joint. This is effective in cases where there is a step of applying a thermal cycle after attaching the pin. Furthermore, the gold coating applied to Group B metals and pins will partially melt together with the gold-tin brazing material during the brazing process, resulting in a similar effect by raising the melting point of the joint. .
次に他の実施例を示す。第14図に示すように
スルーホール中に導体が埋まつたセラミツク生シ
ート上に全面にクロム膜41をスパツタリングに
より形成する。クロム膜の厚さは300Å〜1000Å
の範囲であり、シートに直接形成されている。続
いて第15図に示すようにクロム薄膜上に周期律
表の第族の金属であるパラジウム膜42をクロ
ム薄膜と同様のスパツタリングにより形成する。 Next, another example will be shown. As shown in FIG. 14, a chromium film 41 is formed by sputtering over the entire surface of a raw ceramic sheet in which conductors are buried in through holes. The thickness of the chromium film is 300Å to 1000Å
range, and is formed directly on the sheet. Subsequently, as shown in FIG. 15, a palladium film 42, which is a metal from Group 3 of the periodic table, is formed on the chromium thin film by sputtering in the same manner as the chromium thin film.
次に電気接続ピンを取り付けるパツド形状にエ
ツチング処理により第16図に示すように余分の
部分を取り除く。その後前記第12図の説明で述
べたような導体層を形成する。 Next, the pad shape for attaching the electrical connection pin is etched to remove the excess portion as shown in FIG. 16. Thereafter, a conductor layer as described in the explanation of FIG. 12 above is formed.
更に他の実施例を示すと、第15図に示したパ
ラジウム層上に電気接続ピンを取り付けるための
パツド形状に第17図のように第b族の金属を
含んだ導体層43として銀―パラジウムを形成す
る。このようにして形成したセラミツク生シート
および他の配線等のパターンを形成したセラミツ
ク生シートを積層し前述の250Kg/cm2、110℃程度
の条件で熱プレスを行ない積層体を得る。この生
積層体を脱バインダを経て酸化性雰囲気中850℃
〜950℃で焼結した場合、導体層43を形成して
いないパラジウム膜および下地のクロム膜が酸化
されることになり第18図に示すように電気的に
絶縁体44,45となる。続いて前述の方法によ
り金―錫ろう材を用いて電気接続ピンを取り付け
る。 In yet another embodiment, as shown in FIG. 17, a silver-palladium layer is formed as a conductive layer 43 containing a Group B metal in the shape of a pad for attaching an electrical connection pin on the palladium layer shown in FIG. form. The ceramic raw sheet thus formed and the ceramic raw sheet on which patterns such as other wirings have been formed are laminated and hot pressed under the aforementioned conditions of 250 kg/cm 2 and about 110° C. to obtain a laminate. This raw laminate was debindered and then heated to 850°C in an oxidizing atmosphere.
When sintering is performed at a temperature of ~950°C, the palladium film on which the conductor layer 43 is not formed and the underlying chromium film are oxidized and become electrical insulators 44 and 45 as shown in FIG. 18. Electrical connection pins are then attached using gold-tin braze in the manner described above.
なおこの実施例では第a族の金属としてクロ
ムを用い、第族の金属としてパラジウムを用
い、第b族を含む金属として銀―パラジウムを
用いたが、本発明はこの例に限定されることはな
い。また金属層の形成方法としてはスパツタリン
グの他に適時、スクリーン印刷、蒸着、メツキな
どの方法が利用できる。 In this example, chromium was used as the group a metal, palladium was used as the group metal, and silver-palladium was used as the group b metal, but the present invention is not limited to these examples. do not have. In addition to sputtering, methods such as screen printing, vapor deposition, and plating can be used as a method for forming the metal layer.
(発明の効果)
本方法により取り付けた入出力電気接続ピンと
多層セラミツク基板との接着強度は4.0Kg/mm2以
上を示し実装基板の入出力ピンとして十分な強度
を示した。(Effects of the Invention) The adhesive strength between the input/output electrical connection pins attached by this method and the multilayer ceramic substrate was 4.0 Kg/mm 2 or more, indicating sufficient strength as input/output pins of a mounting board.
以上の如く、本発明のピン付き多層セラミツク
基板の製造方法を採用することにより、ろう付け
処理を500℃以下という極めて低温で、行なうこ
とが出来、セラミツク基板表面にピンパツド用の
厚膜金属(モリブデン、タングステン、金、銀、
銀―パラジウム等)層をあらかじめ形成する必要
がなく十分な接着強度を有するピン付き基板を得
ることが出来るようになつた。 As described above, by employing the method for manufacturing a multilayer ceramic substrate with pins of the present invention, the brazing process can be performed at an extremely low temperature of 500°C or less, and a thick film of metal (molybdenum) for pin pads can be applied to the surface of the ceramic substrate. , tungsten, gold, silver,
It is now possible to obtain a pinned substrate with sufficient adhesive strength without the need to previously form a layer (silver-palladium, etc.).
第1図〜第4図は従来のピン付けセラミツク基
板を示す概略図であり、第5図〜第12図および
第14図〜第18図は本発明の方法を示す図であ
り、第13図は本発明の方法により作成したピン
付き基板の模式図である。
図において、1……セラミツク基板、2……導
体パツド層、3……ニツケル層、4……銀ろう、
5……ピン、6……金被服層、11……セラミツ
ク基板、12……導体パツド層、13……ニツケ
ル層、14……金被膜、15……金―錫ろう、1
6……ピン、17……金被服層、21……セラミ
ツク基板、22……導体パツド層、23……ニツ
ケル層、24……金被膜、25……第族金属
層、26……金―錫ろう、27……ピン、28…
…金被服層、31……セラミツク生シート、32
……スルーホール、33……導体、34……マス
ク、35……クロム層、36……パラジウム層、
37……銀―パラジウム層、38……ろう材、3
9……ピン、40……金被服層、41……クロム
層、42……パラジウム層、43……銀―パラジ
ウム層、44……クロム酸化層、45……パラジ
ウム酸化層。
1 to 4 are schematic diagrams showing conventional pinned ceramic substrates, FIGS. 5 to 12 and 14 to 18 are diagrams showing the method of the present invention, and FIG. FIG. 1 is a schematic diagram of a pin-equipped substrate produced by the method of the present invention. In the figure, 1...ceramic substrate, 2...conductor pad layer, 3...nickel layer, 4...silver solder,
5... Pin, 6... Gold coating layer, 11... Ceramic substrate, 12... Conductor pad layer, 13... Nickel layer, 14... Gold coating, 15... Gold-tin wax, 1
6...Pin, 17...Gold coating layer, 21...Ceramic substrate, 22...Conductor pad layer, 23...Nickel layer, 24...Gold coating, 25...Group metal layer, 26...Gold- Tin wax, 27...Pin, 28...
...Gold coating layer, 31...Ceramic raw sheet, 32
...Through hole, 33...Conductor, 34...Mask, 35...Chromium layer, 36...Palladium layer,
37... Silver-palladium layer, 38... Brazing metal, 3
9... Pin, 40... Gold coating layer, 41... Chromium layer, 42... Palladium layer, 43... Silver-palladium layer, 44... Chromium oxide layer, 45... Palladium oxide layer.
Claims (1)
ラミツク基板の製造方法において、セラミツク生
シートの接続ピン取り付け側に周期律表の第a
族の金属膜を形成し、該第a族の金属膜上に周
期律表の第族の金属膜を形成し、該第族の金
属膜上に周期律表の第b族の金属が全部又は一
部含まれた金属層を形成する工程と、前記セラミ
ツク生シートを含む複数枚のセラミツク生シート
を積層プレスしたのち焼成する工程と、焼成基板
の第b族の金属層上にろう材により接続ピンを
ろう付けする工程を有することを特徴とするピン
付き多層セラミツク基板の製造方法。1. In a method of manufacturing a multilayer ceramic substrate to which metal electrical connection pins are attached, the connection pin attachment side of the raw ceramic sheet is marked with item a of the periodic table.
forming a metal film of Group A of the Periodic Table on the metal film of Group A, and forming a metal film of Group B of the Periodic Table on the metal film of Group A; a step of forming a partially-containing metal layer; a step of laminating and pressing a plurality of raw ceramic sheets including the ceramic raw sheet and firing the ceramic raw sheets; and connecting the group B metal layer of the fired substrate with a brazing material. 1. A method for manufacturing a multilayer ceramic substrate with pins, the method comprising the step of brazing the pins.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055618A JPS60198892A (en) | 1984-03-23 | 1984-03-23 | Method of producing multilayer ceramic board with pin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055618A JPS60198892A (en) | 1984-03-23 | 1984-03-23 | Method of producing multilayer ceramic board with pin |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198892A JPS60198892A (en) | 1985-10-08 |
| JPH0136998B2 true JPH0136998B2 (en) | 1989-08-03 |
Family
ID=13003761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055618A Granted JPS60198892A (en) | 1984-03-23 | 1984-03-23 | Method of producing multilayer ceramic board with pin |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198892A (en) |
-
1984
- 1984-03-23 JP JP59055618A patent/JPS60198892A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198892A (en) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159586A (en) | Multilayer wiring substrate and method for producing the same | |
| JPH0525199B2 (en) | ||
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| US5156903A (en) | Multilayer ceramic substrate and manufacture thereof | |
| JP2000269392A (en) | Semiconductor module and heat dissipation insulating plate | |
| JPH11163522A (en) | Multilayer wiring board and method of manufacturing the same | |
| JPH0136998B2 (en) | ||
| JPH0136999B2 (en) | ||
| CA1153128A (en) | Electrical circuit assemblies | |
| JP3723350B2 (en) | Wiring board and manufacturing method thereof | |
| JPH0227817B2 (en) | ||
| JPH0518477B2 (en) | ||
| JPH0760882B2 (en) | Brazing method | |
| JPH0230185B2 (en) | ||
| JP3441194B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05267496A (en) | Ceramic wiring board manufacturing method | |
| JP3279846B2 (en) | Method for manufacturing semiconductor device | |
| JPS6196754A (en) | Substrate provided with pin | |
| JPH10139559A (en) | Glass-ceramic substrate and its manufacture | |
| JPS6181659A (en) | Substrate with pin | |
| JPH0227818B2 (en) | ||
| JPH0231502B2 (en) | ||
| JPS62183149A (en) | Pin grid array package | |
| JP3808358B2 (en) | Wiring board | |
| JP2842707B2 (en) | Circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |