JPH021390B2 - - Google Patents
Info
- Publication number
- JPH021390B2 JPH021390B2 JP58178063A JP17806383A JPH021390B2 JP H021390 B2 JPH021390 B2 JP H021390B2 JP 58178063 A JP58178063 A JP 58178063A JP 17806383 A JP17806383 A JP 17806383A JP H021390 B2 JPH021390 B2 JP H021390B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- layer
- pattern
- layers
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明は手設計(人手によるマニユアル設計)
に依る多層プリント板に関し、特に信号層として
使用する層が3層以上の多層プリント板のパター
ン配線の構造に関するものである。[Detailed description of the invention] (a) Technical field of the invention The present invention is a manual design by hand.
The present invention relates to a multilayer printed board according to the present invention, and particularly relates to a pattern wiring structure of a multilayer printed board having three or more layers used as signal layers.
(ロ) 技術の背景
多層プリント板は、一搬に、複数層の導体層
(配線層)が絶縁層又はプリプレグ層(ボンデイ
ングシート)と介して積層されて形成される。こ
れらの導体層は、信号用として使用する信号層、
電源用(給電用)として使用する電源層、及びア
ース用として使用するアース層に区別されて使用
される。構成が比較的複雑な回路の場合は、各信
号層に形成された信号パターンは、スルーホール
を介して、上下に積層された信号層のうち所定の
複数層の信号パターンが相互に接続されて一つの
回路が形成される。このような回路を形成するた
めの信号パターン図面は、手設計(人手によるマ
ニユアル設計)で作成する場合と、電算機等を利
用して自動設計で作成する場合とがある。特に、
手設計で信号パターン図面を作成して多層プリン
ト板を形成する場合は、回路を形成するために接
続される信号層の層数はできるだけ少数に抑える
ことが、多層プリント板の製造過程における信号
パターン図面の作成上好ましく、また製品化され
た多層プリント板の機能検査上においても好まし
い。(b) Background of the technology A multilayer printed board is formed by laminating multiple conductor layers (wiring layers) in one step with an insulating layer or prepreg layer (bonding sheet) interposed therebetween. These conductor layers are the signal layer used for signals,
The power layer is used for power supply (power supply), and the ground layer is used for grounding. In the case of a circuit with a relatively complex configuration, the signal patterns formed on each signal layer are connected to each other via through holes in predetermined multiple layers of signal layers stacked above and below. One circuit is formed. Signal pattern drawings for forming such circuits may be created by hand design (manual design by humans) or by automatic design using a computer or the like. especially,
When forming a multilayer printed circuit board by creating a signal pattern drawing by hand, it is important to keep the number of signal layers connected to form a circuit as small as possible. This is preferable for creating drawings, and also preferable for functional inspection of manufactured multilayer printed boards.
(ハ) 従来技術と問題点
第1図は従来の手設計多層プリント板(この場
合、6層構成)10を概略的に示す図(但し、導
体層のみを示し、絶縁層又はプリプレグ層は省略
して図示)である。同図において、符号11〜1
6はそれぞれ導体層を示し、これらのうち11,
12,15,16は信号層、13は電源層(給電
層)、14はアース層をそれぞれ示す。信号層1
1に図示の如く信号パターン17,18,19が
配設されている。信号パターン18と19の
VIAランド(バイアランド)17aと18aの
間に信号パターン19が介在配設されている。従
つて、VIAランド17aと18aは信号層11
上において直接に接続することができず、このた
め、VIAランド17aはスルーホール(図中、
点線で示す)20aを介して信号層12に配設さ
れたVIAランド21aに接続され、かつVIAラ
ンド21aは信号パターン21を介してVIAラ
ンド21bに接続される。VIAランド21bは
スルーホール20bを介して信号層15に配設さ
れたVIAランド22aに接続され、かつVIAラ
ンド22aは信号パターン22を介してVIAラ
ンド22bに接続される。VIAランド22bは
スルーホール20cを介して信号層16に配設さ
れたVIAランド23aに接続され、かつVIAラ
ンド23aは信号パターン23介してVIAラン
ド23bに接続される。VIAランド23bはス
ルーホール20dを介して信号層11のVIAラ
ンド18aに接続される。そして、さらに信号層
12,15の信号パターン21,22は、図示し
てないが、他のパターンに接続され、全体として
一つの回路が形成される。このように、VIAラ
ンド17aと18aは合計4層の信号層11,1
2,15及び16を用いて接続される。従つて、
この従来例においては、信号パターンの経路が複
雑であるため、回路の構成が立体的にさらに複雑
化される。このような手設計に依る多層プリント
板10の製造に際しては、先づ回路図面に基づい
て、パターン図面が手設計によつて作成される。
この場合、先づパターン図の下書き図面を作成
し、この下書き図面に基づいて、各信号層ごとの
パターン図面を作成する。すなわち、この従来例
の場合は、信号層11,12,15,16に相当
する4枚のパターン図面を作成することになる。
そして、パターン図完成後、これら4枚の図面を
重ね合せて各信号層における信号パターン相互間
の配線及び結線状態が回路図面と合致しているか
どうかを目視でチエツク(検査)する必要があ
る。このチエツク作業は、例えば、1枚目から2
枚目、3枚目と信号パターンの配線及び結線状態
を目視でひとつひとつ追つてチエツクするため、
非常に煩雑で手間がかかり、またチエツクミスが
生じ易い。従つて、このようなパターン図面に基
づいて、製作された従来の多層プリント板10
は、前述したように回路の構成がさらに複雑化さ
れ、製品としての回路を構成する信号パターンの
検査が、前述した図面の場合と同様に非常に煩雑
で手間がかかるという問題があり、また、パター
ン配線の品質の低下を招き易いという問題があ
る。(c) Prior art and problems Figure 1 is a diagram schematically showing a conventional hand-designed multilayer printed board (in this case, a six-layer structure) 10 (however, only the conductor layer is shown, and the insulating layer or prepreg layer is omitted). ). In the figure, symbols 11 to 1
6 indicates a conductor layer, and 11,
12, 15, and 16 are signal layers, 13 is a power layer (feeding layer), and 14 is a ground layer, respectively. signal layer 1
1, signal patterns 17, 18, and 19 are arranged as shown in the figure. Signal patterns 18 and 19
A signal pattern 19 is interposed between VIA lands 17a and 18a. Therefore, VIA lands 17a and 18a are connected to signal layer 11.
Therefore, the VIA land 17a has a through hole (in the figure).
20a (shown by a dotted line) to a VIA land 21a provided on the signal layer 12, and the VIA land 21a is connected to a VIA land 21b via a signal pattern 21. VIA land 21b is connected to VIA land 22a provided in signal layer 15 via through hole 20b, and VIA land 22a is connected to VIA land 22b via signal pattern 22. VIA land 22b is connected to VIA land 23a provided in signal layer 16 via through hole 20c, and VIA land 23a is connected to VIA land 23b via signal pattern 23. VIA land 23b is connected to VIA land 18a of signal layer 11 via through hole 20d. Furthermore, although not shown, the signal patterns 21 and 22 of the signal layers 12 and 15 are connected to other patterns, forming one circuit as a whole. In this way, the VIA lands 17a and 18a have a total of four signal layers 11 and 1.
2, 15 and 16. Therefore,
In this conventional example, since the signal pattern path is complicated, the circuit configuration becomes three-dimensionally more complicated. When manufacturing the multilayer printed board 10 based on such hand-designed design, a pattern drawing is first created by hand-designed based on the circuit drawing.
In this case, a draft drawing of the pattern diagram is first created, and a pattern diagram for each signal layer is created based on this draft diagram. That is, in the case of this conventional example, four pattern drawings corresponding to the signal layers 11, 12, 15, and 16 are created.
After the pattern drawing is completed, it is necessary to superimpose these four drawings and visually check whether the wiring and connection states between the signal patterns in each signal layer match the circuit drawing. This check work, for example, can be done from the first to the second
In order to visually check the wiring and connection status of the signal pattern in the 3rd and 3rd sheets,
It is extremely complicated and time-consuming, and is prone to checking errors. Therefore, the conventional multilayer printed board 10 manufactured based on such pattern drawings
As mentioned above, the circuit configuration becomes more complicated, and inspection of the signal patterns that make up the circuit as a product is extremely complicated and time-consuming, as in the case of the drawings mentioned above. There is a problem in that the quality of pattern wiring is likely to deteriorate.
(ニ) 発明の目的
本発明の目的は、上記従来技術の問題点に鑑
み、信号層における回路の構成を簡略化して、信
号パターン設計の簡素化、パターン設計段階及び
製品段階における信号パターンの配線及び結線状
態の検査の簡便化、及びパターン配線の品質向上
をもたらし得るパターン配線構造の手設計多層プ
リント板を提供することにある。(d) Purpose of the Invention In view of the problems of the prior art described above, the purpose of the present invention is to simplify the circuit configuration in the signal layer, simplify the signal pattern design, and improve the wiring of the signal pattern at the pattern design stage and the product stage. Another object of the present invention is to provide a hand-designed multilayer printed board with a pattern wiring structure that can simplify the inspection of the connection state and improve the quality of the pattern wiring.
(ホ) 発明の構成
そして、上記目的を達成するために、本発明に
依れば、信号層を3層以上有する多層プリント板
の構成単位となる単一の信号層における回路を必
要に応じて少くとも2つのブロツクに区別し、こ
れら区別した各ブロツクの各信号パターンを2つ
の部分に分割し、この分割した信号パターンの一
方を第1の単一の信号層に施し、残りの他方の信
号パターンを第2の単一の信号層に施して、前記
分割した2つの部分の信号パターンをスルーホー
ルを介して相互に接続して、前記各ブロツクの信
号パターンを2層単位でそれぞれ形成するように
したことを特徴とする手設計多層プリント板が提
供される。(E) Structure of the Invention In order to achieve the above object, according to the present invention, a circuit in a single signal layer, which is a constituent unit of a multilayer printed board having three or more signal layers, can be configured as necessary. At least two blocks are distinguished, each signal pattern of each of these distinguished blocks is divided into two parts, one of the divided signal patterns is applied to the first single signal layer, and the signal of the remaining other is applied to the first signal layer. A pattern is applied to a second single signal layer, and the signal patterns of the two divided portions are connected to each other via a through hole, so that the signal pattern of each block is formed in units of two layers. A hand-designed multilayer printed board is provided.
(ヘ) 発明の実施例
以下、本発明の実施例を図面に基づいて詳細に
説明する。(f) Embodiments of the invention Examples of the invention will be described in detail below with reference to the drawings.
第2図は本発明の実施例である手設計多層プリ
ント板(この場合、6層構成)30を概略的に示
す図(但し、導体層のみを示し、絶縁層又はプリ
プレグ層は省略して図示)である。尚、同図にお
いて、前出の第1図と同一部分又は相当する部分
は同一符号をもつて示してある。従つて、第1図
と同様に、符号11〜16はそれぞれ導体層を示
し、これらのうち11,12,15,16は信号
層、13は電源層、14はアース層をそれぞれ示
し、かつ17,18,19,23は信号パター
ン、17a,18a,23a,23bはVIAラ
ンド(バイアランド)、20a〜20dはスルー
ホール(点線にて図示)をそれぞれ示し、これら
の説明は省略する。さて、本実施例の場合は、信
号層11の信号パターンのVIAランド17aは
スルーホール20a介して信号層16のVIAラ
ンド23aに直行して接続され、VIAランド2
3aは信号パターン23を介してVIAランド2
3bに接続される。VIAランド23bはスルー
ホール20dを介してVIAランド18aに直行
して接続される。このように、信号パターン17
と18は信号層が11と16の2層単位で接続形
成されている。一方、信号層12には、信号パタ
ーン31,32,33が図示の如く配設されてい
る。そして、信号層11の場合と同様に、パター
ン31と32のVIAランド31aと32aの間
に信号パターン33が介在配設されている。従つ
て、この場合も、VIAランド31aは、スルー
ホール20bを介して、信号層15のVIAラン
ド34aに直行して接続され、VIAランド34
aは信号パターン34を介してVIAランド34
bに接続される。そして、VIAランド34bは、
スルーホール20cを介して、VIAランド32
aに直行して接続される。このように、信号パタ
ーン31と32も、前記の信号パターン17と1
8の場合と同様にして、信号層が12と15の2
層単位で接続形成されている。さて、本実施例の
場合、信号パターン17,18のブロツクと3
1,32のブロツクとは、本来は一つの回路を構
成するものであるが、信号パターン17に伝送さ
れる信号Aと、信号パターン31に伝送される信
号Bとに基づいて2つのブロツクに区別されたも
のである。このように、2つのブロツクに区別す
ることにより、それぞれのブロツクにおける信号
パターン(17と18、31と32)は信号層が
2層単位で簡略化して接続形成することができ
る。尚、これら2つのブロツク相互の接続も、図
示してないが2層単位で簡略的に接続することが
でき、全体として一つの回路が形成される。従つ
て、本実施例に依れば、このような2層単位によ
る信号パターンを形成することにより、製品とし
ての回路を構成する信号パターンの検査を2層ご
とに簡便かつ正確に行なうことができる。また、
パターン図面の作成に際して、一枚の下書き図面
を2色(例えば赤と青)の鉛筆を用いて2層の信
号層(例えば信号層11と15)ごとに色分けし
て作図し、この下書き図面に基づいて、各信号層
ごとのパターン図面をそれぞれ簡便に作成するこ
とができる。そして、このパターン図面は、常に
2枚構成であるため、各信号層における信号パタ
ーン相互間の配線及び結線状態が元の回路図面と
合致しているかどうかを目視でチエツク(検査)
する作業は、2枚のパターン図面だけを重ね合せ
て、これら相互を対照させても、きわめて簡単か
つ正確に行なうことができる。このため、チエツ
クミスの発生を皆無に等しく防止することがで
き、パターン配線の品質向上を図ることができる
と共に、パターン設計の簡素化を図ることができ
る。 FIG. 2 is a diagram schematically showing a hand-designed multilayer printed board (in this case, a six-layer structure) 30 which is an embodiment of the present invention (however, only the conductor layer is shown, and the insulating layer or prepreg layer is omitted). ). In this figure, parts that are the same as or correspond to those in FIG. Therefore, similarly to FIG. 1, numerals 11 to 16 indicate conductor layers, 11, 12, 15, and 16 indicate a signal layer, 13 indicates a power layer, 14 indicates a ground layer, and 17 , 18, 19, and 23 are signal patterns, 17a, 18a, 23a, and 23b are VIA lands, and 20a to 20d are through holes (indicated by dotted lines), and their explanations will be omitted. In the case of this embodiment, the VIA land 17a of the signal pattern of the signal layer 11 is directly connected to the VIA land 23a of the signal layer 16 via the through hole 20a, and the VIA land 17a of the signal pattern of the signal layer 11 is directly connected to the VIA land 23a of the signal layer 16.
3a is VIA land 2 via signal pattern 23
3b. VIA land 23b is directly connected to VIA land 18a via through hole 20d. In this way, signal pattern 17
and 18, the signal layers are connected in units of two layers, 11 and 16. On the other hand, signal patterns 31, 32, and 33 are arranged on the signal layer 12 as shown in the figure. As in the case of the signal layer 11, a signal pattern 33 is interposed between the VIA lands 31a and 32a of the patterns 31 and 32. Therefore, also in this case, the VIA land 31a is directly connected to the VIA land 34a of the signal layer 15 via the through hole 20b, and the VIA land 34a is directly connected to the VIA land 34a of the signal layer 15.
a is connected to VIA land 34 via signal pattern 34
connected to b. And VIA Land 34b is
VIA land 32 via through hole 20c
connected directly to a. In this way, the signal patterns 31 and 32 are also similar to the signal patterns 17 and 1.
Similarly to the case of 8, the signal layer is 12 and 15.
Connections are formed layer by layer. Now, in the case of this embodiment, the blocks of signal patterns 17 and 18 and 3
Blocks 1 and 32 originally constitute one circuit, but they are divided into two blocks based on signal A transmitted to signal pattern 17 and signal B transmitted to signal pattern 31. It is what was done. By distinguishing into two blocks in this way, the signal patterns (17 and 18, 31 and 32) in each block can be simplified and connected in units of two signal layers. Although not shown, these two blocks can be simply connected in units of two layers, forming one circuit as a whole. Therefore, according to this embodiment, by forming such a signal pattern in units of two layers, it is possible to easily and accurately inspect the signal pattern constituting the circuit as a product for each two layers. . Also,
When creating a pattern drawing, draw a single draft drawing using two colored pencils (for example, red and blue), color-coded for each of the two signal layers (for example, signal layers 11 and 15). Based on this, pattern drawings for each signal layer can be easily created. Since this pattern drawing always consists of two sheets, it is necessary to visually check (inspect) whether the wiring and connection conditions between the signal patterns in each signal layer match the original circuit drawing.
This work can be done extremely easily and accurately by superimposing only two pattern drawings and comparing them with each other. Therefore, the occurrence of check errors can be almost completely prevented, the quality of pattern wiring can be improved, and pattern design can be simplified.
(ト) 発明の効果
以上、詳細に説明したように、本発明の手設計
多層プリント板は、2層単位による信号パターン
を形成し、これによつて回路を構成することによ
り、信号層における回路の構成を簡略化すること
ができ、信号パターン設計の簡素化、パターン設
計段階及び製品段階における信号パターンの配線
及び結線状態の検査の簡便化、及びパターン配線
の品質向上を図ることができるといつた効果大な
るものがある。(g) Effects of the Invention As explained in detail above, the hand-designed multilayer printed board of the present invention forms a signal pattern in units of two layers and configures a circuit using this, thereby forming a circuit in the signal layer. It is possible to simplify the configuration of the signal pattern, simplify the inspection of signal pattern wiring and connection status at the pattern design stage and product stage, and improve the quality of pattern wiring. There are some great effects.
第1図は従来の手設計多層プリント板(この場
合は6層構成)を概略的に示す図(但し、絶縁層
又はプリプレグ層は省略して導体層のみ示す)、
第2図は本発明の手設計多層プリント板(この場
合は6層構成)を概略的に示す図(但し、絶縁層
又はプリプレグ層は省略して導体層のみ示す)で
ある。
図中、30は本発明の手段設計多層プリント板
を示し、11〜16は導体層を示し、これらのう
ち11,12,15,16は信号層、13は電源
層(給電層)、14はアース層を示し、17,1
8,19,23,31,32,33,34は信号
パターンを示し、17a,18a,23a,23
b,31a,32a,34a,34bはVIAラ
ンドを示し、AとBはそれぞれ信号AとBを示
す。
FIG. 1 is a diagram schematically showing a conventional hand-designed multilayer printed board (in this case, a six-layer structure) (however, the insulating layer or prepreg layer is omitted and only the conductor layer is shown).
FIG. 2 is a diagram schematically showing a hand-designed multilayer printed board (in this case, a six-layer structure) of the present invention (however, the insulating layer or prepreg layer is omitted and only the conductor layer is shown). In the figure, numeral 30 indicates a means-designed multilayer printed board of the present invention, numerals 11 to 16 indicate conductor layers, among which 11, 12, 15, and 16 are signal layers, 13 is a power layer (feeding layer), and 14 is a Indicates the earth layer, 17,1
8, 19, 23, 31, 32, 33, 34 indicate signal patterns, 17a, 18a, 23a, 23
b, 31a, 32a, 34a, and 34b indicate VIA lands, and A and B indicate signals A and B, respectively.
Claims (1)
成単位となる単一の信号層における回路を必要に
応じて少くとも2つのブロツクに区別し、これら
区別した各ブロツクの各信号パターンを2つの部
分に分割し、この分割した信号パターンの一方を
第1の単一の信号層に施し、残りの他方の信号パ
ターンを第2の単一の信号層に施して、前記分割
した2つの部分の信号パターンをスルーホールを
介して相互に接続して、前記各ブロツクの信号パ
ターンを2層単位でそれぞれ形成するようにした
ことを特徴とする手設計多層プリント板。1 The circuit in a single signal layer, which is a constituent unit of a multilayer printed circuit board having three or more signal layers, is divided into at least two blocks as necessary, and each signal pattern of each of these divided blocks is divided into two parts. one of the divided signal patterns is applied to the first single signal layer, and the remaining signal pattern is applied to the second single signal layer to obtain the signals of the two divided parts. 1. A hand-designed multilayer printed board characterized in that the patterns are connected to each other via through holes so that the signal patterns of each block are formed in units of two layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17806383A JPS6072297A (en) | 1983-09-28 | 1983-09-28 | Manual design multilayer printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17806383A JPS6072297A (en) | 1983-09-28 | 1983-09-28 | Manual design multilayer printed board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072297A JPS6072297A (en) | 1985-04-24 |
| JPH021390B2 true JPH021390B2 (en) | 1990-01-11 |
Family
ID=16041957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17806383A Granted JPS6072297A (en) | 1983-09-28 | 1983-09-28 | Manual design multilayer printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072297A (en) |
-
1983
- 1983-09-28 JP JP17806383A patent/JPS6072297A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6072297A (en) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1571367A (en) | Printed circuit boards | |
| CN101384130B (en) | Printed circuit board | |
| US7343577B2 (en) | Area array routing masks for improved escape of devices on PCB | |
| US4361634A (en) | Artwork master for production of multilayer circuit board | |
| JPH0378290A (en) | Multilayer wiring board | |
| JPH021390B2 (en) | ||
| JPH04340795A (en) | Printed circuit board | |
| CA1055164A (en) | Multilayer circuit board | |
| JP2879237B2 (en) | Printed wiring board design equipment | |
| CN210641126U (en) | PCB board | |
| JP2541643B2 (en) | Multi-layer printed wiring board for double-sided mounting | |
| JPH0548273A (en) | Multilayer printed circuit board | |
| TW200915954A (en) | Printed circuit board | |
| JPH053160B2 (en) | ||
| JPS60127797A (en) | Multilayer printed circuit board | |
| JPS5814626Y2 (en) | multilayer printed board | |
| Raj et al. | Elegant Way of Designing Printed Circuit Board via Multilayer Technique Using Ultiboard 12.0 | |
| JPS634694A (en) | Multilayer printed board | |
| JPH04345086A (en) | Multilayer printed wiring board | |
| JP2871076B2 (en) | Multilayer printed circuit board | |
| JPH04336494A (en) | Laminated printed-circuit board | |
| JPH04142795A (en) | Multilayer wiring board | |
| JPH01208894A (en) | Multilayer printed wiring board | |
| JPH066047A (en) | Measurement of internal layer misalignment of multilayer printed wiring board | |
| JPS5923480B2 (en) | Dummy pattern for inner layer of multilayer printed board |