JPH0214818B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報記憶装置等の誤り訂正回路に関
する。

従来の技術 従来この種の装置は、第２図に示すように、入
力された符号化コード１からシンドロームを算出
するシンドローム計算回路２と、このシンドロー
ム情報から誤りの位置を算出する誤り位置計算回
路３とシンドローム情報と誤り位置情報とから誤
りの大きさを算出する誤り大きさ計算回路４とを
有し、符号化コード１と誤り位置情報と誤り大き
さ情報とを入力した訂正回路５が対応する所定の
情報コードを出力することにより所謂誤り訂正が
行われていた。この際、誤り位置計算回路３及び
誤り大きさ計算回路４では乗算、除算によりそれ
ぞれ誤り位置と誤り大きさが算出されるが、ここ
で必要となる乗算と除算を行なうために、セレク
タ６によつて切り換えられた情報をベキ情報に変
換するコード変換ROM７と、ベキの加算によつ
て乗算を実現する加算回路８と、ベキの減算によ
つて除算を実現する減算回路９と、加算回路８と
減算回路９との出力の切換を行うセレクタ１０と
が設けられている。

発明が解決しようとする問題点 しかし、かかる構成によれば、符号化コードの
構成ビツト数が大きくなるにしたがつて乗算、除
算を行なうための加算回路と減算回路の回路規模
が膨大となり、また乗算、除算を行なうために毎
回コード変換ROMをアクセスするため処理速度
が遅くなるという問題があつた。

上述問題は以下の理由で生ずる。すなわち、第
１に復号化処理に必要となる乗算、除算処理をベ
キの加算、減算処理によつて実現していること、
第２のベキの演算を行なうためにコード変換
ROMを毎回アクセスしベキ情報を導き出してい
ることである。

本発明は、上述の問題点に鑑みて為されたもの
で、復号化処理に必要な乗算、除算回路の回路規
模が膨大になることなく、高速な復号化処理を行
なうことができる誤り訂正回路を提供することを
目的とする。

問題点を解決するための手段 本発明は上述の問題点を解決するため、演算回
路に第１の選択手段および第２の選択手段を備え
て乗算処理はリード・ソロモン符号専用の乗算器
で行ない、除算処理は逆元ROMによつて逆元を
導き出しその逆元を上記の乗算器に入力し、逆元
の乗算という形で実現することによつて、共通の
乗算器で誤り位置計算路および誤り大きさ計算回
路で実行される乗算処理と除算処理を実行すると
いう構成を備えたものである。

作 用 本発明は上述の構成によつて、復号化処理に必
要となる乗算、除算処理を従来のベキの加算、減
算では行なわないため、加算回路、減算回路によ
る回路規模の増大を大幅に削減することが可能と
なり、また、従来乗算、除算処理のたびに毎回コ
ードROMをアクセスしていたのに対し、本発明
では除算処理の時のみ逆元ROMをアクセスし、
しかも除算処理は乗算処理に比較して頻度が非常
に少ないということからも、復号化処理速度を大
幅にアツプすることが可能となる。

実施例 第１図は本発明の一実施例による復号化処理回
路の概略構成を示すものであつて、１２は符号化
コード１からシンドロームを計算するシンドロー
ム計算回路、１３はシンドロームからの誤りの位
置を計算する誤り位置計算回路、１４はシンドロ
ームと誤り位置情報とから誤りの大きさを計算す
る誤り大きさ計算回路、１５は符号化コード１と
誤り位置情報と誤り大きさ情報とから対応する情
報コードを出力して誤りを訂正する回路、１６は
誤り位置計算回路１３と誤り大きさ計算回路１４
のとちらが乗算器１７を使用するのかを切り換え
るセレクタ、１８は除算処理の際に逆元を出力す
るROM、１９は乗算処理と除算処理によつて乗
算器の入力を切り換えるセレクタである。

以上のように構成された誤り訂正回路につい
て、以下その動作を説明する。情報記憶装置等に
よつて誤りの生じた符号化コード１が入力される
と、シンドローム計算回路１２によつて、生じた
誤りに依存したシンドローム情報が算出され、こ
のシンドローム情報を基にして以下の復号化処理
が行なわれることになる。次に、算出されたシン
ドローム情報のみから誤り位置計算回路１３によ
つて誤つている位置を表わす情報が算出され、誤
り大きさ計算回路１４へ入力される。この誤り大
きさ計算回路１４ではシンドローム情報と誤り位
置情報とから誤りの大きさを表わす情報が算出さ
れる。この誤り位置計算回路１３及び誤り大きさ
計算回路１４で行なわれる演算処理には、ガロア
体上（GF（2ⁿ）上）の元の加算処理、乗算処理、
除算処理が必要となるが、加算処理については非
常に容易な回路で実現されるために誤り位置計算
回路１３と誤り大きさ計算回路１４の双方に加算
回路を内蔵している。乗算処理及び除算処理を行
なうために、セレクタ１６，１９、逆元ROM１
８、乗算器１７が必要となる。乗算処理の場合
は、誤り位置計算回路１３及び誤り大きさ計算回
路１４から出力された情報はセレクタ１６、セレ
クタ１９を通過してそのまま乗算器１３に入力さ
れ乗算処理が行なわれ、その結果が誤り位置計算
回路１３及び誤り大きさ計算回路１４にもどされ
てくる。除算処理の場合は逆元の乗算という形で
実現され、誤り位置計算回路１３及び誤り大きさ
計算回路１４から出力された情報はセレクタ１６
を通過したのち逆元ROM１８に入力され、、そ
の出力が乗算器１７に入力されることによつて除
算処理が行なわれる。誤り大きさ計算回路１４の
処理は誤り位置計算回路１３の処理が終了してか
ら行なわれるものなので、セレクタ１６，１９、
逆元ROM１８、乗算器１７を誤り位置計算回路
１３と誤り大きさ計算回路１４とが同時に使用す
るという状態は起らない。以上の処理によつて誤
り位置情報と誤り大きさ情報が算出され訂正回路
１５に入力されると、符号化コード１の誤りは誤
り位置情報と誤り大きさ情報を基にして訂正され
情報コードとして出力される。

発明の効果 以上の説明から明らかなように、本発明は、リ
ード・ソロモン符号の復号化処理に必要となる乗
算処理と除算処理を専用乗算器と逆元ROMを用
いて行なうことによつて、乗算処理と除算処理と
を共通の乗算器で実行することができ、従来のベ
キの加算、減算を行なわないため、またコード変
換ROMをアクセスする必要がないため、回路規
模の増大を大幅に削減するとともに、復号化処理
スピードを大幅に上げることができるという効果
を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例による誤り訂正回路
のブロツク図、第２図は従来の誤り訂正回路のブ
ロツク図である。 １２……シンドローム計算回路、１３……誤り
位置計算回路、１４……誤り大きさ計算回路、１
５……訂正回路、１６，１９……セレクタ、１７
……乗算器、１８……逆元ROM。

Claims (1)

【特許請求の範囲】
1. １ 符号化コード情報のシンドロームを算出する
   シンドローム計算回路と、前記シンドローム情報
   を入力し誤り位置情報を算出する誤り位置計算回
   路と、前記シンドローム情報と前記誤り位置情報
   とを入力し誤り大きさ情報を算出する誤り大きさ
   計算回路と、前記符号化コード情報と前記誤り位
   置情報と前記誤り大きさ情報とを入力し訂正情報
   を算出する訂正回路と、前記誤り位置計算回路あ
   るいは前記誤り大きさ計算回路から出力された情
   報のうちどちらか一方を選択して出力する第一の
   選択手段と、予め所定の情報の逆元が蓄えられて
   いる逆元ROMと、前記誤り位置計算回路および
   前記誤り大きさ計算回路が乗算を実行する際には
   前記第１の選択手段からの出力を選択し、除算を
   実行する際には前記逆元ROMからの出力を選択
   して出力する第２の選択手段と、この第２の選択
   手段から出力された情報を乗算して前記誤り位置
   計算回路あるいは前記誤り大きさ計算回路に出力
   する乗算器とを具備した誤り訂正回路。