Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0230636B2 - WAIYAADO * RIMOOTOKONTOROORUSOCHI - Google Patents
[go: Go Back, main page]

JPH0230636B2 - WAIYAADO * RIMOOTOKONTOROORUSOCHI - Google Patents

WAIYAADO * RIMOOTOKONTOROORUSOCHI

Info

Publication number
JPH0230636B2
JPH0230636B2 JP832382A JP832382A JPH0230636B2 JP H0230636 B2 JPH0230636 B2 JP H0230636B2 JP 832382 A JP832382 A JP 832382A JP 832382 A JP832382 A JP 832382A JP H0230636 B2 JPH0230636 B2 JP H0230636B2
Authority
JP
Japan
Prior art keywords
data
frequency
microcomputer
bits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP832382A
Other languages
Japanese (ja)
Other versions
JPS58125997A (en
Inventor
Yukio Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP832382A priority Critical patent/JPH0230636B2/en
Publication of JPS58125997A publication Critical patent/JPS58125997A/en
Publication of JPH0230636B2 publication Critical patent/JPH0230636B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14Calling by using pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はデイジタル回路またはマイクロコンピ
ユータを使用したワイヤード・リモートコントロ
ール装置に関するもので、特に識別するモード数
に比較して、使用するデイジタル回路またはマイ
クロコンピユータ自体のハードウエアの簡略化
と、マイクロコンピユータの外付けインターフエ
イス回路の簡略化ならびに、マイクロコンピユー
タのソフトウエアの簡略化を可能にしたものであ
る。 マイクロコンピユータを使用した従来のワイヤ
ード・リモートコントロール装置の例を第1図
a,b,cに示す。ここで、1は動作モードを指
定する複数のスイツチと、操作されたスイツチの
内容をデイジタルデータに変換するデコーダを具
備してなる操作部の入力回路、2は入力回路1か
ら出力されたデータを他の電気信号に変換する電
気信号変換回路、3は転送された電気信号を再び
デイジタルデータに変換する電気信号分解回路、
4は入力回路1から出力されたパラレルのデイジ
タルデータをシリアルのデイジタルデータに変換
し、シリアル・パラレルインターフエース回路5
から入力したクロツクに同期させてシリアルデー
タを出力するパラレル・シリアルインターフエー
ス回路である。前記シリアル・パラレルインター
フエース回路5はパラレル・シリアルインターフ
エース回路4から入力したシリアルデータを再び
パラレルのデイジタルデータに変換する回路、6
はマイクロコンピユータ(またはそれに相当する
論理回路)である。 次に上記従来のワイヤード・リモートコントロ
ール装置の動作を説明する。第1図のaは操作部
のスイツチの内容を“1”,“0”のデイジタルデ
ータに変換してn本のデータラインでパラレルに
データの転送を行なうもので、4本(n=4)の
データラインを使用する場合、最大24=16のモー
ドしか転送できない。すなわち多くのモードを実
行しようとする場合、接続コードの数が増加する
という欠点を有している。bは操作部の内容を電
気信号の周波数または直流電圧に変換してから、
その電気信号をコントロール部に転送するもの
で、電気信号変換回路2にはFM変調回路または
DAコンバータが使用されている。この方式は信
号の受け側(コントロール部)に、転送された電
気信号を分解する電気信号分解回路(周波数検出
器またはADコンバータ)3のハードウエアが必
要であるという欠点を有し、また、多数のモード
を実行しようとする場合、前記ハードウエアの複
雑化が必要となる。cは操作部からのデータをコ
ントロール部から出力されるシリアルクロツクに
同期させたシリアルデータに変換して転送するも
ので、操作部にはパラレル・シリアルインターフ
エース回路4が必要であり、コントロール部には
シリアルパラレルインターフエース回路5か、ま
たは、それに相当するマイクロコンピユータのハ
ードウエアおよびソフトウエアが必要であるとい
う欠点を有する。また、操作部からコントロール
部への一方的なデータの転送でなく、コントロー
ル部から操作部にシリアルクロツクを送るという
余分の動作および接続ラインが必要であるという
欠点も有している。また、前記第1図a,b,c
の3方式とも、前記cの方式でシリアルデータを
マイクロコンピユータで直接入力する場合を除
き、コントロール部のマイクロコンピユータに最
終的に入力されるのは“1”または“0”のパラ
レルのデイジタルデータであり、多数のモードを
実行しようとする場合、入力ポート(モード指定
データ)gの増加が必要であるという欠点を有す
る。なお、第1図において、hは出力ポート(コ
ントロール命令)を示す。 本発明の目的は多数のモードを実行する場合に
上記した従来例の欠点をなくし、簡単なインター
フエース回路と従来の制御用マイクロコンピユー
タまたは、それに相当する論理回路で実現できる
ワイヤード・リモートコントロール装置を提供す
ることにある。以下にその実施例を図面と共に説
明する。ここでは説明の便宜上、4ビツトのマイ
クロコンピユータを使用した例を示す。第2図に
おいて、7は第1図の入力回路1と同等の入力回
路、8a,8b,8c,8dは分周切換回路、9
は基準発振回路であり、これらは操作部21を構
成している。22は接続コード、10はコントロ
ール部23を構成するマイクロコンピユータ、1
1は被コントロール装置である。 第3図は第2図のラインeに出力される基準ク
ロツクおよびデータラインa,b,c……に出力
される矩形波データのとりうる信号形態を示し、
第2図のデータラインa,b,c,dには基準ク
ロツクまたはその何分周かされた矩形波または
“1”,“0”の論理電圧が第2図の操作部21の
スイツチの状態により出力される。第2図のコン
トロール部23はマイクロコンピユータ10単体
のみで、インターフエース回路を必要としない。
マイクロコンピユータ10は入力データのサンプ
リングおよびメモリーストアとモード判別とコン
トロール命令の出力を行なう。 第4図にマイクロコンピユータ10のソフトエ
ウアのフローチヤートを示す。メモリーはマイク
ロコンピユータ10の入力ポート数相当のビツト
数を持つRAM(ランダム・アクセス・メモリ)
を使用し、マイクロコンピユータ10に内蔵され
ているものとする。ここでは4ビツトRAMで説
明するが、ストア終了時のRAMの内容の一例を
次表に示す。次表は第2図のデータラインaに分
周なし、bに1/2分周、Cに1/3分周、dに論理
“0”の信号が出力された時の例である。 このとき、マイクロコンピユータ10の入力ポ
ートにa〜dには第3図のような論理“1”,
“0”の信号が供給される。マイクロコンピユー
タ10は内部にクロツク発生源をもつており、そ
の周波数、位相関係は入力ポートに供給された信
号とは非同期である。 次表は、第3図の波形を上図のアドレス1〜1
3で示した時刻で順次入力ポートの内容をマイク
ロコンピユータ内のメモリにストアした時の内容
である。 なお、本実施例では基本波aのほぼ倍の周波数
であるが、非同期であるため上図のアドレス8,
9のように入力ポートの同一状態を2回取り得る
場合が有り、またアドレス12の時刻のように基
本波aと1/2分周波bのデータの変化点をサンプ
リングして、データの“1”,“0”が不安定とな
り、表のようにa,b,c,dが“1”,“1”,
“0”,“0”となりうることがある。 しかしながら、マイクロコンピユータは、アド
レス12の時刻の信号a〜dの“1”,“0”の値
でデータを認識するのではなく、アドレス1〜N
までの各データa〜dの“1”,“0”の反転回数
でデータを判定するため表のアドレス8,9や1
2のような入力ポートに入る信号とマイクロコン
ピユータのデータのサンプリングクロツクが非同
期なために起こる状態があつても、データの判定
には何らの支障が無い。 従つて、マイクロコンピユータは供給されるデ
ータに対して制御クロツクを同期させる必要はな
く、特に同期結合用のクロツクラインをもたない
機器から出力されたデータを判別して処理するの
に有効である。
The present invention relates to a wired remote control device using a digital circuit or a microcomputer, and particularly relates to a wired remote control device that simplifies the hardware of the digital circuit or microcomputer itself compared to the number of modes to be identified, and This makes it possible to simplify the attached interface circuit and the software of the microcomputer. Examples of conventional wired remote control devices using microcomputers are shown in FIGS. 1a, b, and c. Here, 1 is an input circuit of the operation unit which is equipped with a plurality of switches for specifying operation modes and a decoder that converts the contents of the operated switches into digital data, and 2 is an input circuit for inputting data output from the input circuit 1. 3 is an electrical signal decomposition circuit that converts the transferred electrical signal into digital data;
4 converts the parallel digital data output from the input circuit 1 into serial digital data, and connects the serial/parallel interface circuit 5.
This is a parallel/serial interface circuit that outputs serial data in synchronization with the input clock. The serial/parallel interface circuit 5 is a circuit that converts serial data inputted from the parallel/serial interface circuit 4 back into parallel digital data;
is a microcomputer (or equivalent logic circuit). Next, the operation of the above conventional wired remote control device will be explained. Figure 1a shows a system that converts the contents of a switch on the operation panel into digital data of "1" and "0" and transfers the data in parallel through n data lines, 4 lines (n=4). When using data lines, only a maximum of 2 4 = 16 modes can be transferred. That is, when trying to execute many modes, the number of connection codes increases. b converts the contents of the operating section into an electrical signal frequency or DC voltage, and then
The electrical signal is transferred to the control section, and the electrical signal conversion circuit 2 includes an FM modulation circuit or
A DA converter is used. This method has the disadvantage that it requires an electrical signal decomposition circuit (frequency detector or AD converter) 3 hardware on the signal receiving side (control section) to decompose the transferred electrical signal, and also requires a large number of In order to implement this mode, the hardware must become more complex. c converts the data from the operation section into serial data synchronized with the serial clock output from the control section and transfers it.The operation section requires a parallel/serial interface circuit 4, and the control section has the disadvantage that it requires a serial-parallel interface circuit 5 or equivalent microcomputer hardware and software. It also has the disadvantage that it requires an extra operation and a connection line to send a serial clock from the control section to the operation section, rather than unilaterally transferring data from the operation section to the control section. In addition, the above-mentioned Figure 1 a, b, c
In all three methods, unless the serial data is directly input to the microcomputer in method c above, the final input to the microcomputer in the control section is parallel digital data of "1" or "0". However, if a large number of modes are to be executed, the number of input ports (mode designation data) g must be increased. Note that in FIG. 1, h indicates an output port (control command). An object of the present invention is to eliminate the above-mentioned drawbacks of the conventional example when executing a large number of modes, and to provide a wired remote control device that can be realized using a simple interface circuit and a conventional control microcomputer or equivalent logic circuit. It is about providing. Examples thereof will be described below with reference to the drawings. For convenience of explanation, an example using a 4-bit microcomputer will be shown here. In FIG. 2, 7 is an input circuit equivalent to input circuit 1 in FIG. 1, 8a, 8b, 8c, and 8d are frequency division switching circuits, and 9
is a reference oscillation circuit, and these constitute the operation section 21. 22 is a connection cord, 10 is a microcomputer that constitutes the control section 23, 1
1 is a controlled device. FIG. 3 shows possible signal forms of the reference clock output to line e of FIG. 2 and the rectangular wave data output to data lines a, b, c, . . .
The data lines a, b, c, and d in FIG. 2 are supplied with the reference clock or a rectangular wave obtained by dividing the frequency thereof, or logic voltages of "1" and "0" are used to determine the state of the switch of the operating section 21 in FIG. is output by The control section 23 shown in FIG. 2 consists of only the microcomputer 10 and does not require an interface circuit.
The microcomputer 10 performs sampling of input data, memory storage, mode determination, and output of control commands. FIG. 4 shows a flowchart of the software of the microcomputer 10. The memory is a RAM (random access memory) with a number of bits equivalent to the number of input ports of the microcomputer 10.
is used and is built into the microcomputer 10. Although a 4-bit RAM will be explained here, an example of the contents of the RAM at the end of the store is shown in the table below. The following table shows an example when data line a in FIG. 2 is not frequency-divided, b is frequency-divided by 2, C is frequency-divided by 1/3, and d is output with a logic "0" signal. At this time, input ports a to d of the microcomputer 10 are set to logic "1" as shown in FIG.
A signal of “0” is supplied. The microcomputer 10 has an internal clock generation source whose frequency and phase relationship are asynchronous with the signals supplied to the input ports. The following table shows the waveform in Figure 3 at addresses 1 to 1 in the figure above.
This is the content when the contents of the input ports are sequentially stored in the memory in the microcomputer at the time indicated by 3. In this example, the frequency is almost twice that of the fundamental wave a, but since it is asynchronous, addresses 8 and 8 in the above diagram
There are cases where the same state of the input port can be taken twice as shown in 9, and also, by sampling the change point of the data of the fundamental wave a and the 1/2 frequency b, as at the time of address 12, the data "1" ”, “0” become unstable, and a, b, c, d become “1”, “1”, as shown in the table.
It may be “0” or “0”. However, the microcomputer does not recognize data based on the values of "1" and "0" of the signals a to d at the time of address 12, but rather
Addresses 8, 9 and 1 in the table are used to judge the data based on the number of inversions of “1” and “0” for each data a to d.
Even if there is a situation where the signal entering the input port 2 and the data sampling clock of the microcomputer are asynchronous, there is no problem in determining the data. Therefore, the microcomputer does not need to synchronize the control clock with the supplied data, and is particularly effective in determining and processing data output from equipment that does not have a clock line for synchronous coupling. .

【表】 以下、第4図のフローチヤートをもとに第2図
のマイクロコンピユータ10の動作を説明する。
第4図のフローチヤートのループ1は入力ポート
iから入力したデータをRAMに順次アドレスの
0番地からN番地までストアする一連のループで
あり、このループを一周する時間T1は第3図の
基準クロツクの周期tの1/2未満でなければなら
ない。第4図Aのモード検出プログラムはストア
されたRAMの内容を各ビツトごとにスキヤニン
グし、何回反転したかをカウントするものであ
る。RAMの0番地〜N番地までストアし終る時
間は(N+1)T1であるから反転の回数は1/
m分周信号の場合、(N+1)T1×2/mtと
なり、Nの数を充分大きくとれば反転回数のある
範囲とmが重なる事なく1対1で対応するので、
その範囲をプログラム上で指定する事により矩形
波データを誤りなく検出する事が可能である。第
3図の論理“1”と論理“0”の判別は、メモリ
ーの同じビツトの値が全部“1”か、または全部
“0”かで判別できる。第4図のフローチヤート
のループ2はモード確認のループであり、ループ
1の途中でモードが切換わつた時の誤動作を防ぐ
ために同じモードのデータが数回連続して入力さ
れたのを確認するもので、確認後初めて第4図の
フローチヤートBのコントロール命令出力で第2
図の被コントロール装置11に出力ポートjより
コントロール命令が出力される。このコントロー
ル命令はマイクロコンピユータ10内でラツチさ
れ、次のコントロール命令出力の命令が来るまで
同じコントロール命令を出力し続ける。 以上の動作でnビツトのマイクロコンピユータ
を使用し、分周回路が1/m分周まで可能である
とすると、マイクロコンピユータの判別可能なモ
ード数は(m+2)n$4ビツトのマイクロコンピ
ユータを使用し1/3分周(m=3)まで可能であ
るとしても(3+2)4=625種のモード選択が可
能となる。 すなわち、マイクロコンピユータの入力ポート
a〜dの1時刻に於ける“1”,“0”の状態でデ
ータを判別するのではなく、一定時間内での
“1”,“0”の反転回数で判別するため、判定可
能なデータの種類が増加する。例えば1ポート当
り、論理“0”、論理“1”、基本波、1/2分周波、
3分の1分周波の4種が判定可能であれば、1ポ
ートで5種のデータが得られ、それをnポートに
拡張すれば5nの種類の判別可能なデータが得られ
ることを意味している。 以上のように本発明の装置によればマイクロコ
ンピユータあるいは、それに相当する論理回路の
入力ビツト数と同数の分周回路と、一つの基準発
振回路を操作部に付加し、コントロール部には前
記分周回路の分周数が判別可能になるRAM数に
メモリーの増設を行なうだけで、大幅にリモート
コントロールの範囲を広げる効果があり、多数の
動作を遠隔操作で行なうシステムに有効である。
[Table] The operation of the microcomputer 10 shown in FIG. 2 will be described below based on the flowchart shown in FIG.
Loop 1 in the flowchart in Figure 4 is a series of loops that sequentially stores data input from input port i in RAM from address 0 to address N, and the time T 1 to go around this loop is as shown in Figure 3. It must be less than 1/2 of the period t of the reference clock. The mode detection program shown in FIG. 4A scans the stored RAM contents bit by bit and counts how many times the bits are inverted. The time it takes to store from address 0 to address N in RAM is (N+1)T 1 , so the number of inversions is 1/
In the case of a signal divided by m, it becomes (N+1)T 1 × 2/mt, and if the number of N is set large enough, there will be a one-to-one correspondence between a certain range of inversions and m without overlapping.
By specifying the range on the program, it is possible to detect rectangular wave data without error. Logic "1" and logic "0" in FIG. 3 can be distinguished by whether the values of the same bit in the memory are all "1" or all "0". Loop 2 in the flowchart in Figure 4 is a mode confirmation loop, and in order to prevent malfunctions when the mode is switched in the middle of loop 1, it is confirmed that the same mode data has been input several times in a row. After confirmation, the second control command output in flowchart B in Figure 4 is activated.
A control command is output from output port j to the controlled device 11 shown in the figure. This control command is latched within the microcomputer 10, and the same control command continues to be output until the next control command output command arrives. If an n-bit microcomputer is used in the above operation, and the frequency dividing circuit is capable of frequency division up to 1/m, the number of modes that can be determined by the microcomputer is (m+2) n $4-bit microcomputer is used. Even if frequency division up to 1/3 (m=3) is possible, (3+2) 4 =625 types of modes can be selected. In other words, data is not determined based on the states of "1" and "0" at one time at input ports a to d of the microcomputer, but based on the number of inversions of "1" and "0" within a certain period of time. Therefore, the types of data that can be determined increases. For example, per port, logic "0", logic "1", fundamental wave, 1/2 frequency divided wave,
If 4 types of 1/3 frequency divided waves can be determined, 5 types of data can be obtained with 1 port, and if this is extended to n ports, 5 n types of distinguishable data can be obtained. are doing. As described above, according to the device of the present invention, the operating section is provided with the same number of frequency dividing circuits as the number of input bits of a microcomputer or an equivalent logic circuit, and one reference oscillation circuit, and the control section is equipped with Simply adding more memory to the number of RAM that makes it possible to determine the frequency division number of the circuit has the effect of greatly expanding the range of remote control, and is effective for systems that perform many operations remotely.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a,b,cは従来のワイヤード・リモー
トコントロール装置を説明するための要部ブロツ
ク図、第2図は本発明の一実施例の要部ブロツク
図、第3図は第2図における各部の信号波形図、
第4図は第2図のマイクロコンピユータのフロー
チヤートの一例を示す図である。 7…入力回路、8a〜8d…分周切換回路、9
…基準発振回路、10…マイクロコンピユータ、
11…被コントロール装置、21…操作部、22
…接続コード、23…コントロール部。
FIGS. 1a, b, and c are block diagrams of essential parts for explaining a conventional wired remote control device, FIG. 2 is a block diagram of essential parts of an embodiment of the present invention, and FIG. Signal waveform diagram of each part,
FIG. 4 is a diagram showing an example of a flowchart of the microcomputer shown in FIG. 7... Input circuit, 8a to 8d... Frequency division switching circuit, 9
...Reference oscillation circuit, 10...Microcomputer,
11...Controlled device, 21...Operation unit, 22
...Connection cord, 23...Control section.

Claims (1)

【特許請求の範囲】 1 動作モード指定を行なうスイツチおよび操作
されたスイツチの内容をデイジタルデータに変換
するデコーダを含めてなる複数の入力回路と、基
準発振回路と、前記複数の入力回路の出力および
前記基準発振回路からの基準クロツクを入力し複
数の分周波形を作成した後、前記複数の分周波形
及び変化しないデジタルデータの“1”,“0”の
信号を前記デコーダの出力により切換えて1ビツ
トの送信データを出力する分周切換回路の複数ビ
ツト分を具備する操作部と、前記操作部の複数の
分周切換回路から送信された複数ビツトのデータ
をサンプリングし、その波形データを一定期間保
持するメモリと、前記メモリの内容から複数ビツ
トの分周波形のそれぞれの周波数の判定及び周波
数の判定結果よりコントロール命令の作成を行な
うマイクロコンピユータを具備するコントロール
部からなることを特徴とするワイヤード・リモー
トコントロール装置。 2 特許請求の範囲第1項の記載において、コン
トロール部は、複数のバスラインから、モードに
よつて周波数の変化する矩形波データがパラレル
に入力され、前記バスラインの数に相当するビツ
ト数を持つメモリーに、一定のタイミングで各時
間のデータの論理値“1”または“0”を各ビツ
ト同時にストアし、一定回数のストア終了後に各
ビツトの反転回数をカウントしてモードを識別す
るように構成されていることを特徴とするワイヤ
ード・リモートコントロール装置。
[Claims] 1. A plurality of input circuits including a switch for specifying an operation mode and a decoder for converting the contents of the operated switch into digital data, a reference oscillation circuit, and outputs of the plurality of input circuits and After inputting the reference clock from the reference oscillation circuit and creating a plurality of frequency-divided waveforms, the plurality of frequency-divided waveforms and "1" and "0" signals of unchanging digital data are switched by the output of the decoder. An operating section is equipped with a plurality of bits of a frequency division switching circuit that outputs one bit of transmission data, and the plurality of bits of data transmitted from the plurality of frequency division switching circuits of the operating section is sampled, and the waveform data is kept constant. A wired wired wired device comprising: a memory for holding data for a period of time; and a control section comprising a microcomputer that determines the frequency of each divided waveform of a plurality of bits from the contents of the memory and creates a control command based on the frequency determination results.・Remote control device. 2. In the description of claim 1, the control section receives rectangular wave data whose frequency changes depending on the mode from a plurality of bus lines in parallel, and inputs the number of bits corresponding to the number of bus lines. The logic value "1" or "0" of data at each time is stored simultaneously in the memory with a fixed timing, and after a fixed number of stores are completed, the mode is identified by counting the number of times each bit is inverted. A wired remote control device comprising:
JP832382A 1982-01-21 1982-01-21 WAIYAADO * RIMOOTOKONTOROORUSOCHI Expired - Lifetime JPH0230636B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP832382A JPH0230636B2 (en) 1982-01-21 1982-01-21 WAIYAADO * RIMOOTOKONTOROORUSOCHI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP832382A JPH0230636B2 (en) 1982-01-21 1982-01-21 WAIYAADO * RIMOOTOKONTOROORUSOCHI

Publications (2)

Publication Number Publication Date
JPS58125997A JPS58125997A (en) 1983-07-27
JPH0230636B2 true JPH0230636B2 (en) 1990-07-09

Family

ID=11689960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP832382A Expired - Lifetime JPH0230636B2 (en) 1982-01-21 1982-01-21 WAIYAADO * RIMOOTOKONTOROORUSOCHI

Country Status (1)

Country Link
JP (1) JPH0230636B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322426U (en) * 1989-07-14 1991-03-07
JPH03265207A (en) * 1990-03-14 1991-11-26 Murata Mfg Co Ltd Chip electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322426U (en) * 1989-07-14 1991-03-07
JPH03265207A (en) * 1990-03-14 1991-11-26 Murata Mfg Co Ltd Chip electronic component

Also Published As

Publication number Publication date
JPS58125997A (en) 1983-07-27

Similar Documents

Publication Publication Date Title
US4970405A (en) Clock selection circuit for selecting one of a plurality of clock pulse signals
JP2004080792A (en) Clock and data recovery circuit and method
US5913053A (en) Synchronous controller for synchronously operating a plurality of actuators
JPH0230636B2 (en) WAIYAADO * RIMOOTOKONTOROORUSOCHI
CA1274002A (en) Event distribution and combination system
JPH0616277B2 (en) Event distribution / combining device
JP2798918B2 (en) Pulse width modulation circuit
US8436651B2 (en) Command control circuit for semiconductor integrated device
JP2806683B2 (en) Pregiochronous / Doppler buffer
JPH018028Y2 (en)
JP2969879B2 (en) Address control circuit
JPH0773212B2 (en) A / D converter
JPH02214337A (en) Standby line switching control circuit
JP2555628B2 (en) Data transfer circuit
JP2867480B2 (en) Memory switching circuit
JPH01841A (en) data transmission equipment
JP3508451B2 (en) Waveform generator
JP2883664B2 (en) Analog-to-digital converter
JPH07118729B2 (en) Data transmission equipment
JPS5972239A (en) Data transmitter
JPS5858856B2 (en) oscillation device
JPH05252039A (en) Multi-channel d/a converter of 3-line serial data transfer system
JPS6044876B2 (en) Remote monitoring control system
JPH07114408B2 (en) Loop-shaped slave station address detection method
JPS6217251B2 (en)