JPH0247849B2 - - Google Patents
Info
- Publication number
- JPH0247849B2 JPH0247849B2 JP56177394A JP17739481A JPH0247849B2 JP H0247849 B2 JPH0247849 B2 JP H0247849B2 JP 56177394 A JP56177394 A JP 56177394A JP 17739481 A JP17739481 A JP 17739481A JP H0247849 B2 JPH0247849 B2 JP H0247849B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate temperature
- minutes
- increase
- mobility
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3422—Antimonides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
Landscapes
- Physical Vapour Deposition (AREA)
- Hall/Mr Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明はInSb系混合結晶薄膜の製造方法に関
するものである。更に詳しくいえば、InSb化合
物結晶とIn単体結晶とからなり、向上した電気特
性を有するInSb系混合結晶薄膜の製造方法に関
するものである。 一般にInSbの薄膜は、InSbの移動度が常温で
78，000cm2／Vsと大きいために、ホール素子や磁
気抵抗素子の素材として優れていることが知られ
ている。そして最近のダイレクトドライブモータ
ー用の位置検出素子としてのホール素子や、無接
点ポテンシヨメーターとしての磁気抵抗素子等の
発展にはめざましいものがある。 本発明者らは先に、ホール素子や磁気抵抗素子
等の素材として大変優れた、新規なInSb複合結
晶半導体、及びその製造方法を提案した。（特願
昭56−46962，56−50294，56−58724等） 本発明はこれらのInSb複合結晶半導体の製造
法を更に改善したものであり、特に基板温度の上
昇速度に制限を加えることにより、前記製造法の
工業的生産性を一段と向上させる方法に関するも
のである。 従来InSbは−族化合物半導体としてよく
知られた物質であり、ホール素子や磁気抵抗素子
として利用するには、インジウム元素（In）のア
ンチモン元素（Sb）に対する原子比が1.00の結晶
であることが必要不可欠の条件であり、かかる条
件の場合にその特性が高度に発揮されると考えら
れてきたため、かかる考えに立脚して多くの研究
がなされてきた。 しかし、本発明者らは、先にInとSbの原子比
が厳密に１対１に制御された場合のみ優れた薄膜
が得られるのではなく、Inが過剰の場合にも、特
にInのSbに対する原子比が1.1〜1.7の範囲にある
ならば結晶性に優れ、しかも高い移動度を示す複
合結晶が得られるという従来の技術概念からは到
底予測し得ない新事実を見出した。 かかる新しい知見に基く優れたInSb系複合結
晶薄膜は、InとSbとをSb対Inの到達速度比（ア
ライバル・レート・レーシヨ以下AIo／ASbと略記
する）が1.10〜1.70の条件下で基板上に蒸着する
ことによつて製造することができ、更に蒸着初期
の基板温度を、式 １／Ｔ＝9.98×10-4−5.66×10-5logP 〔ここに、Ｔは極限の基板温度（絶対温度）Ｐは
蒸着中の真空度（Torr）である〕 で与えられる極限の基板温度よりも低い温度に設
定することにより、電気特性を向上させることが
できる。 しかし先の方法によつて、有用性に特に優れた
移動度20，000cm2／Ｖ・Ｓ以上の薄膜が得られる
AIo／ASbの範囲は1.28〜1.52と0.24の幅しか持つ
ていなかつた（第３図参照）。本発明者らはInSb
系複合結晶薄膜の工業的生産性を向上させるため
には、有用性に特に優れた20，000cm2／Ｖ・Ｓ以
上の薄膜の得られるAIo／ASbの範囲を広くするこ
とが肝要であると考え、鋭意検討を行なつた結
果、本発明をなすに至つた。 すなわち本発明は、蒸着初期の基板温度を、式 １／Ｔ＝9.98×10-4−5.66×10-5logP 〔ここに、Ｔは極限の基板温度（絶対温度）、Ｐ
は蒸着中の真空度（Torr）である〕 で与えられる極限の基板温度よりも低い温度に設
定し、初期を除く蒸着時間帯の少なくとも１部分
で５℃／min〜50℃／minから選ばれた基板温度
上昇速度の領域を有する階段的基板温度上昇法を
用いてインジウムとアンチモンとを、基板上での
アンチモン対インジウムの到達速度比が、1.05〜
1.70となる条件下で蒸着させることを特徴とす
る、InSb系複合結晶薄膜の製造法を提供するも
のである。 本発明を用いて蒸着を行つた結果、有用性に優
れた移動度10，000cm2／Ｖ・Ｓ以上の薄膜が得ら
れるAIo／ASbの範囲は、1.05〜1.70となつた（第
２図参照）。そして有用性に特に優れた移動度20，
000cm2／Ｖ・Ｓ以上の薄膜が得られるAIo／ASbの
範囲は、1.13〜1.62となり、0.49の幅を持つてい
た（第２図参照）。該幅は、先に提案した方法に
よる幅（0.24）の実に２倍以上の広いものであ
る。 本発明にいう階段的基板温度上昇法とは、基板
温度の上昇パターンが階段状であり、上昇速度が
大である時間領域と、小である領域が交互に設け
られているものである（第１図参照）。少なくと
も１部分に設けられる５℃／min〜50℃／minか
ら選ばれた上昇速度の領域は、前記の上昇速度が
大である時間領域に相当する。前記の上昇速度が
小である時間領域では、上昇速度は５℃／minよ
り小さく選ばれるが、階段状パターンを際立たせ
る上では０℃／min〜３℃／minから選ぶのが良
い。また制御の都合上、階段状パターンの角の部
分は、滑らかな曲線になつていてもよい（第１図
破線部参照）。 初期を除く蒸着時間帯中に少なくとも１部分で
設けられる領域における基板温度の上昇速度は５
℃／min〜50℃／minから選ばれた上昇速度であ
る。該上昇速度が50℃／minより小さいと、前記
のAIo／ASbの幅が小さくなつてしまうし、50℃／
minより大きいと膜がぼろぼろになつたり、くす
んだりする。基板温度の制御の難易を考慮する
と、前記上昇速度は５℃／min〜30℃／minから
選ばれた上昇速度である方がより好ましい。 前記領域の時間は、蒸着時間帯における最初と
最後の基板温度の差、蒸着時間、並びに設ける回
数により異なるが、10秒〜30分が好ましい。10秒
より短かいと基板温度の制御が困難であるし、30
分より長いと工業的生産性が低下する。 前記領域を設ける回数は１回以上であればよく
５回でも10回でもよいが、領域の時間、蒸着時間
帯における最初と最後の基板温度の差、並びに蒸
着時間と密接に関連している。しかし作業の繁雑
さを嫌うならば少ない方が好ましい。 また本発明は先に提案したInSb系混合結晶の
製造方法（特願昭56−72464）と組み合わせるこ
とにより、有用性に極めて優れた移動度25，000
cm2／Ｖ・Ｓ以上の薄膜を工業的生産性良く製造す
る方法を提供する。すなわち、先に提案した方法
ではN2の存在下で蒸着を行なうことによつて、
25，000cm2／Ｖ・Ｓ以上の移動度を有する薄膜の
製造が可能となつたが、これに本発明を組み合わ
せるならば、移動度25，000cm2／Ｖ・Ｓ以上の薄
膜が得られるAIo／ASbの幅が広くなるために、有
用性に極めて優れた薄膜を工業的生産性良く製造
することができるわけである。 以下に実施例を用いて本発明を更に詳細に説明
する。 実施例 １ ６枚のウエーハーが同心円上に設置でき、回転
する基板ホルダーを有する真空蒸着装置を使用し
て蒸着を行なつた。基板温度はウエーハー上10mm
の所に設けられたPt−Rdサーモカツプルで検知
され、また別のサーモカツプルを制御用に設け
た。 基板としては雲母を用いた。原料In，Sbは共
にフルウチ化学社製６−Ｎのものを用いた。 蒸着に当つては、最初に真空度を２×
10-6Torrにし、基板温度を380℃に設定した。次
に基板温度を480℃まで上昇させながら40分間蒸
着を行ない、膜厚が1.0μｍ程度になるようにし
た。40分の蒸着時間のうち、蒸着開始後12分〜18
分の基板板温度の上昇速度を10℃／minとし、上
記以外の時間は、１〜２℃／minとした。 この条件下で、AIo／ASbを1.00〜1.75の範囲と
して、28回の蒸着を行ないできた膜を第１図のよ
うにパターニングして移動度を測定した。そし
て、横軸にAIo／ASbをとり、縦軸に移動度μｍを
とつて第２図を得た。その結果、移動度が10，
000cm2／Ｖ・Ｓ以上となり、有用なInSb系混合結
晶薄膜のできるAIo／ASbの範囲は1.05〜1.70であ
つた。更に移動度が20，000cm2／Ｖ・Ｓ以上とな
り、特に有用な薄膜のできるAIo／ASbの範囲は、
1.13〜1.62で0.49の幅をもつていた。 比較例 １ 基板温度の上昇速度を蒸着時間の全域にわたつ
て２〜３℃／minと設定する以外は、実施例１と
同様に蒸着を行つた。18回の蒸着の結果第３図を
得たが、移動度が20，000cm2／Ｖ・Ｓ以上となる
AIo／ASbの範囲は、1.28〜1.52であつた。 実施例 ２〜５ 装置、基板、原料については、実施例１と同様
のものを用いた。蒸着時間は30分で基板温度を
400℃からスタートして最終温度を480℃にした。
そしてその間の基板温度上昇速度を蒸着開始後０
分〜10分、12〜20分、22分〜30分は１〜２℃／
min、10分〜12分は12〜14℃／min、20分〜22分
は６〜７℃／minとした。この条件下でAIo／ASb
を1.07、1.25、１・38、1.56として膜厚が1μｍ程
度になるように蒸着を行つた膜の移動度を測定し
た。その結果を第１表に示す。
するものである。更に詳しくいえば、InSb化合
物結晶とIn単体結晶とからなり、向上した電気特
性を有するInSb系混合結晶薄膜の製造方法に関
するものである。 一般にInSbの薄膜は、InSbの移動度が常温で
78，000cm2／Vsと大きいために、ホール素子や磁
気抵抗素子の素材として優れていることが知られ
ている。そして最近のダイレクトドライブモータ
ー用の位置検出素子としてのホール素子や、無接
点ポテンシヨメーターとしての磁気抵抗素子等の
発展にはめざましいものがある。 本発明者らは先に、ホール素子や磁気抵抗素子
等の素材として大変優れた、新規なInSb複合結
晶半導体、及びその製造方法を提案した。（特願
昭56−46962，56−50294，56−58724等） 本発明はこれらのInSb複合結晶半導体の製造
法を更に改善したものであり、特に基板温度の上
昇速度に制限を加えることにより、前記製造法の
工業的生産性を一段と向上させる方法に関するも
のである。 従来InSbは−族化合物半導体としてよく
知られた物質であり、ホール素子や磁気抵抗素子
として利用するには、インジウム元素（In）のア
ンチモン元素（Sb）に対する原子比が1.00の結晶
であることが必要不可欠の条件であり、かかる条
件の場合にその特性が高度に発揮されると考えら
れてきたため、かかる考えに立脚して多くの研究
がなされてきた。 しかし、本発明者らは、先にInとSbの原子比
が厳密に１対１に制御された場合のみ優れた薄膜
が得られるのではなく、Inが過剰の場合にも、特
にInのSbに対する原子比が1.1〜1.7の範囲にある
ならば結晶性に優れ、しかも高い移動度を示す複
合結晶が得られるという従来の技術概念からは到
底予測し得ない新事実を見出した。 かかる新しい知見に基く優れたInSb系複合結
晶薄膜は、InとSbとをSb対Inの到達速度比（ア
ライバル・レート・レーシヨ以下AIo／ASbと略記
する）が1.10〜1.70の条件下で基板上に蒸着する
ことによつて製造することができ、更に蒸着初期
の基板温度を、式 １／Ｔ＝9.98×10-4−5.66×10-5logP 〔ここに、Ｔは極限の基板温度（絶対温度）Ｐは
蒸着中の真空度（Torr）である〕 で与えられる極限の基板温度よりも低い温度に設
定することにより、電気特性を向上させることが
できる。 しかし先の方法によつて、有用性に特に優れた
移動度20，000cm2／Ｖ・Ｓ以上の薄膜が得られる
AIo／ASbの範囲は1.28〜1.52と0.24の幅しか持つ
ていなかつた（第３図参照）。本発明者らはInSb
系複合結晶薄膜の工業的生産性を向上させるため
には、有用性に特に優れた20，000cm2／Ｖ・Ｓ以
上の薄膜の得られるAIo／ASbの範囲を広くするこ
とが肝要であると考え、鋭意検討を行なつた結
果、本発明をなすに至つた。 すなわち本発明は、蒸着初期の基板温度を、式 １／Ｔ＝9.98×10-4−5.66×10-5logP 〔ここに、Ｔは極限の基板温度（絶対温度）、Ｐ
は蒸着中の真空度（Torr）である〕 で与えられる極限の基板温度よりも低い温度に設
定し、初期を除く蒸着時間帯の少なくとも１部分
で５℃／min〜50℃／minから選ばれた基板温度
上昇速度の領域を有する階段的基板温度上昇法を
用いてインジウムとアンチモンとを、基板上での
アンチモン対インジウムの到達速度比が、1.05〜
1.70となる条件下で蒸着させることを特徴とす
る、InSb系複合結晶薄膜の製造法を提供するも
のである。 本発明を用いて蒸着を行つた結果、有用性に優
れた移動度10，000cm2／Ｖ・Ｓ以上の薄膜が得ら
れるAIo／ASbの範囲は、1.05〜1.70となつた（第
２図参照）。そして有用性に特に優れた移動度20，
000cm2／Ｖ・Ｓ以上の薄膜が得られるAIo／ASbの
範囲は、1.13〜1.62となり、0.49の幅を持つてい
た（第２図参照）。該幅は、先に提案した方法に
よる幅（0.24）の実に２倍以上の広いものであ
る。 本発明にいう階段的基板温度上昇法とは、基板
温度の上昇パターンが階段状であり、上昇速度が
大である時間領域と、小である領域が交互に設け
られているものである（第１図参照）。少なくと
も１部分に設けられる５℃／min〜50℃／minか
ら選ばれた上昇速度の領域は、前記の上昇速度が
大である時間領域に相当する。前記の上昇速度が
小である時間領域では、上昇速度は５℃／minよ
り小さく選ばれるが、階段状パターンを際立たせ
る上では０℃／min〜３℃／minから選ぶのが良
い。また制御の都合上、階段状パターンの角の部
分は、滑らかな曲線になつていてもよい（第１図
破線部参照）。 初期を除く蒸着時間帯中に少なくとも１部分で
設けられる領域における基板温度の上昇速度は５
℃／min〜50℃／minから選ばれた上昇速度であ
る。該上昇速度が50℃／minより小さいと、前記
のAIo／ASbの幅が小さくなつてしまうし、50℃／
minより大きいと膜がぼろぼろになつたり、くす
んだりする。基板温度の制御の難易を考慮する
と、前記上昇速度は５℃／min〜30℃／minから
選ばれた上昇速度である方がより好ましい。 前記領域の時間は、蒸着時間帯における最初と
最後の基板温度の差、蒸着時間、並びに設ける回
数により異なるが、10秒〜30分が好ましい。10秒
より短かいと基板温度の制御が困難であるし、30
分より長いと工業的生産性が低下する。 前記領域を設ける回数は１回以上であればよく
５回でも10回でもよいが、領域の時間、蒸着時間
帯における最初と最後の基板温度の差、並びに蒸
着時間と密接に関連している。しかし作業の繁雑
さを嫌うならば少ない方が好ましい。 また本発明は先に提案したInSb系混合結晶の
製造方法（特願昭56−72464）と組み合わせるこ
とにより、有用性に極めて優れた移動度25，000
cm2／Ｖ・Ｓ以上の薄膜を工業的生産性良く製造す
る方法を提供する。すなわち、先に提案した方法
ではN2の存在下で蒸着を行なうことによつて、
25，000cm2／Ｖ・Ｓ以上の移動度を有する薄膜の
製造が可能となつたが、これに本発明を組み合わ
せるならば、移動度25，000cm2／Ｖ・Ｓ以上の薄
膜が得られるAIo／ASbの幅が広くなるために、有
用性に極めて優れた薄膜を工業的生産性良く製造
することができるわけである。 以下に実施例を用いて本発明を更に詳細に説明
する。 実施例 １ ６枚のウエーハーが同心円上に設置でき、回転
する基板ホルダーを有する真空蒸着装置を使用し
て蒸着を行なつた。基板温度はウエーハー上10mm
の所に設けられたPt−Rdサーモカツプルで検知
され、また別のサーモカツプルを制御用に設け
た。 基板としては雲母を用いた。原料In，Sbは共
にフルウチ化学社製６−Ｎのものを用いた。 蒸着に当つては、最初に真空度を２×
10-6Torrにし、基板温度を380℃に設定した。次
に基板温度を480℃まで上昇させながら40分間蒸
着を行ない、膜厚が1.0μｍ程度になるようにし
た。40分の蒸着時間のうち、蒸着開始後12分〜18
分の基板板温度の上昇速度を10℃／minとし、上
記以外の時間は、１〜２℃／minとした。 この条件下で、AIo／ASbを1.00〜1.75の範囲と
して、28回の蒸着を行ないできた膜を第１図のよ
うにパターニングして移動度を測定した。そし
て、横軸にAIo／ASbをとり、縦軸に移動度μｍを
とつて第２図を得た。その結果、移動度が10，
000cm2／Ｖ・Ｓ以上となり、有用なInSb系混合結
晶薄膜のできるAIo／ASbの範囲は1.05〜1.70であ
つた。更に移動度が20，000cm2／Ｖ・Ｓ以上とな
り、特に有用な薄膜のできるAIo／ASbの範囲は、
1.13〜1.62で0.49の幅をもつていた。 比較例 １ 基板温度の上昇速度を蒸着時間の全域にわたつ
て２〜３℃／minと設定する以外は、実施例１と
同様に蒸着を行つた。18回の蒸着の結果第３図を
得たが、移動度が20，000cm2／Ｖ・Ｓ以上となる
AIo／ASbの範囲は、1.28〜1.52であつた。 実施例 ２〜５ 装置、基板、原料については、実施例１と同様
のものを用いた。蒸着時間は30分で基板温度を
400℃からスタートして最終温度を480℃にした。
そしてその間の基板温度上昇速度を蒸着開始後０
分〜10分、12〜20分、22分〜30分は１〜２℃／
min、10分〜12分は12〜14℃／min、20分〜22分
は６〜７℃／minとした。この条件下でAIo／ASb
を1.07、1.25、１・38、1.56として膜厚が1μｍ程
度になるように蒸着を行つた膜の移動度を測定し
た。その結果を第１表に示す。
【表】
実施例 ６〜８
装置、基板、原料については実施例１と同様と
した。まず真空度を１×10-6Torrにし基板温度
を400℃に設定し、次いでニードルバルブにより
窒素を導入して真空度を７×10-5Torrとし、ニ
ードルバルブをそのまま固定した。次にInとSb
を蒸発させながら基板温度上昇速度を実施例２〜
５と同様にして500℃まで上昇させ、30分間で膜
厚が1μｍ程度になるように蒸着した。この条件
下でAIo／ASbを1.20、1.41、1.53として得られた
膜の移動度を測定した。その結果を第２表に示
す。
した。まず真空度を１×10-6Torrにし基板温度
を400℃に設定し、次いでニードルバルブにより
窒素を導入して真空度を７×10-5Torrとし、ニ
ードルバルブをそのまま固定した。次にInとSb
を蒸発させながら基板温度上昇速度を実施例２〜
５と同様にして500℃まで上昇させ、30分間で膜
厚が1μｍ程度になるように蒸着した。この条件
下でAIo／ASbを1.20、1.41、1.53として得られた
膜の移動度を測定した。その結果を第２表に示
す。
【表】
比較例 ２〜５
基板温度上昇速度を30分の蒸着時間の全域にわ
たつて３〜４℃／minとする以外は実施例５〜７
と同様の条件下で、AIo／ASbを0.95、1.18、1.33、
1.60として得られた膜の移動度を測定した結果を
第３表に示す。
たつて３〜４℃／minとする以外は実施例５〜７
と同様の条件下で、AIo／ASbを0.95、1.18、1.33、
1.60として得られた膜の移動度を測定した結果を
第３表に示す。
【表】
実施例 ９〜11
装置、基板、原料については、実施例１と同様
のものを用いた。まず真空度を２×10-6Torrに
し、基板温度を380℃に設定した上で、ニードル
バルブにより窒素を導入して真空度を５×
10-5Torrとし、ニードルバルブをそのまま固定
した。次にInとSbを蒸発させながら階段的基板
温度上昇法を用いて、20分間で膜厚が1.5μｍ程度
になるように蒸着した。この際、基板温度上昇速
度は蒸着開始後０分〜８分及び11分〜20分は０
℃／min〜２℃／minとし、８分〜11分は30℃／
min〜40℃／minとして最終温度500℃まで基板
温度を上昇させた。この条件下でAIo／ASbを
1.15、1.37、1.52として得られた膜の移動度を測
定した。その結果を第４表に示す。
のものを用いた。まず真空度を２×10-6Torrに
し、基板温度を380℃に設定した上で、ニードル
バルブにより窒素を導入して真空度を５×
10-5Torrとし、ニードルバルブをそのまま固定
した。次にInとSbを蒸発させながら階段的基板
温度上昇法を用いて、20分間で膜厚が1.5μｍ程度
になるように蒸着した。この際、基板温度上昇速
度は蒸着開始後０分〜８分及び11分〜20分は０
℃／min〜２℃／minとし、８分〜11分は30℃／
min〜40℃／minとして最終温度500℃まで基板
温度を上昇させた。この条件下でAIo／ASbを
1.15、1.37、1.52として得られた膜の移動度を測
定した。その結果を第４表に示す。
第１図は階段的基板温度上昇法における基板温
度の変化を示すグラフ、第２図は本発明実施例の
AIo／ASbと移動度との関係を示すグラフ、第３図
は比較例のAIo／ASbと移動度との関係を示すグラ
フである。
度の変化を示すグラフ、第２図は本発明実施例の
AIo／ASbと移動度との関係を示すグラフ、第３図
は比較例のAIo／ASbと移動度との関係を示すグラ
フである。
Claims (1)
- 【特許請求の範囲】 １ 蒸着初期の基板温度を、式 １／Ｔ＝9.98×10-4−5.66×10-5logP 〔ここに、Ｔは極限の基板温度（絶対温度）、
Ｐは蒸着中の真空度（Torr）である〕 で与えられる極限の基板温度よりも低い温度に設
定し、初期を除く蒸着時間帯の少なくとも１部分
で５℃／min〜50℃／minから選ばれた基板温度
上昇速度の領域を有する階段的基板温度上昇法を
用いて、インジウムとアンチモンとを、基板上で
のアンチモン対インジウムの到達速度比が、1.05
〜1.70となる条件下で蒸着させることを特徴とす
る、インジウム−アンチモン系複合結晶薄膜の製
造法。 ２ 初期を除く蒸着時間帯の少なくとも１部分
で、５℃／min〜30℃／minから選ばれた基板温
度上昇速度の領域を有する階段的基板温度上昇法
を用いる特許請求の範囲第１項記載の方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56177394A JPS5878418A (ja) | 1981-11-05 | 1981-11-05 | インジウム−アンチモン系複合結晶薄膜の製造法 |
| US06/361,939 US4468415A (en) | 1981-03-30 | 1982-03-25 | Indium-antimony complex crystal semiconductor and process for production thereof |
| AT82102605T ATE20629T1 (de) | 1981-03-30 | 1982-03-27 | Indium-antimon-halbleiter mit komplexer kristalliner struktur und verfahren zu seiner herstellung. |
| EP82102605A EP0062818B2 (en) | 1981-03-30 | 1982-03-27 | Process of producing a hall element or magnetoresistive element comprising an indium-antimony complex crystal semiconductor |
| DE8282102605T DE3271874D1 (en) | 1981-03-30 | 1982-03-27 | Indium-antimony complex crystal semiconductor and process for production thereof |
| KR8201347A KR860000161B1 (ko) | 1981-03-30 | 1982-03-29 | 인듐 안티몬계 복합 결정반도체 및 그 제조방법 |
| US06/620,645 US4539178A (en) | 1981-03-30 | 1984-06-14 | Indium-antimony complex crystal semiconductor and process for production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56177394A JPS5878418A (ja) | 1981-11-05 | 1981-11-05 | インジウム−アンチモン系複合結晶薄膜の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5878418A JPS5878418A (ja) | 1983-05-12 |
| JPH0247849B2 true JPH0247849B2 (ja) | 1990-10-23 |
Family
ID=16030160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56177394A Granted JPS5878418A (ja) | 1981-03-30 | 1981-11-05 | インジウム−アンチモン系複合結晶薄膜の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7567078B2 (en) | 2004-12-28 | 2009-07-28 | Asahi Kasei Emd Corporation | Magnetic rotation-angle sensor and angle-information processing device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2818318B2 (ja) * | 1991-04-23 | 1998-10-30 | 松下電工株式会社 | セラミック回路板における導体膜の形成方法 |
| JP2761118B2 (ja) * | 1991-04-23 | 1998-06-04 | 松下電工株式会社 | セラミック回路板における導体膜の形成方法 |
| JP4903982B2 (ja) * | 2003-12-04 | 2012-03-28 | 重弥 成塚 | 半導体素子及びその製造方法 |
-
1981
- 1981-11-05 JP JP56177394A patent/JPS5878418A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7567078B2 (en) | 2004-12-28 | 2009-07-28 | Asahi Kasei Emd Corporation | Magnetic rotation-angle sensor and angle-information processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5878418A (ja) | 1983-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6270568B1 (en) | Method for fabricating a semiconductor structure with reduced leakage current density | |
| JP2001223215A (ja) | シリコンとの結晶性アルカリ土類金属窒化／酸化シリコン・インタフェースを有する半導体構造 | |
| KR20030029114A (ko) | 마이크로 전자공학 압전 구조체 | |
| US20160190429A1 (en) | Piezoelectric film and piezoelectric ceramics | |
| JPH0247849B2 (ja) | ||
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPH08165188A (ja) | 複合基板及びそれを用いた単結晶基板の製造方法 | |
| JPS5856249B2 (ja) | プラズマ反応による薄膜の製造方法 | |
| US6998661B2 (en) | Integrated circuit structure including electrodes with PGO ferroelectric thin film thereon | |
| US3480484A (en) | Method for preparing high mobility indium antimonide thin films | |
| JPS6355198A (ja) | 誘電体薄膜デバイス用基板 | |
| JPH02311398A (ja) | 酸化物超電導膜の製造方法 | |
| JPH0425718B2 (ja) | ||
| JPS589796B2 (ja) | 分子線結晶成長方法 | |
| Moret et al. | MOCVD growth and characterization of PbTiO3 thin films on Pt/Ti/SiO2/Si substrates | |
| JPS589795B2 (ja) | 分子線結晶成長方法 | |
| JP2737974B2 (ja) | インジウムアンチモン膜の製造方法 | |
| JP3688802B2 (ja) | Ｓｏｉ構造体の製造方法 | |
| JP3195827B2 (ja) | 基板上に強誘電体チタン酸ビスマス層を製造する方法 | |
| JPH0247850B2 (ja) | ||
| JPH0359570B2 (ja) | ||
| JP2730124B2 (ja) | インジウムアンチモン膜の製造方法 | |
| JPH0264098A (ja) | Ｓｉ薄膜の成長方法 | |
| Mendes et al. | Structural and electrical properties of strontium barium niobate thin films crystallized by conventional furnace and rapid-thermal annealing process | |
| Lam et al. | InSb thin films prepared by a multilayer vacuum deposition method |