JPH0318756B2 - - Google Patents
Info
- Publication number
- JPH0318756B2 JPH0318756B2 JP58231975A JP23197583A JPH0318756B2 JP H0318756 B2 JPH0318756 B2 JP H0318756B2 JP 58231975 A JP58231975 A JP 58231975A JP 23197583 A JP23197583 A JP 23197583A JP H0318756 B2 JPH0318756 B2 JP H0318756B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- glass
- pitch
- pad portion
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、ICパツケージまたは多層配線基板
の製造方法に関する。
[従来の技術]
従来の技術を第1図とともに説明する。
(1) タングステン、モリブデン粉末等を調製した
ペーストをグリーンシート上に配線印刷する。
(2) これらを積層接着し還元雰囲気中で焼成す
る。
3 ニツケ鍍金を施し、電極パツト部3にピン4
を銀ろうを用いて接合する。なお、1はセラミ
ツク配線基板、2はIC素子を搭載するための
載置部、Pはパツド部3のピツチ寸法である。
[発明が解決しようとする課題]
従来の技術はつぎのような欠点がある。
上記(2)の工程において、積層物は10%〜20%の
焼成収縮を起こす。その収縮率は使用するセラミ
ツク原料、グリーンシートの成形条件、配線印刷
や積層の加工条件、更には焼成条件に影響を受
け、常に一定の収縮率にコントロールすることは
非常に困難である。このためピツチ寸法Pは不均
一である。
一方、この配線基板1に接合するピン4の配列
ピツチは2.54mm(100mil)あるいは1.27mm
(50mil)等定まつ寸法である。
従つて、ピン4の配列ピツチとパツド部3の配
列とに差が生じ、銀ろうによりピン4をパツド部
3に接合しようとすると、ピン4は電極パツド部
3の中心からずれたり、電極パツド部3から食み
出したりする(配線基板が大きい程顕著)。
このため、往々にして、ピン4と隣接するパツ
ド部3とがシヨートしたり、ピン4とパツド部3
との接合強度の低下を起こしたりする。
本発明の目的は、同一並設ピツチを有する外部
電極をパツド部の中心に接合できるようにするこ
とにより、外部電極と隣接するパツド部とのシヨ
ートを招かず、外部電極とパツド部との均一な接
合強度が得られる配線基板の製造方法の提供にあ
る。
[課題を解決するための手段]
上記目的達成のため、本発明は、セラミツクグ
リーンシートの外面にタングステンまたはモリブ
デン粉末を調製したペーストを一定間隔で印刷
し、このグリーンシートを焼成して、同一並設ピ
ツチを有する外部電極の先端面より大面積であ
り、内部配線と電気導通を図つた電極取り出し用
パツド部を形成し、前記並設ピツチで、かつ前記
先端面より大きい面積でもつて前記パツド部が露
出するように、前記焼成温度より低い軟化点を有
するガラスペーストを塗布し、還元雰囲気中、前
記焼成温度より低い温度で前記ガラスペーストを
焼付けて電気絶縁性のガラス被覆を形成した構成
を採用した。
[作用および発明の効果]
本発明はつぎの作用および効果を奏する。
外部電極の並設ピツチと同じ寸法で、かつ外部
電極の先端面より大きい面積でもつてパツド部が
露出するように、ガラスペーストを塗布してい
る。このガラスの軟化点は、グリーンシートの焼
成温度より低いから、該焼成温度より低い温度で
焼き付けることが可能である。従つて、一旦焼成
収縮したグリーンシートがガラス焼成時に更に収
縮することはなく、焼付けると、パツド部のピツ
チは外部電極のピツチと同じになり外部電極をパ
ツド部の中心に接合することができる。
よつて、外部電極と隣接するパツド部との絶縁
が確実になり、外部電極と対応するパツド部との
接合強度の均一化が図れる。
[実施例]
本発明の一実施例を第2図に基づき説明する。
第2図において、11はセラミツク配線基板、
12はIC素子の搭載部、13はタングステンま
たはモリブデンの焼成層、14はパツド部、15
はガラス、16はピンである。
ガラス15は、1000℃〜1400℃の還元雰囲気で
焼付け可能なものであり、またニツケル鍍金や金
鍍金を施す工程を経ても何ら影響を受けない組成
であることが要求される。本実施例ではAl2O3−
SiO2−CaO−K2O系であり、焼付けは1400℃で
ある。
つぎに製造方法を述べる。
(1) Al2O392重量%、CaO2重量%、MgO3重量
%、SiO23重量%の混合粉末に対し、エチルセ
ルローズ、ジブチルフタレート、トリクレン、
ノニオンを適量加えて調製した泥漿を既知のド
クターブレード工法にてグリーンシートを成形
する。
(2) このグリーンシートを15.24cm×10.16cm(6
×4inch)寸法に切断したものを3枚作り、そ
れらの規定位置にパンチングにより電気導通を
図る、直径0.254mm(10mil)の細孔を設け、タ
ングステン粉末を調製しペーストをその細孔に
孔埋めする。
(3) 同一のタングステンペーストにてこれらシー
トの規定位置に配線パターンを印刷し、また外
部電極取り出し用パツド部14を従来のパツド
寸法2.1336mmφ±1%(84milφ±1%)を、
2.54mmφ±1%(100milφ±1%)に大きくし
て印刷形成する。なお、各パツドでセンター間
のピツチ寸法は120mil±1%である。
(4) これら3枚を積層接着して250℃にて樹脂抜
後、水素と窒素の混合雰囲気中、1550℃にて焼
成する。焼成品のパツド寸法は2.1082mmφ±1
%(83milφ±1%)で、パツドセンター間の
ピツチ寸法は2.54mmφ±1%(100milφ±1%)
である。
(5) 別にガラス組成として、Al2O313重量%、
SiO275重量%、K2O8重量%、CaO2.8重量%、
Na2O1.2重量%の混合粉末を溶融してフリツト
とし、このガラス軟化点は1100℃であり、これ
を粉末にして溶剤を加え、ペーストを製造す
る。このガラスペーストを前記焼成品のタング
ステンパツドを形成した面上に、パツド寸法
1.778mmφ(70milφ)を残し、各パツドセンタ
ー間ピツチ2.54mm(100milφ)にて、0.0254mm
(1mil)の厚さにガラス印刷を行い、1400℃の
還元雰囲気中に焼き付ける。
この焼付けにより配線基板11は寸法変化を
せず、ガラス印刷で施した所望のピツチ寸法
(2.54mm)、形状寸法(1.778mmφ)を有したタ
ングステンからなるパツド面が形成され、不要
な部分はガラス15で被覆された形状となる。
(6) つぎに、0.00254mm(0.1mil)厚さにニツケ
ル鍍金を施し、一定ピツチ寸法でセツトされて
いる外部取り出しピン16;0.508mm(20mil)に
銀ろう材を用い、850℃中にて接合する。これ
に0.00254mm(0.1mil)の厚さの金鍍金を施し
て完成する。
本実施例における作用効果を述べる。
(1) パツド部14のセンター位置にピン16が接
合でき、接合強度の均一化が図れる。
(2) パツド間が確実に絶縁されたシヨートするこ
とが皆無となり、安定品質となる。
(3) ガラスはAl2O3−SiO2−CaO−K2O系であ
り、熱膨張率は6.0×10-6/℃である。なおセ
ラミツクは5.9×10-6/℃である。このため、
充分な耐急熱急冷性、耐久性、耐薬品性が得ら
れる。
(4) 一般形状品は勿論のこと、セラミツク配線基
板1が大型になる程、その効果を発揮し、信頼
性に優れた安定品質ものを製造できる。
つぎに、上記(5)の工程を省いた比較品と、発明
品との接合強度測定結果を第1表とともに述べ
る。なお、試料は各5個ずつ製造し、ピンの接合
強度はオートグラフ(島津製作所製)で測定し
た。
発明品のピン16の接合強度は、8.5Kg以上の
略一定した強度を示した。また、温度150℃から
15℃のエアー吹付けの反復10回の急熱急冷試験
で、セラミツクとガラスとの剥離およびガラスの
クラツクの発生は殆ど見られなかつた。
【表】DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing an IC package or a multilayer wiring board. [Prior Art] A conventional technology will be explained with reference to FIG. (1) Print wiring on a green sheet using a paste prepared from tungsten, molybdenum powder, etc. (2) These are laminated and bonded and fired in a reducing atmosphere. 3 Nickel plating is applied and the pin 4 is attached to the electrode part 3.
are joined using silver solder. In addition, 1 is a ceramic wiring board, 2 is a mounting part for mounting an IC element, and P is the pitch dimension of the pad part 3. [Problems to be Solved by the Invention] The conventional technology has the following drawbacks. In the step (2) above, the laminate undergoes firing shrinkage of 10% to 20%. The shrinkage rate is affected by the ceramic raw material used, green sheet molding conditions, wiring printing and lamination processing conditions, and firing conditions, and it is extremely difficult to always control the shrinkage rate to a constant level. Therefore, the pitch dimension P is non-uniform. On the other hand, the arrangement pitch of pins 4 to be connected to this wiring board 1 is 2.54 mm (100 mil) or 1.27 mm.
(50mil) is a constant eyelet size. Therefore, there is a difference between the arrangement pitch of the pins 4 and the arrangement of the pad part 3, and when trying to join the pins 4 to the pad part 3 with silver solder, the pins 4 may be deviated from the center of the electrode pad part 3 or It protrudes from part 3 (the larger the wiring board is, the more noticeable it is). For this reason, the pin 4 and the adjacent pad portion 3 often shoot, or the pin 4 and the pad portion 3
This may cause a decrease in the bonding strength. An object of the present invention is to enable external electrodes having the same pitch to be bonded to the center of the pad portion, thereby preventing shortening between the external electrode and the adjacent pad portion, and ensuring uniform bonding between the external electrode and the pad portion. An object of the present invention is to provide a method for manufacturing a wiring board that provides a high bonding strength. [Means for Solving the Problems] In order to achieve the above object, the present invention prints a paste prepared from tungsten or molybdenum powder on the outer surface of a ceramic green sheet at regular intervals, and then bakes the green sheet to form a ceramic green sheet of the same size. A pad portion for taking out the electrode is formed which has a larger area than the tip surface of the external electrode having a mounting pitch and is electrically conductive with the internal wiring, and has a larger area than the tip surface of the external electrode at the parallel pitch. A structure is adopted in which a glass paste having a softening point lower than the firing temperature is applied so that the glass paste is exposed, and the glass paste is baked at a temperature lower than the firing temperature in a reducing atmosphere to form an electrically insulating glass coating. did. [Actions and Effects of the Invention] The present invention has the following actions and effects. The glass paste is applied so that the pad portion has the same dimensions as the pitch between the external electrodes and is larger than the tip surface of the external electrodes, but is exposed. Since the softening point of this glass is lower than the firing temperature of the green sheet, it is possible to bake at a temperature lower than the firing temperature. Therefore, the green sheet that has already shrunk during firing will not shrink further during glass firing, and once fired, the pitch of the pad portion will be the same as the pitch of the external electrode, allowing the external electrode to be bonded to the center of the pad portion. . Therefore, the insulation between the external electrode and the adjacent pad portion is ensured, and the bonding strength between the external electrode and the corresponding pad portion can be made uniform. [Example] An example of the present invention will be described based on FIG. 2. In FIG. 2, 11 is a ceramic wiring board;
12 is an IC element mounting part, 13 is a fired layer of tungsten or molybdenum, 14 is a pad part, 15
is glass, and 16 is a pin. The glass 15 is required to be able to be baked in a reducing atmosphere at 1000° C. to 1400° C., and to have a composition that will not be affected by nickel plating or gold plating. In this example, Al 2 O 3 −
It is SiO 2 −CaO−K 2 O system and baked at 1400°C. Next, the manufacturing method will be described. (1) Ethyl cellulose, dibutyl phthalate , trichlene,
The slurry prepared by adding an appropriate amount of nonion is formed into a green sheet using the known doctor blade method. (2) Spread this green sheet 15.24cm x 10.16cm (6
x 4 inch), and punched them at specified positions to create pores with a diameter of 0.254 mm (10 mil), then prepared tungsten powder and filled the pores with paste. do. (3) Using the same tungsten paste, print the wiring pattern at the specified positions on these sheets, and make the pad part 14 for taking out the external electrode with the conventional pad size of 2.1336mmφ±1% (84milφ±1%).
The size is increased to 2.54mmφ±1% (100milφ±1%) and printed. The pitch between the centers of each pad is 120mil±1%. (4) These three sheets are laminated and bonded, the resin is removed at 250°C, and then fired at 1550°C in a mixed atmosphere of hydrogen and nitrogen. The pad size of fired product is 2.1082mmφ±1
% (83milφ±1%), pitch dimension between pad centers is 2.54mmφ±1% (100milφ±1%)
It is. (5) Separately, the glass composition includes 13% by weight of Al 2 O 3 ;
SiO 2 75% by weight, K 2 O 8% by weight, CaO2.8% by weight,
A mixed powder containing 1.2% by weight of Na 2 O is melted to form a frit, which has a glass softening point of 1100°C, and a paste is produced by turning this into powder and adding a solvent. Apply this glass paste on the surface of the fired product on which the tungsten pad was formed, and
Leaving 1.778mmφ (70milφ), the pitch between each pad center is 2.54mm (100milφ), 0.0254mm
(1mil) thickness and baked in a reducing atmosphere at 1400℃. As a result of this baking, the wiring board 11 does not change in size, and a pad surface made of tungsten with the desired pitch (2.54 mm) and shape (1.778 mmφ) printed on glass is formed, and unnecessary parts are covered with glass. The shape is covered with 15. (6) Next, the external take-out pins 16 are plated with nickel to a thickness of 0.00254 mm (0.1 mil) and set at a constant pitch; silver brazing material is used for 0.508 mm (20 mil), and the pins are heated at 850°C. Join. This is completed by applying gold plating to a thickness of 0.00254 mm (0.1 mil). The effects of this example will be described. (1) The pin 16 can be bonded to the center position of the pad portion 14, and the bonding strength can be made uniform. (2) The pads are reliably insulated and there is no need to shoot, resulting in stable quality. (3) The glass is Al2O3 - SiO2 - CaO - K2O and has a coefficient of thermal expansion of 6.0× 10-6 /°C. Note that the temperature of ceramic is 5.9×10 -6 /°C. For this reason,
Provides sufficient rapid heating and cooling resistance, durability, and chemical resistance. (4) The larger the ceramic wiring board 1 becomes, as well as general-shaped products, the more effective it becomes, and the more reliable and stable quality products can be manufactured. Next, the results of measuring the bonding strength between a comparison product in which the step (5) above was omitted and the invention product will be described along with Table 1. Note that five samples were manufactured for each, and the bonding strength of the pins was measured using an Autograph (manufactured by Shimadzu Corporation). The bonding strength of the invented pin 16 was approximately constant at 8.5 kg or more. Also, the temperature starts from 150℃.
In a rapid heating and cooling test of 10 repetitions of air blowing at 15°C, there was almost no peeling between the ceramic and glass and no cracks in the glass. 【table】
第1図は従来の配線基板でありピンを接合した
ところを示し、Aはその要部断面図、Bはその一
部下面図である。第2図は本発明の一実施例にお
ける配線基板であり、ピンを接合したところを示
し、Aはその要部断面図、Bはその一部下面図で
ある。
図中、11……配線基板、14……パツド部(電
極取り出し用パツド部)、15……ガラス(ガラ
ス被覆)、16……ピン(外部電極)。
FIG. 1 shows a conventional wiring board with pins connected thereto, with A being a sectional view of the main part thereof, and B being a partial bottom view thereof. FIG. 2 shows a wiring board according to an embodiment of the present invention, in which pins are bonded, A is a sectional view of the main part thereof, and B is a partial bottom view thereof. In the figure, 11... wiring board, 14... pad part (electrode extraction pad part), 15... glass (glass coating), 16... pin (external electrode).
Claims (1)
テンまたはモリブデン粉末を調製したペーストを
一定間隔で印刷し、 このグリーンシートを焼成して、同一並設ピツ
チを有する外部電極の先端面より大面積であり、
内部配線と電気導通を図つた電極取り出し用パツ
ド部を形成し、 前記並設ピツチで、かつ前記先端面より大きい
面積でもつて前記パツド部が露出するように、前
記焼成温度より低い軟化点を有するガラスペース
トを塗布し、 還元雰囲気中、前記焼成温度より低い温度で前
記ガラスペーストを焼付けて電気絶縁性のガラス
被覆を形成したことを特徴とする配線基板の製造
方法。[Claims] 1. A paste prepared from dungsten or molybdenum powder is printed on the outer surface of a ceramic green sheet at regular intervals, and this green sheet is fired to form a ceramic green sheet with a larger area than the tip surface of an external electrode having the same pitch. and
forming a pad portion for taking out an electrode that is electrically conductive with internal wiring, and having a softening point lower than the firing temperature so that the pad portion is exposed at the juxtaposed pitch and in an area larger than the tip surface; A method for manufacturing a wiring board, comprising: applying a glass paste; and baking the glass paste at a temperature lower than the baking temperature in a reducing atmosphere to form an electrically insulating glass coating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23197583A JPS60123088A (en) | 1983-12-07 | 1983-12-07 | Method of producing circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23197583A JPS60123088A (en) | 1983-12-07 | 1983-12-07 | Method of producing circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60123088A JPS60123088A (en) | 1985-07-01 |
| JPH0318756B2 true JPH0318756B2 (en) | 1991-03-13 |
Family
ID=16931978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23197583A Granted JPS60123088A (en) | 1983-12-07 | 1983-12-07 | Method of producing circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60123088A (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131063A (en) * | 1974-04-05 | 1975-10-16 | ||
| JPS51106058A (en) * | 1975-03-14 | 1976-09-20 | Citizen Watch Co Ltd | SERAMITSUKUKIBAN |
| JPS6228794U (en) * | 1985-08-03 | 1987-02-21 |
-
1983
- 1983-12-07 JP JP23197583A patent/JPS60123088A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60123088A (en) | 1985-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0361359B2 (en) | ||
| JPH0318756B2 (en) | ||
| JPH0266916A (en) | Manufacture of laminated ceramic capacitor | |
| JPS63144554A (en) | Manufacture of thick-film hybrid integrated circuit substrate | |
| JP3231370B2 (en) | Manufacturing method of square chip resistor | |
| JP2641530B2 (en) | Manufacturing method of chip-shaped electronic component | |
| JP3111823B2 (en) | Square chip resistor with circuit inspection terminal | |
| JPH08153945A (en) | Ceramic circuit board | |
| JP2842711B2 (en) | Circuit board | |
| JPS6228794Y2 (en) | ||
| JPH0217957B2 (en) | ||
| JPS623522B2 (en) | ||
| JPH0722221B2 (en) | Method for manufacturing ceramic circuit board | |
| JP2931910B2 (en) | Circuit board | |
| JP2718178B2 (en) | Manufacturing method of square plate type thin film chip resistor | |
| JP2515165B2 (en) | Method for manufacturing multilayer wiring board | |
| JPH0316220Y2 (en) | ||
| JPH0484494A (en) | Multilayer circuit board | |
| JP2505197B2 (en) | Method for forming external electrode of multilayer ceramic capacitor | |
| JPH07211509A (en) | Chip resistor and manufacturing method thereof | |
| JP2842710B2 (en) | Circuit board | |
| JPH0380358B2 (en) | ||
| JPH02254791A (en) | Manufacture of multilayer ceramic substrate | |
| JPH04169082A (en) | Cross conductor and its manufacture | |
| JPH0430172B2 (en) |