JPH0375072B2 - - Google Patents
Info
- Publication number
- JPH0375072B2 JPH0375072B2 JP7169585A JP7169585A JPH0375072B2 JP H0375072 B2 JPH0375072 B2 JP H0375072B2 JP 7169585 A JP7169585 A JP 7169585A JP 7169585 A JP7169585 A JP 7169585A JP H0375072 B2 JPH0375072 B2 JP H0375072B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- values
- storage
- signals
- storage location
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランジスタ及びダイオード等の素
子の特性を表示する方法、特に素子特性の変化及
び複数の素子の特性のばらつき等を表示する素子
特性表示方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for displaying the characteristics of elements such as transistors and diodes, and particularly for displaying element characteristics such as changes in element characteristics and variations in characteristics of a plurality of elements. Regarding display method.
カーブ・トレーサはトランジスタ及びダイオー
ド等の素子を測定する測定器であり、素子に関連
した第1及び第2信号、例えばトランジスタのコ
レクタ・エミツタ間電圧信号及びコレクタ電流信
号を表示器にX−Y表示している。従来、このよ
うな測定器で素子特性の単なる経時変化、熱を加
えることによる特性変化、又は複数の素子のばら
つきを測定する場合、各測定結果を数値により記
録して比較するか、各測定の特性曲線自体を写真
撮影等により記録して比較していた。
A curve tracer is a measuring instrument that measures elements such as transistors and diodes, and displays the first and second signals related to the element, such as the collector-emitter voltage signal and collector current signal of the transistor, on an X-Y display. are doing. Conventionally, when measuring simple changes in element characteristics over time, changes in characteristics due to the application of heat, or variations in multiple elements using such measuring instruments, each measurement result was recorded numerically and compared, or the results of each measurement were compared. The characteristic curves themselves were recorded by taking photographs and compared.
上述の如き素子特性の変化を測定する従来方法
では、測定の毎に測定者が記録を行なうと共に、
全測定が終了した後に全記録を総合的に判断しな
ければならず、煩らわしかつた。
In the conventional method of measuring changes in device characteristics as described above, the measurer records each measurement and
After all measurements were completed, all records had to be judged comprehensively, which was troublesome.
本発明の素子特性表示方法は、被測定素子に関
連した第1及び第2信号をデジタル化し、第1回
目におけるデジタル化された第1及び第2信号を
記憶手段の第1領域の各記憶場所に順次記憶し、
第2回目以降の測定毎にデジタル化された第1及
び第2信号を記憶手段の第1領域の各記憶場所に
対応する第2領域の各記憶場所に順次記憶し、第
2回目以降の測定毎に第1領域及び第2領域の対
応記憶場所の記憶内容の内、第1及び第2信号の
選択した一方のみの大小を互いに比較し、この比
較結果に応じて決まる第2領域の記憶場所の記憶
内容を第1領域の対応記憶場所に転送し、第1領
域に記憶された第1及び第2信号に応じたX−Y
表示により被測定素子の特性を表示している。
The device characteristic display method of the present invention digitizes the first and second signals related to the device under test, and stores the first and second digitized signals at respective storage locations in the first area of the storage means. sequentially stored in
The first and second signals digitized for each second and subsequent measurements are sequentially stored in each storage location of the second area corresponding to each storage location of the first area of the storage means, and the second and subsequent measurements are The magnitude of only one of the first and second signals selected from among the stored contents of the corresponding storage locations of the first area and the second area is compared with each other, and the storage location of the second area is determined according to the comparison result. The stored contents of are transferred to the corresponding storage location in the first area, and the
The display shows the characteristics of the device under test.
本発明によれば、第1及び第2信号は対になつ
ているが、第1及び第2信号の内、大きく変化す
る方を選択し、その選択した信号についてのみ大
小比較を行なう。よつて第1領域には、すべての
測定を通じて選択した方の信号が最大のもの及び
最小のもものが記憶されるので、この第1領域の
記憶内容によりX−Y表示を行なえば、被測定信
号の特性の変化が容易に判断できる。また、比較
結果に応じて第2領域の記憶内容を第1領域に転
送する際、選択した信号のみでなく、対となつた
第1及び第2信号を共に転送するので、第1領域
に記憶された内容は、正しい測定値である。
According to the present invention, although the first and second signals are paired, the one that changes more significantly is selected from the first and second signals, and only the selected signal is compared in magnitude. Therefore, in the first area, the maximum and minimum signals of the selected signal through all measurements are stored, so if the X-Y display is performed based on the stored contents of this first area, the measured object will be displayed. Changes in signal characteristics can be easily determined. In addition, when transferring the storage contents of the second area to the first area according to the comparison result, not only the selected signal but also the paired first and second signals are transferred, so they are stored in the first area. The displayed content is the correct measurement value.
第1図は本発明の好適な実施例の流れ図を示す
が、まず第2図を参照して本発明を利用する測定
器、即ちカーブ・トレーサについて説明する。中
央処理装置(CPU)10、リード・オンリ・メ
モリ(ROM)12、ランダム・アクセス・メモ
リ(RAM)14、及びキーボード16をバス
(制御線、データ線及びアドレス線を含む)18
に接続する。CPU10はRAM14を一時記憶装
置とし、ROM12に記憶されたプログラムによ
り種々の制御を行なう。キーボード16は種々の
測定条件を設定したりするための入力装置として
動作する。フローテイング電源20は、バス18
からの情報により設定された振幅の整流正弦波電
圧を測定端子22及び24間に供給するものであ
り、一般にコレクタ・サプライと呼ばれる。バイ
アス供給回路26は、バス18からの情報に応じ
たステツプ信号を測定端子28に供給する。第2
図では、これら測定端子22,24及び28に被
測定素子としてトランジスタ30が接続されてい
る。測定端子24を接地し、接地及びフローテイ
ング電源20間に電流検出抵抗器32を接続す
る。また、端子22及び24間には電圧検出用の
大きな値の抵抗器34及び36を直列接続する。
バイアス供給回路26からの電流(ベース電流)
は、端子28、トランジスタ30のベース・エミ
ツタ接合、端子24及び接地を介して回路26に
流れ、分圧器を構成する低抗器34及び36の値
は大きいので、トランジスタ30のコレクタ電流
のみが抵抗器32を流れる。差動増幅器38は抵
抗器32の両端の電位差、即ち抵抗器32を流れ
る電流に比例した電圧を出力する。
While FIG. 1 shows a flowchart of a preferred embodiment of the invention, reference will first be made to FIG. 2 to describe an instrument, or curve tracer, which utilizes the invention. A central processing unit (CPU) 10, a read-only memory (ROM) 12, a random access memory (RAM) 14, and a keyboard 16 are connected to a bus (including control lines, data lines, and address lines) 18.
Connect to. The CPU 10 uses the RAM 14 as a temporary storage device and performs various controls based on programs stored in the ROM 12. The keyboard 16 operates as an input device for setting various measurement conditions. The floating power supply 20 is connected to the bus 18
It supplies a rectified sine wave voltage with an amplitude set according to information from the measuring terminal 22 and 24 between the measurement terminals 22 and 24, and is generally called a collector supply. Bias supply circuit 26 supplies a step signal to measurement terminal 28 in accordance with information from bus 18 . Second
In the figure, a transistor 30 is connected to these measurement terminals 22, 24, and 28 as an element to be measured. The measurement terminal 24 is grounded, and a current detection resistor 32 is connected between the ground and the floating power supply 20. Also, large value resistors 34 and 36 for voltage detection are connected in series between the terminals 22 and 24.
Current from bias supply circuit 26 (base current)
flows into circuit 26 via terminal 28, the base-emitter junction of transistor 30, terminal 24 and ground, and since the values of resistors 34 and 36 forming the voltage divider are large, only the collector current of transistor 30 is resistive. It flows through the vessel 32. Differential amplifier 38 outputs a voltage proportional to the potential difference across resistor 32, ie, the current flowing through resistor 32.
サンプル・ホールド(S/H)回路40及び4
2は、被測定素子30に関連した第1及び第2信
号、即ち分圧器34−36の出力電圧(コレクタ
電圧)及び差動増幅器38の出力電圧(コレクタ
電流)をタイミング回路44からのストローブ信
号により同時にサンプリングし、ホールド(保
持)する。なお、このタイミング回路44の動作
周波数をバス18からの情報により制御する。電
子スイツチ46は、S/H回路40及び42の出
力を交互に選択し、アナログ・デジタル(A/
D)変換器48に供給する。これら電子スイツチ
46及びA/D変換器48はタイミング回路44
に制御され、S/H回路40及び42の次のサン
プル動作までに、保持されている電圧を交互にデ
ジタル信号に変換する。回路40〜48はA/D
変換手段となる。A/D変換器48の出力信号は
バス18を介してRAM14に記憶され、CPU1
0がROM12のプログラムにより処理を行な
う。表示制御回路50はデジタル・アナログ変換
器等を備えており、CPU10で処理された表示
情報をCRT等の表示器52にX−Y表示する。 Sample and hold (S/H) circuits 40 and 4
2 is a strobe signal from the timing circuit 44 that outputs the first and second signals related to the device under test 30, that is, the output voltage (collector voltage) of the voltage dividers 34-36 and the output voltage (collector current) of the differential amplifier 38. to simultaneously sample and hold. Note that the operating frequency of this timing circuit 44 is controlled by information from the bus 18. An electronic switch 46 alternately selects the outputs of the S/H circuits 40 and 42, and selects between analog and digital (A/D) outputs.
D) feeding converter 48; These electronic switches 46 and A/D converters 48 are connected to the timing circuit 44.
The held voltages are alternately converted into digital signals until the next sampling operation of the S/H circuits 40 and 42. Circuits 40 to 48 are A/D
It becomes a means of conversion. The output signal of the A/D converter 48 is stored in the RAM 14 via the bus 18 and sent to the CPU 1.
0 performs processing according to the program in the ROM 12. The display control circuit 50 includes a digital-to-analog converter and the like, and displays the display information processed by the CPU 10 on a display 52 such as a CRT in an X-Y manner.
次に第1図の流れ図に沿つて、本発明の好適な
実施例を説明する。この実施例では、トランジス
タ30のコレクタ・エミツタ電圧V(CE)及びコ
レクタ電流I(C)の特性が経時変化(又は加熱
変化)により、第3図(ベース電圧は一定)に示
す如く曲線54から曲線56を介して曲線58
に、即ちI(C)方向に変化したと仮定する。ま
た、記憶手段であるRAM14は第4図に示す如
く、処理領域(第1領域)及び取込み領域(第2
領域)を有する。 Next, a preferred embodiment of the present invention will be described along the flowchart of FIG. In this embodiment, the characteristics of the collector-emitter voltage V (CE) and the collector current I (C) of the transistor 30 change over time (or due to heating changes), and change from the curve 54 as shown in FIG. 3 (base voltage is constant). curve 58 via curve 56
, that is, in the I(C) direction. In addition, the RAM 14, which is a storage means, has a processing area (first area) and a capture area (second area), as shown in FIG.
area).
以下の動作は、CPU10がROM12のプログ
ラムに応じて制御する。まずステツプ60におい
て、1回目のデータ、即ち曲線54の点A0〜A9
のV(X軸)及びI(Y軸)の値をRAM14の取
込み領域に記憶する。この場合、10個の点がデジ
タル化され取込まれるが、この点の数は、RAM
14の記憶容量及びフローテイング電源20の出
力周期を考慮して、タイミング回路44により任
意の数に設定できる。しかし、各曲線の測定点の
数は等しいことに留意されたい。点A0のX及び
Y値(XA0,YA0)は取込み領域の記憶場所0
に記憶され、点A1のX及びY値(XA1,YA1)
は取込み領域の記憶場所1に記憶され、以下同様
に順次記憶される。ステツプ62において、取込
み領域の各記憶場所のデータを処理領域の対応記
憶場所に転送する。この例では、取込み領域の記
憶場所0の記憶内容は処理領域のMIN0となり、
記憶場所1の内容はMAX1となり、以下同様に
記憶場所2,3,4,5,6,7,8及び9の内
容は夫々MIN2,MAX3,MIN4,MAX5,
MIN6,MAX7,MIN8及びMAX9となる。な
お、MIN及びMAXは最小値及び最大値を意味
し、この実施例では偶数番号の測定点については
最小値を求め、寄数番号の測定点については最大
値を求める。 The following operations are controlled by the CPU 10 according to the program in the ROM 12. First, in step 60, the first data, that is, the points A0 to A9 of the curve 54 is
The V (X-axis) and I (Y-axis) values of are stored in the capture area of the RAM 14. In this case, 10 points are digitized and captured, but the number of points is
In consideration of the storage capacity of 14 and the output cycle of the floating power supply 20, an arbitrary number can be set by the timing circuit 44. However, it should be noted that the number of measurement points on each curve is equal. The X and Y values (XA0, YA0) of point A0 are at storage location 0 in the capture area
is stored, and the X and Y values of point A1 (XA1, YA1)
are stored in storage location 1 of the capture area, and the following are sequentially stored in the same manner. At step 62, the data in each memory location in the acquisition area is transferred to a corresponding memory location in the processing area. In this example, the storage content of storage location 0 in the capture area is MIN0 in the processing area,
The contents of memory location 1 are MAX1, and the contents of memory locations 2, 3, 4, 5, 6, 7, 8 and 9 are MIN2, MAX3, MIN4, MAX5, respectively.
MIN6, MAX7, MIN8 and MAX9. Note that MIN and MAX mean a minimum value and a maximum value, and in this embodiment, the minimum value is determined for even-numbered measurement points, and the maximum value is determined for even-numbered measurement points.
ステツプ64において、曲線56の点B0〜B9
のX及びY値を求め、ステツプ60と同様に
RAM14の取込み領域に記憶する。すなわち、取
込み領域の記憶内容は書替えられる。トランジス
タ30の特性はI(C)方向、即ちY軸方向に変
化しているので、ステツプ66において、取込み
領域及び処理領域の各対応記憶場所のY値のみに
ついて比較を行なう。取込み領域の記憶場所0の
記憶内容(XB0,YB0)は処理領域の対応記憶
場所の記憶内容(XA0,YA0)と同じなので、
MIN0はそのままである。取込み領域の記憶場所
1のY値YB1は処理領域の対応記憶場所のY値
YA1より大きいので、YB1のみではなく、XB1
及びYB1が共に処理領域の対応記憶場所に転送
され、(XB1,YB1)がMAX1となる。取込み領
域の記憶場所2のY値YB2は処理領域の対応記
憶場所のY軸YA2よりも大きいので、転送は行
なわれず処理領域のMIN2は(XA2,YA2)の
ままである。以下、同様な比較、及びこの比較に
応じた転送が行なわれ、処理領域において、
MAX3=(XB3,YB3),MIN4=(XA4,YA4),
MAX5=(XB5,YB5),MIN6=(XA6,YA6),
MAX7=(XB7,YB7),MIN8=(XA8,YA8)、
及びMAX9=(XB9,YB9)となる。 In step 64, points B0 to B9 of curve 56
Find the X and Y values of
Store in the capture area of RAM14. That is, the storage contents of the capture area are rewritten. Since the characteristics of transistor 30 vary in the I(C) direction, ie, in the Y-axis direction, only the Y values of each corresponding storage location in the acquisition area and processing area are compared in step 66. The storage contents of storage location 0 in the import area (XB0, YB0) are the same as the storage contents of the corresponding storage location in the processing area (XA0, YA0), so
MIN0 remains as is. Y value YB1 of storage location 1 in the import area is the Y value of the corresponding storage location in the processing area
Since it is larger than YA1, it is not only YB1, but XB1
and YB1 are both transferred to the corresponding storage location in the processing area, and (XB1, YB1) becomes MAX1. Since the Y value YB2 of storage location 2 in the capture area is larger than the Y-axis YA2 of the corresponding storage location in the processing area, no transfer is performed and MIN2 of the processing area remains (XA2, YA2). Below, similar comparisons and transfers according to the comparisons are performed, and in the processing area,
MAX3=(XB3, YB3), MIN4=(XA4, YA4),
MAX5=(XB5, YB5), MIN6=(XA6, YA6),
MAX7=(XB7, YB7), MIN8=(XA8, YA8),
and MAX9=(XB9, YB9).
ステツプ68において、すべての測定に対し、
比較及び転送が終了したかを判断し、まだ終了し
ない(ノー)場合はステツプ64に戻り、終了し
た(イエス)場合はステツプ70に進む。第3図
の場合では、曲線58の測定がまだなので、ステ
ツプ64に戻り、曲線58の測定点C1〜C9の値
を取込む。ステツプ68の処理が行なわれると、
RAM14の処理領域の内容は、MIN0=(XA0,
YA0),MAX1=(XC1,YC1),MIN2=(XA2,
YA2),MAX3=(XC3,YC3),MIN4=(XA4,
YA4),MAX5=(XC5,YC5),MIN6=(XA6,
YA6),MAX7=(XC7,YC7),MIN8=(XA8,
YA8)及びMAX9=(XC9,YC9)となる。すべ
ての測定を終わつた場合は、ステツプ68を介し
てステツプ70に進み、RAM14の処理領域の記
憶内容により、第5図に示す如きX−Y表示を行
なう。この第5図の表示は処理領域の各記憶場所
の内容を順次読出して行なう。この表示は被測定
素子の特性の最大値及び最小値を示しているの
で、特性の変化の様子が容易に判断できる。な
お、第3図及び第5図では、説明を容易にするた
め、各測定において10個の点についてのみ処理し
ているので、第5図の表示が荒くなつているが、
実際にはもつと多くの点例えば1024個の点につい
て処理するので、第5図の表示は曲線54及び5
8に囲まれた面を塗りつぶすことになる。 In step 68, for all measurements,
It is determined whether the comparison and transfer have been completed. If the comparison and transfer have not been completed yet (NO), the process returns to step 64, and if the comparison and transfer have been completed (YES), the process proceeds to step 70. In the case of FIG. 3, since the curve 58 has not yet been measured, the process returns to step 64 and the values of the measurement points C1 to C9 of the curve 58 are acquired. When the process of step 68 is performed,
The contents of the processing area of RAM14 are MIN0 = (XA0,
YA0), MAX1=(XC1, YC1), MIN2=(XA2,
YA2), MAX3=(XC3, YC3), MIN4=(XA4,
YA4), MAX5=(XC5, YC5), MIN6=(XA6,
YA6), MAX7=(XC7, YC7), MIN8=(XA8,
YA8) and MAX9 = (XC9, YC9). When all measurements have been completed, the process advances to step 70 via step 68, and an X-Y display as shown in FIG. 5 is performed based on the contents stored in the processing area of the RAM 14. The display shown in FIG. 5 is performed by sequentially reading out the contents of each storage location in the processing area. Since this display shows the maximum and minimum values of the characteristics of the device under test, it is easy to judge how the characteristics change. In addition, in FIGS. 3 and 5, in order to simplify the explanation, only 10 points are processed in each measurement, so the display in FIG. 5 is rough.
In reality, many points, for example 1024 points, are processed, so the display in FIG.
The area surrounded by 8 will be filled in.
被測定素子がトランジスタの場合は特性曲線が
第3図に示す如くI(Y軸)方向に変化するが、
定電圧ダイオードの如き素子では第6図に示す如
くV(X軸)方向に変化する。この測定は、ダイ
オードのカソード及びアノードを端子22及び2
4に夫々接続して行なう。また、CPU10による
処理は第1図及び第4図を参照した上述の説明と
同じであるが、ステツプ66における比較は、各
点のデータのX値についてのみ行なう。 When the device under test is a transistor, the characteristic curve changes in the I (Y axis) direction as shown in Figure 3.
In an element such as a constant voltage diode, the voltage changes in the V (X-axis) direction as shown in FIG. This measurement connects the cathode and anode of the diode to terminals 22 and 2.
4 respectively. Further, although the processing by the CPU 10 is the same as that described above with reference to FIGS. 1 and 4, the comparison in step 66 is performed only for the X value of the data at each point.
第5図及び第6図では、各測定点から交互に最
小値及び最大値を求めたが、RAM14の処理領域
を第7図のようにし、各測定点毎の最大値及び最
小値を求めてもよい。この場合、処理領域の記憶
容量は取込み領域の2倍となる。また、ステツプ
62においては、1回目の取込みデータを対応す
る処理領域の記憶場所の最小値及び最大値として
転送する。すなわち、ステツプ62では各測定点
の最大値及び最小値が同じになる。更にステツプ
66では、対応測定点において、最大値及び最小
値の両方に対して比較を行なわなければならな
い。 In Figures 5 and 6, the minimum and maximum values were obtained alternately from each measurement point, but the processing area of the RAM 14 was set as shown in Figure 7, and the maximum and minimum values were obtained for each measurement point. Good too. In this case, the storage capacity of the processing area is twice that of the capture area. Further, in step 62, the first captured data is transferred as the minimum and maximum values of the storage location of the corresponding processing area. That is, in step 62, the maximum value and minimum value of each measurement point become the same. Furthermore, in step 66, a comparison must be made for both the maximum and minimum values at the corresponding measurement points.
また、2点毎、例えば第3図のA0,A1,B0,
B1,C0,C2毎に最大値及び最小値を求め、同様
にA2,A3,B2,B3,C2,C3毎に最大値及び最
小値を求め、以下同様に最大値及び最小値を求め
てもよい。この場合、RAM14の処理領域の記憶
内容は取込み領域と同じである。 Also, every two points, for example A0, A1, B0 in Figure 3,
Find the maximum and minimum values for each of B1, C0, and C2, and similarly find the maximum and minimum values for each of A2, A3, B2, B3, C2, and C3, and similarly find the maximum and minimum values. good. In this case, the storage contents of the processing area of the RAM 14 are the same as the capture area.
第1図のように動作するCPU14の機能をブロ
ツクで示すと第8図のようになる。すなわち、
RAM14の取込み領域及び処理領域へのデータの
書込み及び転送を制御する記憶制御手段80と、
取込み領域及び処理領域の記憶内容を比較し、こ
の比較結果を記憶制御手段80に供給する比較手
段82とがCPU10に対応する。なお、記憶制御
手段80は比較手段82の出力に応じて、
RAM14の取込み領域の記憶内容を処理領域へ選
択的に転送する。被測定素子(DUT)30から
の第1及び第2信号がA/D変換手段84により
デジタル化され、RAM14に記憶されるのは、上
述の通りである。 The functions of the CPU 14 operating as shown in FIG. 1 are shown in blocks as shown in FIG. That is,
a storage control means 80 that controls writing and transfer of data to the capture area and processing area of the RAM 14;
A comparison means 82 that compares the storage contents of the capture area and the processing area and supplies the comparison result to the storage control means 80 corresponds to the CPU 10. Note that the storage control means 80, depending on the output of the comparison means 82,
Selectively transfers the storage contents of the capture area of RAM 14 to the processing area. As described above, the first and second signals from the device under test (DUT) 30 are digitized by the A/D conversion means 84 and stored in the RAM 14.
上述の如く本発明によれば、被測定素子の変化
が容易に判断でき、複数の素子のばらつき、素子
特性の経時変化又は熱変化の測定が容易になる。
また、複数回の測定において、素子に関連した第
1及び第2信号号の一方についてのみ、最大及び
最小の判断を行ない、かつ第1及び第2信号の対
の組合せはそのままとして処理するので、表示は
実際の測定値を確実に維持する。(例えば第3図
の点Aと点CとのX及びY値が混ざることがな
い。)
As described above, according to the present invention, changes in a device to be measured can be easily determined, and variations in a plurality of devices, changes over time in device characteristics, or thermal changes can be easily measured.
In addition, in multiple measurements, the maximum and minimum are determined only for one of the first and second signal signals related to the element, and the combination of the first and second signal pairs is processed as is. The display reliably maintains the actual measured value. (For example, the X and Y values of points A and C in Figure 3 will not mix.)
第1図は本発明の好適な一実施例を説明する流
れ図、第2図は本発明を利用する測定器のブロツ
ク図、第3図は本発明を説明するための特性曲線
図、第4図は本発明の一実施例に用いる記憶手段
を示す図、第5図及び第6図は本発明を説明する
ための特性曲線図、第7図は本発明の他の実施例
に用いる記憶手段の第1領域を示す図、第8図は
本発明の機能を示すブツク図である。
図において、14は記憶手段である。
FIG. 1 is a flow chart for explaining a preferred embodiment of the present invention, FIG. 2 is a block diagram of a measuring instrument using the present invention, FIG. 3 is a characteristic curve diagram for explaining the present invention, and FIG. 4 is a flowchart for explaining a preferred embodiment of the present invention. 5 and 6 are characteristic curve diagrams for explaining the present invention, and FIG. 7 is a diagram showing the storage means used in another embodiment of the present invention. FIG. 8, which is a diagram showing the first area, is a book diagram showing the functions of the present invention. In the figure, 14 is a storage means.
Claims (1)
用記憶場所及び最小値用記憶場所とし、 被測定素子に関連した第1及び第2信号の同一
時点の値を時系列的に順次デジタル化し、 第1回目における上記デジタル化された第1及
び第2信号の同一時点の値を1組として上記記憶
手段の上記第1領域の各記憶場所に順次記憶し、 第2回目以降の測定毎に上記デジタル化された
第1及び第2信号の同一時点の値を1組として上
記記憶手段の上記第1領域の各記憶場所に対応す
る第2領域の各記憶場所に順次記憶し、 上記第2回目以降の測定毎に上記記憶手段の上
記第1領域及び上記第2領域の対応記憶場所の記
憶内容の内、上記第1及び第2信号の選択した一
方のみの大小を互いに順次比較し、 上記比較結果の大きい方の信号を記憶した上記
記憶場所に記憶された上記第1及び第2信号の値
を上記記憶手段の上記第1領域の最大値用記憶場
所に記憶すると共に、上記比較結果の小さい方の
信号を記憶した上記記憶場所に記憶された上記第
1及び第2信号の値を上記記憶手段の上記第1領
域の最小値用記憶場所に記憶し、 上記記憶手段の上記第1領域の各記憶場所に記
憶された上記第1及び第2信号の値に応じたX−
Y表示により上記被測定素子の特性を表示するこ
とを特徴とする素子特性表示方法。[Scope of Claims] 1. The storage locations in the first area of the storage means are sequentially designated as a storage location for maximum values and a storage location for minimum values, and the values of the first and second signals related to the device under test at the same time are stored at the same time. sequentially digitizing the first and second signals in series, sequentially storing values at the same point in time of the first and second signals digitized in the first time in each storage location of the first area of the storage means; For each subsequent measurement, the values of the digitized first and second signals at the same time are set as one set and are sequentially stored in each storage location of the second area corresponding to each storage location of the first area of the storage means. storing the magnitude of only the selected one of the first and second signals among the stored contents of the corresponding storage locations of the first area and the second area of the storage means for each measurement from the second time onward; The values of the first and second signals are sequentially compared with each other, and the values of the first and second signals stored in the storage location storing the signal with the larger comparison result are stored in the maximum value storage location of the first area of the storage means. At the same time, the values of the first and second signals stored in the storage location storing the smaller signal of the comparison result are stored in the minimum value storage location of the first area of the storage means, and the storage X- according to the values of the first and second signals stored in each storage location of the first area of the means.
A method for displaying device characteristics, characterized in that the characteristics of the device to be measured are displayed using a Y display.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169585A JPS61230066A (en) | 1985-04-04 | 1985-04-04 | Method for displaying element characteristic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7169585A JPS61230066A (en) | 1985-04-04 | 1985-04-04 | Method for displaying element characteristic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230066A JPS61230066A (en) | 1986-10-14 |
| JPH0375072B2 true JPH0375072B2 (en) | 1991-11-28 |
Family
ID=13467933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7169585A Granted JPS61230066A (en) | 1985-04-04 | 1985-04-04 | Method for displaying element characteristic |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230066A (en) |
-
1985
- 1985-04-04 JP JP7169585A patent/JPS61230066A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61230066A (en) | 1986-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1062521B1 (en) | Simultaneous display of primary measurement values and derived parameters | |
| US4544879A (en) | Stimulus/measuring unit for DC characteristics measuring | |
| JPS6239737A (en) | System for setting temperature range | |
| US3982110A (en) | Input transfer system for electronic computer | |
| JPH0375072B2 (en) | ||
| CA1151329A (en) | Method of displaying logic signals for a logic signal measurement apparatus | |
| JPS5811878A (en) | Measuring device for switch | |
| JP2650974B2 (en) | Inspection method for semiconductor integrated circuit | |
| JP2882413B2 (en) | High-speed average pass / fail judgment device | |
| JPH05180874A (en) | Automatic changing-over device for measuring range | |
| JPH0317305B2 (en) | ||
| JPH0752620Y2 (en) | Digital storage oscilloscope | |
| JP2934290B2 (en) | Multi-channel voltage / current generator | |
| JPS6333176Y2 (en) | ||
| JPH02236177A (en) | Apparatus for measuring device characteristics | |
| JPH04233472A (en) | Display of digital display meter | |
| JPH012457A (en) | Subscriber line monitoring device | |
| JPS6378447A (en) | Electron beam device | |
| JPS62161193A (en) | Waveform display device | |
| JPH0556825B2 (en) | ||
| JPH04177173A (en) | Digital storage oscilloscope | |
| JP2000329795A (en) | Voltage monitoring recording method and device | |
| JPS63135401U (en) | ||
| JPH02130478A (en) | Displaying device of waveform | |
| JPS60244868A (en) | Multi-element calculation measurement method for AC signals |