JPH0410657B2 - - Google Patents

Description

請求の範囲 １ バス障害検出装置において、 バス、 各々が前記バスに接続された端子、第１および
第２の電力供給端子およびインピーダンス制御端
子を有する複数の装置、 前記複数の装置の第１の電力供給端子を相互接
続する手段、 前記複数の装置の第２の電力供給端子を相互接
続する手段、 前記複数の装置を付勢する付勢手段、 前記バス上障害状態に応答して障害信号を発生
する手段、 前記障害信号に応答して前記複数の装置の各々
のインピーダンス制御端子に信号を伝送し、該複
数の装置の各々を高インピーダンス状態に置くた
めの手段、 前記障害信号に応答して該バス上に第１および
第２の信号レベルを別々に伝送する手段、 前記付勢手段と前記複数の装置の相互接続され
た第１の電力供給端子との間を流れる電流を検知
する第１の電流検知手段、 前記第１の電流検知手段によつて検知された電
流が第１の所定の大きさを越えたときに第１のエ
ラー信号を発生する第１のエラー信号発生手段、 前記付勢手段と前記複数の装置の相互接続され
た第２の電力供給端子との間を流れる電流を検知
する第２の電流検知手段、 前記第２の電流検知手段によつて検知された電
流が第２の所定の大きさを越えたときに第２のエ
ラー信号を発生させる第２のエラー信号発生手段
とを含み、 前記第１および第２の所定の大きさは等しくす
ることができることを特徴とするバス障害検出装
置。

２ 請求の範囲第１項に記載のバス障害検出装置
において、当該装置がさらに 前記第１のエラー信号発生手段が前記エラー信
号を発生したときに合成エラー信号を発生し、前
記第２のエラー信号発生手段が前記第２のエラー
信号を発生したときに前記合成エラー信号を発生
する手段を含むことを特徴とするバス障害検出装
置。

３ 請求の範囲第２項に記載のバス障害検出装置
において、当該装置がさらに 前記合成エラー信号を記憶するための手段を含
むことを特徴とするバス障害検出装置。

４ 請求の範囲第１項に記載のバス障害検出装置
において、前記第１の電流検知手段が前記付勢手
段と前記複数の装置の相互接続された第１の電力
供給端子との間に接続された第１の抵抗手段を含
み、 前記第２の電流検知手段が前記付勢手段と前記
複数の装置の相互接続された第２の電力供給端子
との間に接続された第２の抵抗手段を含み、およ
び 当該バス障害検出装置がさらに 前記第１の抵抗手段と並列に接続され、当該第
１の抵抗手段を短絡させる手段、 前記第２の抵抗手段と並列に接続され、当該第
２の抵抗手段を短絡させる手段とを含むことを特
徴とするバス障害検出装置。

５ 請求の範囲第１項記載のバス障害検出装置に
おいて、前記複数の装置の各々が３状態装置であ
ることを特徴とするバス障害検出装置。

技術分野 この発明は伝送回線あるいはバス障害点検出、
より詳細には複数の装置を接続するバスがある論
理状態にロツクされたときに使用するバス障害点
検出方法及び装置に関する。

発明の背景 コンピユータシステムは通常共有バスに直接接
続された多くの回路パツクを含む。各回路パツク
は１つあるいは複数の装置を介してこのバスとイ
ンタフエースをとつているが、これら装置はその
回路パツクで実行される機能により、送信機、受
信機あるいはトランシーバなどである。例えば、
半導体接合の短絡によつてこれら装置の１つが障
害を起こしたときは、その回路パツクを通電する
のに使用される電圧源への低インピーダンス経路
に起因して、バスあるいはその一部が論理０ある
いは論理１にロツクされる。この種類のバス障害
の検出は比較的平易である。しかしながら、この
障害を特定の回路パツクに限定するのはより困難
であり、これはしばしば手作業により１つの回路
パツクを１度に交換することによつて行なわれ
る。この発明はこのバス障害の源を自動的に検出
する方法及び装置を提供する。

発明の要約 この発明のバス障害検出装置はバス、このバス
に接続されたいくつかの装置及びこの装置に通電
する電力供給源を含む。信号が送信され特定の装
置を高インピーダンス状態にするために１つの信
号が送信され、既定の信号レベルがこのバスに送
信される。この特定の装置と電力供給源との間の
電流が感知され、この感知された電流が既定規模
を越えるときはエラー信号が生成される。

【図面の簡単な説明】

第１図は本発明に係わるシステムのブロツク
図； 第２図及び第３図は第５図に従つて配置された
ときに、第１図のシステムに含まれる回路パツク
の詳細図を示し；そして 第４図は第１図のシステムに含まれるバス診断
装置の詳細を示めす図である。

概略説明 第１図は本発明の原理に基づくバス障害点検出
装置の典型的に実施態様を実現するシステム１０
のブロツク図である。システム１０において、複
数の回路パツク１００−０，１００−１…１００
−Ｎは共有される４つの導体バスを介して内部通
信を行なう。各回路パツク１００−０，１００−
１…１００−Ｎは電力供給源２００によつて通電
され、またバス５００に直接接続された４個の送
信機及び４個の受信機を含む。例えば、回路パツ
ク１００−０（第５図に従つて配置された第２及
び３図）は送信機１０１−１，１０１−２、１０
１−３及び１０１−４並びに受信機１０２−１，
１０２−２，１０２−３，及び１０２−４を含
む。この例においては、これら送信機及び受信機
は相補型モス（CMOS）集積回路三状態装置で
ある。第３図において、各三状態装置の電力供給
端子はＶ及びＧで、また入力及び出力端子はそれ
ぞれＩ及びＯで示めされている。Ｃで示めされる
端子は、ここではインピーダンス制御端子を表わ
す。三状態装置は端子Ｃに論理１信号が送くられ
ることによつて高インピーダンス状態になると、
その装置は他の装置がバス５００上でデータの送
信をすることを妨げることができない。電力供給
源２００と特定の回路パツク上の三状態装置の間
の電流が感知できるように、このパツクの各三状
態装置の電力供給端子は１対の端子BVCC及び
BGNDを介して内部接続される（第３図）。抵抗
体１８４（第２図）と通常閉路位にあるリレー接
点１８２はBVCC端子と電力供給源２００の
VCC端子との間で並列に接続される。同様に、
抵抗体１８３と通常閉路位にあるリレー接点１８
１はBGND端子と電力供給源２００のGND端子
の間で並列に接続される。リレー接点１８２及び
１８１の両者とも単一リレー入力回路１８０によ
つて制御される。抵抗体１８４及び１８３はリレ
ー入力回路１８０に電圧が加えられこれによつて
リレー接点１８１及び１８２が開路されたとき、
それぞれBVCCとVCCの間の電流並びにBGND
とGNDの間の電流を感知するのに使用される。

この例においては、データはバス５００（第１
図）上をそれぞれバス５００の導線の１つの上を
運ばれる１つのパリテイビツトを含む４ビツト単
位（ニブル）にて送信される。中央制御装置４０
０はバス５００上を送信される全てのデータを監
視して、パリテイビツトエラーの検出を行なう。
中央制御装置４００が検出パリテイエラーに基づ
いてバス５００上に障害状態が存在することを判
定すると、障害信号と呼ばれる信号を導線４０１
を介してバス診断装置３００に送信する。これに
応答してバス診断装置３００は回路パツク１００
−０，１００−１…１００−Ｎの入力端子CB０，
CB１…CBNに論理０信号を送信し、回路パツク
１００−０，１００−１…１００−Ｎの各送信機
及び受信機を高インピーダンス状態にする。バス
障害状態の源がバス５００の１つあるいは複数の
導線と回路パツク１００−０（第５図に従つて配
置された第２及び３図）の端子BVCC及び
BGNDの１つとの間の低インピーダンス経路に
存在するかどうかを判定するため、論理１信号が
パツク１００−０入力端子CA０に送信され、こ
の信号はリレー駆動機１５３を介してリレー１８
０に送くられる。こうしてリレー接点１８１及び
１８２が開く。バス診断装置３００は次に、バス
５００の４個の全ての導線上に最初に論理１信号
を、続いて論理０信号を送信する。バス５００と
パツク１００−０のBGNDの間に低インピーダ
ンス経路が存在するときは、バス診断装置３００
（第１図）がバス５００上に論理１信号を送信し
たとき、既定規模以上の電流が抵抗体１８３によ
つて感知される。同様に、バス５００とパツク１
００−０のBVCCの間に低インピーダンスが存在
するときは、バス診断装置３００がバス５００上
に論理０信号を送信したとき、既定規模以上の電
流が抵抗体１８４によつて感知される。いずれか
の状態が存在するときは、パツク１００−０はリ
レーバス２５０を介して論理１信号を出力端子
RA０からバス診断装置３００に送信する。信頼
性を向上させるため、さらに論理０信号をリレー
バス２５０を介して出力端子RB０からバス診断
装置３００に送信する。これら信号に応答してバ
ス診断装置３００はパツク１００−０がバス障害
の源であると判定して、ここに示めされてない装
置によつてこの情報が技術者に送られ、パツク１
００−０交換を行こなう。あるいは、二重システ
ムの場合は中央制御装置にこの情報を送くり２重
パツクの他方を起動させる。このプロセスをバス
障害状態の源が検出されるまでパツク１００−１
から１００−Ｎまで繰り返す。

詳細な説明 システム１０はここでは正規、診断、及び電流
感知テストモードと呼ぶ３つのモードにて動作す
る。正規モードにおいては、パツク１００−０，
１００−１…１００−Ｎはバス５００を介して内
部通信してシステム機能を遂行する。システム１
０は診断モードにて動作すると前述の方法にてバ
ス５００上の障害状態の源の検出を行なう。最後
に、システム１０は電流感知テストモードにて動
作することにより、これから説明する方法にて診
断モードに使用される回路の動作が正常であるか
検証する。回路パツク１００−０（第５図に従つ
て配置された第２図及び第３図）内の制御回路１
５０、インピーダンス制御回路１２０及び１２
０′と表示器１９５とは、本発明のバス障害検出
能力を達成するためにパツク１００−０に加えら
れた回路を示めす。正規モードにおいて回路パツ
ク１００−０にシステム機能を遂行させる回路は
回路１１０によつて表わされているが、これは導
線１０５−１，１０５−２，１０５−３，及び１
０５−４を介して送信機１０１−１，１０１−
２，１０１−３、及び１０１−４のＩ入力端子に
接続され、また導線１０６−１，１０６−２，１
０６−３、及び１０６−４を介して受信機１０２
−１，１０２−２，１０２−３、及び１０２−４
のＯ出力端子に接続される。回路１１０は、例え
ば、マイクロコンピユータあるいはマイクロコン
ピユータの端末である。システム１０に本発明の
バス障害検出装置が組込まれてないときは、回路
パツク１００−０は回路１１０、送信機１０１−
１，１０１−２，１０１−３、及び１０１−４並
びに受信機１０２−１，１０２−２，１０２−
３、及び１０２−４を含むのみで、回路１１０は
導線１１１及び１１２を介してこれら送信機及び
受信機のインピーダンス状態を直接制御するとこ
ろである。本発明に関係する回路パツク１００−
０，１００−１…１００−Ｎの部分は全て同一で
あるためパツク１００−０についてのみ詳細に述
べる。

正規、診断、あるいは電流感知テストモードの
動作の選択はバス診断装置３００（第４図）によ
つて制御されるが、当該診断装置はマイクロプロ
セツサバス３０５によつて内部接続されたマイク
ロプロセツサ３０１（例えば、インテル8085）、
直接アクセス記憶装置３０２、読出し専用記憶装
置３０３、及び並列入／出力ポート３０４（例え
ば、インテル8255）を含む。記憶装置３０３はバ
ス診断装置３００の動作を定義するプログラムを
格納し、そして記憶装置３０２はマイクロプロセ
ツサ３０１の動作に必要な作業記憶装置である。
並列入／出力ポート３０４は中央制御装置４００
によつてバス５００上の障害状態の検出が行なわ
れたことを示めす障害信号を導線４０１上に受信
する。マイクロプロセツサ３０１は、並列入／出
力ポート３０４から、緩衝記憶装置３１０−０か
ら３１０−Ｎまで及び３１１−３から３１１−Ｎ
までを介して、回路パツク１００−０から１００
−Ｎの関連する入力端子CA０からCANまで及び
CB０からCBNまでへの制御信号の送信を制御す
ることによりシステム動作を制御する。マイクロ
プロセツサ３０１はさらに並列入／出力ポート３
０４から緩衝記憶装置３０８−１，３０８−２，
３０８−３及び３０８−４並びに通常閉路位にあ
るリレー接点３０７−１，３０７−２，３０７−
３、及び３０７−４を介してのバス５００への信
号の送信の制御を行なうが、この接点は並列入／
出力ポート３０４によつてリレー入力回路３０６
に電圧が掛けられるのに応答して閉路されるまで
バス診断装置３００をバス５００から隔離する。
並列入／出力ポート３０４は障害検出診断の結果
を示す信号を応答バス２５０並びに緩衝記憶装置
３０９−１及び３０９−２を介して回路パツク１
００−０から１００−Ｎまでより受信する。２個
のプルアツプ抵抗体３５１及び３５２が応答バス
２５０の導線と電力供給源２００のVCC端子の
間に接続されており、開放集電ゲートを備なえる
応答バス２５０の正しい動作を可能としている。

バス診断装置３００は回路パツク入力端子CA
０からCANまでに論理０信号を送信し、また回
路パツク入力端子CB０からCBNに論理１信号を
送信することによりシステム動作を正規モードに
保持する。回路パツク１００−０（第５図に従つ
て構成される第２図及び第３図）において、端子
CA０に論理０信号が到達し及び端子CB０に論理
１信号が到達すると、制御回路１５０のインバー
タ１５１及びORゲート１５０によつてインピー
ダンス制御回路１２０及び１２０′に論理０信号
が送信される。インピーダンス制御回路１２０は
１個のインバータ１２１、２個のANDゲート１
２２及び１２３並びに１個のORゲート１２４を
含む。同様に、インピーダンス制御回路１２０′
は１個のインバータ１２１′、２個のANDゲート
１２２′及び１２３′並びに１個のORゲート１２
４′を含む。インバータ１５１及びORゲート１
５２によつて論理０信号が送信されると、この結
果、ORゲート１２４は導線１１２上の回路１１
０より送信された論理信号と同一の論理値を持つ
論理信号を送信する。ORゲート１２４の出力端
子は送信機１０１−１，１０１−２，１０１−
３、及び１０１−４のＣ入力端子に接続されて
る。従つて、正規モードにおいては、回路１１０
が導線１１２上を送信される論理信号に基づいて
送信機１０１−１，１０１−２，１０１−３、及
び１０１−４のインピーダンス状態を直接制御す
る。同様に、正規モードにおいては、回路１１０
はさらに導線１１１上を送信される論理信号に基
づいて受信機１０２−１，１０２−２，１０２−
３、及び１０２−４のインピーダンス状態を直接
制御する。さらに正規モードにて、端子CA０に
論理０信号が受信されると、リレー駆動機１５３
によつてリレー入力回路１８０に論理０信号が送
信される。従つて、通常閉路位にあるリレー接点
１８１及び１８２は閉じたままとなる。

バス診断装置３００は論理０信号を回路パツク
入力端子CA０からCAN及びCB０からCBNに送
信することにより、システム動作の診断モードを
確立する。回路パツク１００−０（第５図に従つ
て配置された第２図及び第３図）において、論理
０信号が端子CA０及びCB０に受信されると、制
御回路１５０のインバータ１５１及びORゲート
１５２によつて、インピーダンス制御回路１２０
及び１２０′に論理１信号が送信される。インピ
ーダンス１５１及びORゲート１５２による論理
１信号の送信に応答して、ORゲート１２４及び
１２４′は、導線１１１及び１１２上の回路１１
０によつて送信される論理信号に関係なく、論理
１信号を送信して、この結果送信機１０１−１，
１０１−２，１０１−３及び１０１−４並びに受
信機１０２−１，１０２−２，１０２−３及び１
０２−４を高インピーダンス状態に置く。

回路パツク１００−０がバス障害状態の源であ
るかどうかを判定するため、バス診断装置３００
は端子CA０に送信される信号を論理０から論理
１に変更するが、リレー駆動機１５３はこれに応
答して、リレー入力回路１８０に論理１信号を送
信する。すると、通常閉路位にあるリレー接点１
８１及び１８２が開路され、抵抗体１８４及び１
８３がそれぞれBVCCとVCCの間及びBGNDと
GNDの間の電流を感知できるようにする。さら
に端子CA０の所の論理１信号に応答して、単安
定マルチバイブレータ１５８はパルスを送信し
て、フリツプフロツプ１９１をリセツトするが、
当該フリツプフロツプは後述するごとくエラー信
号を格納するのに使用される。次にバス診断装置
３００は、バス５００の４本の全導線上に第１の
論理０信号を送信し続いて論理１信号を送信す
る。前述したごとく回路パツク１００−０のバス
５００とBGNDの間に低インピーダンス経路が
存在するときは、バス診断装置３００がバス５０
０上に論理１信号を送信すると、抵抗体１８３が
流がれる電流が既定規模を越える。同様に回路パ
ツク１００−０のバス５００とBVCCの間に低イ
ンピーダンス経路が存在するときは、バス診断装
置３００がバス５００上に論理０信号を送信する
と、抵抗体１８４を流がれる電流が既定規模を越
える。抵抗体１８３を流れる電流が既定規模を越
えると、コンパレータ１８８が、ここでは第１の
エラー信号と呼ばれる論理１信号をORゲート１
９０の片方の入力端子に送信する。同様に、抵抗
体１８４を流れる電流が既定規模を越えると、コ
ンパレータ１８９が、ここでは第２のエラー信号
と呼ばれる論理１信号をORゲート１９０の他方
の入力端子に送信する。両者の過剰電流におい
て、ORゲート１９０は、ここでは複合エラー信
号と呼ばれる論理１信号を送信して、フリツプフ
ロツプ１９１をセツトする。

高インピーダンス状態においては８個の合衆国
半導体MM70C95（National Semiconductor
MM70C95）３−状態装置が一緒になつて電力供
給源２００から最大15マイクロアンペアの電流を
引き出す。従つて回路パツク１００−０のバス５
００とBGNDあるいはBVCCの間に低インピー
ダンス経路が存在しないときは、抵抗体１８０及
び１８４の間を流がれる電流は最大15マイクロア
ンペアとなる。この実施態様においては、抵抗体
１８４及び１８３の間を流れる電流と既定規模と
の比較は、それぞれ固定の規模の電流が流れるこ
れら抵抗体１８４と１８３の間の電圧を１８７と
１８５の間の電圧と比較することによつて実現す
る。この例においては、VCCの電圧並びに抵抗
体１８３，１８４，１８５，１８６及び１８７の
抵抗値は、第１表に示めすように、コンパレータ
１８８が抵抗体１８３の間を流れる電流が500マ
イクロアンペアを越えるときは論理１信号を生成
し、同様にコンパレータ１８９が抵抗体１８４の
間を流れる電流が500マイクロアンペアを越える
ときは論理１信号を生成するように選択されてい
る。

第１表 VCC＝＋５ボルト 抵抗体183＝５オーム 抵抗体184＝５オーム 抵抗体185＝５オーム 抵抗体187＝５オーム 抵抗体186＝9990オーム 前述したごとく、フリツプフロツプ１９１はバ
ス診断装置３００によつて端子CA０の所の信号
が論理０から論理１に変更されると、単安定マル
チバイブレータ１５８からのパルスによつてリセ
ツトされる。フリツプフロツプ１９１はORゲー
ト１９０から送信される論理１複合エラー信号に
よつてセツトされると、このＱ端子から論理１信
号を開放集電ORゲート１９４に送信するととも
に、このＱ端子から論理０信号を開放集電ORゲ
ート１９３に送信する。端子CA０に出現する論
理１信号はインバータ１９２によつて反転され、
この結果として得られる論理０信号をORゲート
１９４及び１９３の他方の入力端子に送信され
る。従つてORゲート１９４は端子RA０を経て
応答バス２５０上に論理１信号を送信し、ORゲ
ート１９３は端子RB０を経て応答バス２５０上
に論理０信号を送信するが、これら信号はバス診
断装置３００にバス障害状態の源が回路パツク１
００−０にあることを示めす。一方、回路パツク
１００−０に低インピーダンス経路障害が存在し
ないときは、フリツプフロツプ１９１はセツトさ
れず、ORゲート１９４及び１９３によつてそれ
ぞれ論理０及び論理１信号が送信され、応答バス
２５０を介してバス診断装置３００に回路パツク
１００−０はこのバス障害状態の源でないことを
示めす。次に、このプロセスがこのバス障害状態
の源が検出されるまで回路パツク１００−から１
００−Ｎまで繰り返される。障害表示器回路１９
５が正しく動作しているときは、端子RA０及び
RB０の所に送信される信号は同一でない。従つ
て端子RA０及びRB０の所に同一信号が送信さ
れることは、バス診断装置３００に障害表示器回
路１９５が正しく動作されてないことを示めす。

バス診断装置３００は電流感知テストモードに
システム動作を選択して、パツク１００−０の端
子CA０及びCB０に論理１信号を送信し、またパ
ツク１００−１から１００−Ｎの端子CA１から
CANまで及びCB１からCBNまでに論理０信号
を送信することによつて回路パツク１００−０の
障害検出回路をテストすることができる。回路パ
ツク１００−１から１００−Ｎまでに論理０信号
が送信されると、これらパツクの送信機及び受信
機が高インピーダンス状態に置かれる。回路パツ
ク１００−０において、端子CA０及びCB０の所
に論理１信号が受信されると、インバータ１５１
によつて論理０信号が送信され、またORゲート
１５２によつて論理１信号が送信される。従つ
て、ORゲート１２４及び１２４′は、送信機１
０１−１，１０１−２，１０１−３及び１０１−
４並びに受信機１０２−１，１０２−２，１０２
−３、及び１０２−４のＣ端子に論理０信号を送
信してこれら装置を低インピーダンス状態に置
く。診断モードのと時と同様に、端子CA０の所
に論理１信号が出現すると、リレー接点１８１及
び１８２が開く。受信機１０２−１，１０２−
２，１０２−３、及び１０２−４は低インピーダ
ンス状態にあるため、抵抗体１８３及び１８４の
間を流れる電流は既定規模を越え、フリツプフロ
ツプ１９１がセツトされる。この結果、ORゲー
ト１９４が端子RA０を介して応答バス２５０上
に論理１信号を送信し、またORゲート１９３が
端子RB０を介して応答バス２５０上に論理０信
号を送信する。応答バス２５０上へのこの他の応
答は、バス診断装置３００に回路パツク１００−
０の障害検出回路が正しく動作してないことを示
めす。回路パツク１００−０から１００−Ｎの１
つが送信機のみを含む時は、バス診断装置３００
は、バス５００上にまず第１に論理１信号を送信
し、次に論理０信号を送信することにより、回路
１１０によつて送信された論理信号とバス５００
上の論理信号との不一至を起こさせ、そのパツク
の送信機によつて既定規模以上の電流を引かせる
こともできる。