JPH0426147B2 - - Google Patents
Info
- Publication number
- JPH0426147B2 JPH0426147B2 JP59107961A JP10796184A JPH0426147B2 JP H0426147 B2 JPH0426147 B2 JP H0426147B2 JP 59107961 A JP59107961 A JP 59107961A JP 10796184 A JP10796184 A JP 10796184A JP H0426147 B2 JPH0426147 B2 JP H0426147B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid
- wiring route
- route
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
(A) 発明の技術分野
本発明は、配線ルート自動決定処理方法、特
に、プリント板上の両面に形成される配線格子に
沿つて配線ルートを決定する処理に当たつて、複
数の配線格子をひとつのユニツトとした配線格子
領域を設定する情報を与え、個々の配線格子領域
内での配線ルート決定に当たつてはプリント板の
1つの面上で二次元方向に延長するルートを許す
ようにする処理を簡単に行うようにした配線ルー
ト自動決定処理方法に関するものである。
に、プリント板上の両面に形成される配線格子に
沿つて配線ルートを決定する処理に当たつて、複
数の配線格子をひとつのユニツトとした配線格子
領域を設定する情報を与え、個々の配線格子領域
内での配線ルート決定に当たつてはプリント板の
1つの面上で二次元方向に延長するルートを許す
ようにする処理を簡単に行うようにした配線ルー
ト自動決定処理方法に関するものである。
(B) 技術の背景と問題点
従来からプリント板上にもうける配線ルートを
決定するに当たつて、第7図図示の如き形で、配
線ルート探索処理部を利用し、配線ルートを決定
することが行われている。なお第7図において、
1は配線ルート探索処理部、2は配線結果格納メ
モリ、3は配線処理情報入力部を表している。即
ち、配線処理情報入力部3から所望の情報を入力
し、配線ルート探索処理部1によつて配線ルート
を決定してゆき、得られた配線ルートは配線結果
格納メモリ2に格納される。
決定するに当たつて、第7図図示の如き形で、配
線ルート探索処理部を利用し、配線ルートを決定
することが行われている。なお第7図において、
1は配線ルート探索処理部、2は配線結果格納メ
モリ、3は配線処理情報入力部を表している。即
ち、配線処理情報入力部3から所望の情報を入力
し、配線ルート探索処理部1によつて配線ルート
を決定してゆき、得られた配線ルートは配線結果
格納メモリ2に格納される。
この状況について、第5図を参照しつつ説明す
る。図において、4はプリント板、5はプリント
板4の表裏両面に形成される配線格子であつて決
定されるべき配線ルートが当該配線格子に沿うよ
うにして決定されるもの、5−1は格子点、6は
ICピン、7はプリント板上に形成されるビア、
8はプリント板の例えば表面側に形成された配線
ルート、9はプリント板の裏面側に形成された配
線ルートを表している。
る。図において、4はプリント板、5はプリント
板4の表裏両面に形成される配線格子であつて決
定されるべき配線ルートが当該配線格子に沿うよ
うにして決定されるもの、5−1は格子点、6は
ICピン、7はプリント板上に形成されるビア、
8はプリント板の例えば表面側に形成された配線
ルート、9はプリント板の裏面側に形成された配
線ルートを表している。
第7図図示の配線ルート探索処理部1における
処理については第2図を参照しつつ後述される
が、例えば第5図図示のICピン6AからICピン
6Bに至る配線ルートを決定するに当たつて、例
えばプリント板の表面側においては図示X軸方向
にのみ(1格子分のY軸方向の延びについては許
容している)延びる配線ルート8を与え、プリン
ト板の裏面側においては図示Y軸方向にのみ(1
格子分のX軸方向の延びについては許容してい
る)延びる配線ルート9を与えるようにし、両者
配線ルート8と9との結合に当たつてはプリント
板4上にビア7をもうけて結合するようにしてい
る。勿論、上記ICピン6Aと6Bとの間の配線
ルートの決定に当たつてはプリント板4の例えば
表面のみを利用してX軸方向とY軸方向との両方
に延びるルートにて決定してもよいが、この決定
を許すと、第5図図示ICピン6Cと6Dとの間
の配線ルート8と非所望に交差してしまうことが
ある。このために、X軸方向に延びる配線ルート
8とY軸方向に延びる配線ルート9とをビア7に
よつて結合するようにし、上記交差をさけるよう
にしている。
処理については第2図を参照しつつ後述される
が、例えば第5図図示のICピン6AからICピン
6Bに至る配線ルートを決定するに当たつて、例
えばプリント板の表面側においては図示X軸方向
にのみ(1格子分のY軸方向の延びについては許
容している)延びる配線ルート8を与え、プリン
ト板の裏面側においては図示Y軸方向にのみ(1
格子分のX軸方向の延びについては許容してい
る)延びる配線ルート9を与えるようにし、両者
配線ルート8と9との結合に当たつてはプリント
板4上にビア7をもうけて結合するようにしてい
る。勿論、上記ICピン6Aと6Bとの間の配線
ルートの決定に当たつてはプリント板4の例えば
表面のみを利用してX軸方向とY軸方向との両方
に延びるルートにて決定してもよいが、この決定
を許すと、第5図図示ICピン6Cと6Dとの間
の配線ルート8と非所望に交差してしまうことが
ある。このために、X軸方向に延びる配線ルート
8とY軸方向に延びる配線ルート9とをビア7に
よつて結合するようにし、上記交差をさけるよう
にしている。
第7図図示の配線ルート探索処理部1は第5図
を参照して説明した如く配線ルートを決定してゆ
くが、第5図図示のICピン6Eと6Cとの間を
結ぶ配線ルート8と9との場合のように、他のX
軸方向に延びる配線ルートによつて交差されるこ
とがないような場合には、わざわざビア7をもう
けてプリント板の表・裏両面を利用しなければな
らない理由がない。また、第6図図示配線ルート
8−1や8−2や8−4の如く極く僅かにY軸方
向にづらせて配線する必要がある場合において、
当該Y軸方向に向かうルートを与える毎に第5図
を参照して述べた如くビア7をもうけることは好
ましくない。
を参照して説明した如く配線ルートを決定してゆ
くが、第5図図示のICピン6Eと6Cとの間を
結ぶ配線ルート8と9との場合のように、他のX
軸方向に延びる配線ルートによつて交差されるこ
とがないような場合には、わざわざビア7をもう
けてプリント板の表・裏両面を利用しなければな
らない理由がない。また、第6図図示配線ルート
8−1や8−2や8−4の如く極く僅かにY軸方
向にづらせて配線する必要がある場合において、
当該Y軸方向に向かうルートを与える毎に第5図
を参照して述べた如くビア7をもうけることは好
ましくない。
上述した如く、同一面上でX軸方向とY軸方向
との両方に延びるルートを許すようにすると、上
述の交差をさける処理が必要となる。そして、第
6図に関連して説明した如く、非所望に多くのビ
ア7をもうけることも好ましくない。このような
相反する問題を解決するに当つては、基本方針と
してX軸・Y軸両方の延長を禁止しておき、第6
図に関連して説明した如き問題が生じる個所につ
いて特別の配慮を加えることが望まれる。そし
て、当該特別の配慮を加えるに当つては、配線ル
ート自動決定処理を行う処理システムが正しく理
解でき、かつ人為的な面での煩雑さがないことが
望まれる。
との両方に延びるルートを許すようにすると、上
述の交差をさける処理が必要となる。そして、第
6図に関連して説明した如く、非所望に多くのビ
ア7をもうけることも好ましくない。このような
相反する問題を解決するに当つては、基本方針と
してX軸・Y軸両方の延長を禁止しておき、第6
図に関連して説明した如き問題が生じる個所につ
いて特別の配慮を加えることが望まれる。そし
て、当該特別の配慮を加えるに当つては、配線ル
ート自動決定処理を行う処理システムが正しく理
解でき、かつ人為的な面での煩雑さがないことが
望まれる。
(C) 発明の目的と構成
本発明は、上記の点特に第6図に関連して述べ
た点を解決することを目的としており、第6図図
示の記号UNiT#1やUNiT#2の如く、複数本
の配線格子5例えば5本の配線格子を1つのユニ
ツトとした配線格子領域UNiTを設定し、当該1
つのUNiT内での配線ルートの決定に当たつては
可能な限りビア7の存在をなくするようにするこ
とを目的としている。そしてそのため本発明の配
線ルート自動決定処理方法は、プリント板の一方
の面に形成される配線格子における格子点に対応
して当該格子点に関連する配線パターン情報をも
つと共に上記プリント板の他方の面に形成される
配線格子における格子点に対応して当該格子点に
関連する配線パターン情報をもつ記憶装置をそな
え、上記格子点の少なくとも1つをスタート点と
しかつ上記格子点の少なくとも他の1つをエンド
点とする配線ルートを決定する配線ルート探索処
理部を用いて上記配線格子を通る配線ルートを決
定してゆく配線ルート処理システムにおいて、 上記配線ルート探索処理部が上記プリント板上
の1つの面に関して実質上一次元探索を行う一次
元探索条件状態モードと上記プリント板上の1つ
の面に関して二次元探索を行う二次元探索条件状
態モードとを選択するよう構成されると共に、 配線格子領域設定部をもうけて当該配線格子領
域設定部が複数個分の上記配線格子をひとつのユ
ニツトとした配線格子領域を設定せしめた上で、
同一配線格子領域内の各配線格子に対応して他配
線格子領域内の配線格子と区別し得る識別情報を
付与するよう構成されてなり、 上記配線ルート探索処理部が、配線格子に付与
されている上記識別情報を参照し、各個々の配線
格子領域内における配線ルート決定に当たつては
上記配線ルート探索処理部を二次元探索条件状態
モードにて処理し、 かつ上記1つの配線格子領域から他の配線格子
領域に移行する配線ルート決定に当たつては上記
配線ルート探索処理部を一次元探索条件状態モー
ドにて処理するようにして 当該配線結果を上記記憶装置上に格納するよう
にした ことを特徴としている。以下図面を参照しつつ説
明する。
た点を解決することを目的としており、第6図図
示の記号UNiT#1やUNiT#2の如く、複数本
の配線格子5例えば5本の配線格子を1つのユニ
ツトとした配線格子領域UNiTを設定し、当該1
つのUNiT内での配線ルートの決定に当たつては
可能な限りビア7の存在をなくするようにするこ
とを目的としている。そしてそのため本発明の配
線ルート自動決定処理方法は、プリント板の一方
の面に形成される配線格子における格子点に対応
して当該格子点に関連する配線パターン情報をも
つと共に上記プリント板の他方の面に形成される
配線格子における格子点に対応して当該格子点に
関連する配線パターン情報をもつ記憶装置をそな
え、上記格子点の少なくとも1つをスタート点と
しかつ上記格子点の少なくとも他の1つをエンド
点とする配線ルートを決定する配線ルート探索処
理部を用いて上記配線格子を通る配線ルートを決
定してゆく配線ルート処理システムにおいて、 上記配線ルート探索処理部が上記プリント板上
の1つの面に関して実質上一次元探索を行う一次
元探索条件状態モードと上記プリント板上の1つ
の面に関して二次元探索を行う二次元探索条件状
態モードとを選択するよう構成されると共に、 配線格子領域設定部をもうけて当該配線格子領
域設定部が複数個分の上記配線格子をひとつのユ
ニツトとした配線格子領域を設定せしめた上で、
同一配線格子領域内の各配線格子に対応して他配
線格子領域内の配線格子と区別し得る識別情報を
付与するよう構成されてなり、 上記配線ルート探索処理部が、配線格子に付与
されている上記識別情報を参照し、各個々の配線
格子領域内における配線ルート決定に当たつては
上記配線ルート探索処理部を二次元探索条件状態
モードにて処理し、 かつ上記1つの配線格子領域から他の配線格子
領域に移行する配線ルート決定に当たつては上記
配線ルート探索処理部を一次元探索条件状態モー
ドにて処理するようにして 当該配線結果を上記記憶装置上に格納するよう
にした ことを特徴としている。以下図面を参照しつつ説
明する。
(D) 発明の実施例
第1図は本発明の方法を実行する一実施例構
成、第2図は第1図に示す配線ルート探索処理部
における処理を説明する説明図、第3図および第
4図は同じく配線ルート探索処理部における処理
を具体的に表すフローチヤートを示している。ま
た第5図は本発明の前提問題を説明する説明図、
第6図は本発明にいう配線格子領域を説明する説
明図、第7は従来の方法を説明する説明図を示し
ている。
成、第2図は第1図に示す配線ルート探索処理部
における処理を説明する説明図、第3図および第
4図は同じく配線ルート探索処理部における処理
を具体的に表すフローチヤートを示している。ま
た第5図は本発明の前提問題を説明する説明図、
第6図は本発明にいう配線格子領域を説明する説
明図、第7は従来の方法を説明する説明図を示し
ている。
第1図において、図中の符号1,2,3は第7
図に対応し、11は配線格子領域設定部を表して
いる。なお図示の配線ルート探索処理部1は、第
5図および第7図を参照して説明した如く、プリ
ント板の例えば表面でX軸方向に延びる配線ルー
トを、また裏面でY軸方向に延びる配線ルートを
決定する所の一次元探索条件状態での探索機能を
もつと共に、プリント板の表面のみあるいは裏面
のみでX軸方向とY軸方向とのいずれの方向にも
延びることのできる二次元探索条件状態での探索
機能をもつている。そしてモード切り替えによつ
て切り替え得るようになつていると考えてよい。
図に対応し、11は配線格子領域設定部を表して
いる。なお図示の配線ルート探索処理部1は、第
5図および第7図を参照して説明した如く、プリ
ント板の例えば表面でX軸方向に延びる配線ルー
トを、また裏面でY軸方向に延びる配線ルートを
決定する所の一次元探索条件状態での探索機能を
もつと共に、プリント板の表面のみあるいは裏面
のみでX軸方向とY軸方向とのいずれの方向にも
延びることのできる二次元探索条件状態での探索
機能をもつている。そしてモード切り替えによつ
て切り替え得るようになつていると考えてよい。
以下本発明を説明するに先立つて、図示配線ル
ート探索処理部1における処理について説明して
おく。
ート探索処理部1における処理について説明して
おく。
第5図図示の格子点5−1,5−1…に対応し
て第2図A図示の如く「格子点情報」がメモリ上
に格納されている。なお第2図A図示のメモリは
第1図図示の配線処理情報入力部3に記憶されて
入力されるものと考えてよい。一般に座標(xi、
yi)をもつ格子点に対応する格子点情報としては
次のようなものが記述されていると考えてよい。
て第2図A図示の如く「格子点情報」がメモリ上
に格納されている。なお第2図A図示のメモリは
第1図図示の配線処理情報入力部3に記憶されて
入力されるものと考えてよい。一般に座標(xi、
yi)をもつ格子点に対応する格子点情報としては
次のようなものが記述されていると考えてよい。
即ち、情報の種類として、
(a) 後述する如く配線ルート探索のために番号付
けを波及せしめてゆくことが許されるか否かを
指示する「番号付可能格子」情報、 (b) 配線ルート探索のためのスタート点あるいは
エンド点(ICピンの位置など)であることを
指示する「ルート探索スタート又はエンド格子
点」情報、 (c) 配線ルートを通すことが禁止されることを指
示する「障害物格子点」情報 が用意され、夫々の情報のデータとして、 (d) 上記(a)の情報に対応して、空き状態にあるこ
とを示すデータか又は波及されてきた番号が記
述され、 (e) 上記(b)の情報に対応して、スタート点Sであ
るか、スタート点の隣点SNであるか、エンド
点Eであるか、エンド点の隣点ENであるかが
記述され、 (f) 上記(c)の情報に対応して、障害物の多重度が
記述され、 ている。更に当該格子点がビアを形成することに
ついて禁止されているか否かそして禁止されてい
ればその多重度が与えられている。
けを波及せしめてゆくことが許されるか否かを
指示する「番号付可能格子」情報、 (b) 配線ルート探索のためのスタート点あるいは
エンド点(ICピンの位置など)であることを
指示する「ルート探索スタート又はエンド格子
点」情報、 (c) 配線ルートを通すことが禁止されることを指
示する「障害物格子点」情報 が用意され、夫々の情報のデータとして、 (d) 上記(a)の情報に対応して、空き状態にあるこ
とを示すデータか又は波及されてきた番号が記
述され、 (e) 上記(b)の情報に対応して、スタート点Sであ
るか、スタート点の隣点SNであるか、エンド
点Eであるか、エンド点の隣点ENであるかが
記述され、 (f) 上記(c)の情報に対応して、障害物の多重度が
記述され、 ている。更に当該格子点がビアを形成することに
ついて禁止されているか否かそして禁止されてい
ればその多重度が与えられている。
今第1図図示の配線ルート探索処理部1が上述
の二次元探索を許しているモードにあるものとす
ると、配線ルートの探索は第2図Bおよび第2図
Cに示す如く行われる。
の二次元探索を許しているモードにあるものとす
ると、配線ルートの探索は第2図Bおよび第2図
Cに示す如く行われる。
最初に第2図Bが図示の如く、配線ルートのス
タート点Sが図示の如く座標(0、0)であり、
エンド点Eが座標(7、0)であり、障害物格子
点が座標(4、0)にあるなどの情報が、第2図
A図示のメモリ10上に格納される(又は格納さ
れている)。あわせて、座標(1、0)、(0、
1)、(−1、0)、(0−1)がスタート点の隣点
SNであることや、座標(8、0)、(7、1)、
(6、0)、(7、−1)がエンド点の隣点ENであ
ることが格納される。
タート点Sが図示の如く座標(0、0)であり、
エンド点Eが座標(7、0)であり、障害物格子
点が座標(4、0)にあるなどの情報が、第2図
A図示のメモリ10上に格納される(又は格納さ
れている)。あわせて、座標(1、0)、(0、
1)、(−1、0)、(0−1)がスタート点の隣点
SNであることや、座標(8、0)、(7、1)、
(6、0)、(7、−1)がエンド点の隣点ENであ
ることが格納される。
この状態の下で、メモリa12上に上記格子点
SNに関する格子点情報を集める。そして、1つ
の格子点SN(例えば座標(1、0))に着目し、
当該格子点に隣接する二次元方向(但し1つの方
向は波及源方向であるので省略)について座標
(2、0)、(1、1)、(1、−1)に該当する格子
点の格子点情報をメモリb13上に集めると共に
当該格子点の「番号付可能格子」情報に対して番
号「1」を与える。また同様に格子点SN(座標
(0、1))に着目し、座標(1、1)、(0、2)、
(−1、1)に該当する格子点についての格子点
情報をメモリb13上に集めると共に番号「1」
を与える。以下同様にして、格子点SNの隣に番
号「1」が波及し終わつたら、次にメモリb13
の内容をメモリa12に転送し、番号「1」が波
及している格子点の隣をメモリb13上に集める
ことによつて番号「2」を与えるようにする。即
ち、第2図B図示の如く、番号「1」、「2」、
「3」…を順次波及せしめてゆく。このとき、座
標(4、0)の場合のように障害物格子点が存在
すると、それをさけるようにして波及を行つてゆ
く。このような波及を行つてゆく間に第2図B図
示の如く格子点ENに達するとそこまでで波及処
理を停止する。上記第2図Bを参照して説明した
説明においてはプリント板4の表面についての波
及のみを考慮しているが、実際には各格子点にビ
アをもうけることが許容されていれば当該格子点
から裏面に波及を行つてゆくようにされる。
SNに関する格子点情報を集める。そして、1つ
の格子点SN(例えば座標(1、0))に着目し、
当該格子点に隣接する二次元方向(但し1つの方
向は波及源方向であるので省略)について座標
(2、0)、(1、1)、(1、−1)に該当する格子
点の格子点情報をメモリb13上に集めると共に
当該格子点の「番号付可能格子」情報に対して番
号「1」を与える。また同様に格子点SN(座標
(0、1))に着目し、座標(1、1)、(0、2)、
(−1、1)に該当する格子点についての格子点
情報をメモリb13上に集めると共に番号「1」
を与える。以下同様にして、格子点SNの隣に番
号「1」が波及し終わつたら、次にメモリb13
の内容をメモリa12に転送し、番号「1」が波
及している格子点の隣をメモリb13上に集める
ことによつて番号「2」を与えるようにする。即
ち、第2図B図示の如く、番号「1」、「2」、
「3」…を順次波及せしめてゆく。このとき、座
標(4、0)の場合のように障害物格子点が存在
すると、それをさけるようにして波及を行つてゆ
く。このような波及を行つてゆく間に第2図B図
示の如く格子点ENに達するとそこまでで波及処
理を停止する。上記第2図Bを参照して説明した
説明においてはプリント板4の表面についての波
及のみを考慮しているが、実際には各格子点にビ
アをもうけることが許容されていれば当該格子点
から裏面に波及を行つてゆくようにされる。
上述の如く波及が行われてゆきエンド点に達す
ると、今度は配線ルート決定が上記波及ルートを
逆にたどることによつて行われる。即ち、第2図
B図示の場合では例えば図示矢印Rの如く逆にた
どつてスタート点Sに達し、配線ルートを当該矢
印Rに沿うように決定し、当該ルートが通る各格
子点に対応する格子点情報中に当該ルート上にあ
ることを指示する。
ると、今度は配線ルート決定が上記波及ルートを
逆にたどることによつて行われる。即ち、第2図
B図示の場合では例えば図示矢印Rの如く逆にた
どつてスタート点Sに達し、配線ルートを当該矢
印Rに沿うように決定し、当該ルートが通る各格
子点に対応する格子点情報中に当該ルート上にあ
ることを指示する。
第3図は上記波及に対応するフローチヤートを
示し、第4図は上記波及ルートを逆にたどる処理
に対応するフローチヤートを示している。図中の
「メモリc」は第2図A図示のメモリ10を示し、
「メモリa」は第2図C図示のメモリ12を示し、
「メモリb」は第2図C図示のメモリ13を示し
ている。また「X層である」とはプリント板4の
1つの面を示し、「X層ではない」とはプリント
板4の他の面を示している。更に図中「X+1」
とは注目している格子点のX座標値「X」に対し
て1つの右の格子点、「X−1」とは同じくX座
標値「X」に対して1つの左の格子点、「Y+1」
とは注目している格子点のY座標値「Y」に対し
て1つ上の格子点「Y−1」とは同じくY座標値
「Y」に対して1つの格子点、「反対面」とは注目
している格子点と同じ座標値(X、Y)をもちか
つプリント板の反対面上の格子点を示している。
示し、第4図は上記波及ルートを逆にたどる処理
に対応するフローチヤートを示している。図中の
「メモリc」は第2図A図示のメモリ10を示し、
「メモリa」は第2図C図示のメモリ12を示し、
「メモリb」は第2図C図示のメモリ13を示し
ている。また「X層である」とはプリント板4の
1つの面を示し、「X層ではない」とはプリント
板4の他の面を示している。更に図中「X+1」
とは注目している格子点のX座標値「X」に対し
て1つの右の格子点、「X−1」とは同じくX座
標値「X」に対して1つの左の格子点、「Y+1」
とは注目している格子点のY座標値「Y」に対し
て1つ上の格子点「Y−1」とは同じくY座標値
「Y」に対して1つの格子点、「反対面」とは注目
している格子点と同じ座標値(X、Y)をもちか
つプリント板の反対面上の格子点を示している。
第3図および第4図図示の場合には、本発明に
いう一次元探索および二次元探索が行われる処理
に対応するフローチヤートを示している。
いう一次元探索および二次元探索が行われる処理
に対応するフローチヤートを示している。
上述の如く第1図図示の配線ルート探索処理部
における処理が行われるが、第1図図示の配線格
子領域設定部11においては、同一の配線格子領
域内に位置する格子点についての格子情報内に共
通の特別情報を設定して他の配線格子領域内に位
置する格子点におけるそれと区別し得るようにす
る。そして、配線ルート探索処理部1は同一の配
線格子領域内で上述の波及を行うに当たつては二
次元探索をとり、他の配線格子領域へ移るときに
は一次元探索をとるようにする。
における処理が行われるが、第1図図示の配線格
子領域設定部11においては、同一の配線格子領
域内に位置する格子点についての格子情報内に共
通の特別情報を設定して他の配線格子領域内に位
置する格子点におけるそれと区別し得るようにす
る。そして、配線ルート探索処理部1は同一の配
線格子領域内で上述の波及を行うに当たつては二
次元探索をとり、他の配線格子領域へ移るときに
は一次元探索をとるようにする。
第1図図示の入力部3から配線情報が入力され
るが、このとき、配線格子領域設定部11が配線
格子領域毎に夫々識別できる情報を各格子情報中
に記述してゆくようにする。勿論上述のスタート
点Sとエンド点Eとなどが与えられる。そして、
この状態で配線ルート探索処理部1が上述の探索
を行う。このとき、配線ルート探索処理部1は、
第2図Bおよび第2図Cを参照して説明した波及
を行うに当たつて、同一の配線格子領域内にある
格子点については二次元探索による波及を行い、
かつ他の配線格子領域へ移る場合には一次元探索
による波及を行うように動作する。このようにし
て得られた配線ルートは配線結果格納メモリ2に
格納される。即ち、第6図に示す如く、他の配線
格子領域に移行する場合には、第6図図示ビア7
の如くビア7がもうけられる形となる。なお言う
までもなく、同一の配線格子領域UNiT内におい
ても、必要ならばビア7をもうけてプリント板の
表裏両面を用いるようにされることがある。
るが、このとき、配線格子領域設定部11が配線
格子領域毎に夫々識別できる情報を各格子情報中
に記述してゆくようにする。勿論上述のスタート
点Sとエンド点Eとなどが与えられる。そして、
この状態で配線ルート探索処理部1が上述の探索
を行う。このとき、配線ルート探索処理部1は、
第2図Bおよび第2図Cを参照して説明した波及
を行うに当たつて、同一の配線格子領域内にある
格子点については二次元探索による波及を行い、
かつ他の配線格子領域へ移る場合には一次元探索
による波及を行うように動作する。このようにし
て得られた配線ルートは配線結果格納メモリ2に
格納される。即ち、第6図に示す如く、他の配線
格子領域に移行する場合には、第6図図示ビア7
の如くビア7がもうけられる形となる。なお言う
までもなく、同一の配線格子領域UNiT内におい
ても、必要ならばビア7をもうけてプリント板の
表裏両面を用いるようにされることがある。
(E) 発明の効果
以上説明した如く、本発明によれば、第6図を
参照して説明した如く、同じ配線格子領域内では
出来る限りビアを用いないようにしており、非所
望なビアの存在がなくなる。また配線格子領域内
での配線密度を向上し得る可能性が増大する。
参照して説明した如く、同じ配線格子領域内では
出来る限りビアを用いないようにしており、非所
望なビアの存在がなくなる。また配線格子領域内
での配線密度を向上し得る可能性が増大する。
第1図は本発明の方法を実行する一実施例構
成、第2図は第1図に示す配線ルート探索処理部
における処理を説明する説明図、第3図および第
4図は同じく配線ルート探索処理部における処理
を具体的に表すフローチヤートを示している。ま
た第5図は本発明の前提問題を説明する説明図、
第6図は本発明にいう配線格子領域を説明する説
明図、第7図は従来の方法を説明する説明図を示
している。 図中の符号1は配線ルート探索処理部、2は配
線結果格納メモリ、3は配線処理情報入力部、4
はプリント板、5は配線格子、5−1は格子点、
UNiTは配線格子領域を表している。
成、第2図は第1図に示す配線ルート探索処理部
における処理を説明する説明図、第3図および第
4図は同じく配線ルート探索処理部における処理
を具体的に表すフローチヤートを示している。ま
た第5図は本発明の前提問題を説明する説明図、
第6図は本発明にいう配線格子領域を説明する説
明図、第7図は従来の方法を説明する説明図を示
している。 図中の符号1は配線ルート探索処理部、2は配
線結果格納メモリ、3は配線処理情報入力部、4
はプリント板、5は配線格子、5−1は格子点、
UNiTは配線格子領域を表している。
Claims (1)
- 【特許請求の範囲】 1 プリント板の一方の面に形成される配線格子
における格子点に対応して当該格子点に関連する
配線パターン情報をもつと共に上記プリント板の
他方の面に形成される配線格子における格子点に
対応して当該格子点に関連する配線パターン情報
をもつ記憶装置をそなえ、上記格子点の少なくと
も1つをスタート点としかつ上記格子点の少なく
とも他の1つをエンド点とする配線ルートを決定
する配線ルート探索処理部を用いて上記配線格子
を通る配線ルートを決定してゆく配線ルート処理
システムにおいて、 上記配線ルート探索処理部が上記プリント板上
の1つの面に関して実質上一次元探索を行う一次
元探索条件状態モードと上記プリント板上の1つ
の面に関して二次元探索を行う二次元探索条件状
態モードとを選択するよう構成されると共に、 配線格子領域設定部をもうけて当該配線格子領
域設定部が複数個分の上記配線格子をひとつのユ
ニツトとした配線格子領域を設定せしめた上で、
同一配線格子領域内の各配線格子に対応して他配
線格子領域内の配線格子と区別し得る識別情報を
付与するよう構成されてなり、 上記配線ルート探索処理部が、配線格子に付与
されている上記識別情報を参照し、各個々の配線
格子領域内における配線ルート決定に当たつては
上記配線ルート探索処理部を二次元探索条件状態
モードにて処理し、 かつ上記1つの配線格子領域から他の配線格子
領域に移行する配線ルート決定に当たつては上記
配線ルート探索処理部を一次元探索条件状態モー
ドにて処理するようにして 当該配線結果を上記記憶装置上に格納するよう
にした ことを特徴とする配線ルート自動決定処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107961A JPS60251691A (ja) | 1984-05-28 | 1984-05-28 | 配線ル−ト自動決定処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59107961A JPS60251691A (ja) | 1984-05-28 | 1984-05-28 | 配線ル−ト自動決定処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251691A JPS60251691A (ja) | 1985-12-12 |
| JPH0426147B2 true JPH0426147B2 (ja) | 1992-05-06 |
Family
ID=14472449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59107961A Granted JPS60251691A (ja) | 1984-05-28 | 1984-05-28 | 配線ル−ト自動決定処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251691A (ja) |
-
1984
- 1984-05-28 JP JP59107961A patent/JPS60251691A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251691A (ja) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4964057A (en) | Block placement method | |
| JPH0481226B2 (ja) | ||
| US5315535A (en) | Automatic router capable of searching for a new wiring with reference to connection failures | |
| JPH0426147B2 (ja) | ||
| JP3157732B2 (ja) | 対話型配線パターン作成システム | |
| US5394337A (en) | Method for wire routing of a semiconductor integrated circuit and apparatus for implementing the same | |
| JPH0426148B2 (ja) | ||
| JP3598201B2 (ja) | 配線装置及び配線方法並びに配線プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JPH01114050A (ja) | 半導体集積回路の自動配線方法 | |
| JP2986279B2 (ja) | 配線方法およびプリント基板設計システム | |
| JP2523703B2 (ja) | 半導体集積回路の自動配線方法 | |
| JPH04369081A (ja) | 自動配線方法およびそのための装置 | |
| JPS63272094A (ja) | プリント基板の自動配線方法 | |
| JP2973970B2 (ja) | 指定長パターンの自動配線方法及び方式 | |
| JP3076269B2 (ja) | 自動配線方法 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JP2713969B2 (ja) | 自動配線パターン設定方式 | |
| JPS62100870A (ja) | 自動配線方式 | |
| JPS6386597A (ja) | プリント配線板におけるパタ−ンの自動配線処理方法 | |
| JPH0652532B2 (ja) | Cadによる回路基板の配線経路探索方法 | |
| JPH09305782A (ja) | 電子組版装置のレイアウト方法及び電子組版装置並びに記録媒体 | |
| JPS6172364A (ja) | 配線自動設計方式 | |
| JPH0789357B2 (ja) | 自動配線処理機能を用いた未配線区間表示装置 | |
| JPS62209890A (ja) | 自動配線方法 | |
| JPS62286300A (ja) | 組立て情報生成方式 |