JPH0458903B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は製品の表面欠陥を光学的に高速度で検
査することができる表面欠陥検査方法に関するも
のである。

（従来の技術） 従来の板ガラスや鋼板等の表面欠陥の自動検査
方法としては、第３図に示すように製品の移動方
向に対して垂直方向にスチヤンされたライン像を
レンズ５０によりCCDラインセンサ５１上に結
像させてその出力信号をＡ／Ｄ変換回路５２によ
り２値化し、これをクロツク信号発生器５３から
のクロツク信号とアンド回路５４で結んで出力す
るとともに、ロータリエンコーダ５５等により欠
陥の位置情報を出力して両信号を同時にRAM５
６に取り込ませた後にマイクロコンピユータ５７
で演算処理し、良否を判別させる方法が普通であ
つた。ところがこのようなCCDラインセンサ５
１のビツト数は検査精度及び検査視野の点から近
年では1024〜5000ビツトのものが使用されている
ので、RAM５６の各行には第４図に示されるよ
うにスキヤン毎に1024〜5000ビツトの欠陥ビツト
情報と欠陥の位置情報が取り込まれることとな
り、情報量が膨大なものとなつて通常のマイクロ
コンピユータでは処理時間がかかり過ぎ、工場で
のオンライン検査に使用するには大型で処理能力
の大きい高価なコンピユータを用いざるを得ない
問題があつた。

（発明が解決しようとする問題点） 本発明は上記のような従来の問題点を解決し、
通常のマイクロコンピユータを用いて、検査精度
の低下や検査視野の減少を生じさせることなく製
品の表面欠陥を高速度でオンライン検査すること
ができる表面欠陥検査方法を目的として完成され
たものである。

（問題点を解決するための手段） 本発明は製品の移動方向に対して垂直方向のラ
イン像をCCDラインセンサ上に結像させてその
出力信号をＡ／Ｄ変換回路により２値化した後パ
ルス化し、欠陥パルスの発生の都度最初のパルス
の立ち上がりから欠陥許容値を包含するに十分な
ビツト数のゲート信号を発生させて３個のゲート
を同時に開き、第１のゲートからは欠陥ビツト情
報を、第２のゲートからは製品の幅方向の位置情
報を、第３のゲートからは製品の移動方向の位置
情報をそれぞれRAMに取り込ませた後に演算処
理することを特徴とするものである。

（実施例） 次に本発明を第１図及び第２図により詳細に説
明すると、１は検査される板状の製品であり矢印
方向に一定速度で移動されるものである。２はカ
メラの結像レンズであり、製品１の移動方向に対
して垂直方向のライン像をCCDラインセンサ３
上に結像させる。このCCDラインセンサ３によ
り得られたアナログビデオ信号はＡ／Ｄ変換回路
４により２値化された後、クロツク信号発生器５
から発生されるCCD駆動用のクロツク信号とア
ンド回路６により結合されてパルス化されること
は従来の方法と同様である。しかし従来方法にお
いては第４図に示すようにCCDラインセンサ３
の全ビツトにわたる情報を欠陥ビツト情報として
そのままRAMに取り込んでいたのに対して、本
発明では第２図に示すようにRAMに取り込まれ
る欠陥ビツト情報は大幅に減少させてある。この
理由は次のとおりである。

即ち、一般に製品の外観上の欠陥は重欠陥と軽
欠陥とに区別され、重欠陥は品質特性に致命的な
影響を及ぼす欠陥と、大きさが欠陥許容値を越え
る欠陥であり、軽欠陥は大きさが欠陥許容値以下
であつても数がその種類毎に定められた許容個数
を越える欠陥である。従つて、RAMへ取り込ん
で演算処理すべき欠陥ビツト情報は上記の欠陥許
容値を包含するに必要かつ十分なビツト数を持て
ば十分であり、この欠陥許容値を越える欠陥ビツ
ト情報は一律に重欠陥を表すものとして処理され
てしまうのであるからRAMに取り込む意味が乏
しいことになる。但し、１本のライン像に複数の
軽欠陥が存在することがあるので、欠陥の個数は
正確にカウントする必要がある。

そこで本発明ではアンド回路６から欠陥パルス
が発生する都度、単安定回路７により最初のパル
スの立ち上がりから上記の欠陥許容値を包含する
に必要かつ十分なビツト数のゲート信号を発生さ
せ、３個のゲート８，９，１０をゲート信号のビ
ツト数だけ同時に開かせる。そして第１のゲート
８からは欠陥ビツト情報をRAM１１へ送り、第
２のゲート９からは製品の幅方向の位置情報を、
第３のゲート１０からは製品の移動方向の位置情
報をそれぞれRAM１１へ送る。この製品の幅方
向の位置情報はCCD駆動用のクロツク信号を分
周回路１２で例えば1/64に分周させたうえカウン
タ１３で計数して製品１の幅方向を１６程度に区
分し、その第何番目の区分に欠陥が存在するかを
示すものである。また製品の移動方向の位置情報
はCCDラインセンサのスキヤンスタートパルス
発生器１４からのスタートパルスを分周回路１５
により必要に応じて分周し、カウンタ１６で計数
して欠陥が第何回目あたりのスキヤンの際に検出
されたかを示す。このようにしてRAM１１へ取
り込ませる各情報のビツト数は、通常欠陥許容値
の大きさはCCDラインセンサの全ビツト数の1/2
０以下であるので、例えば2048ビツトのCCDライ
ンセンサ３を使用したときには欠陥ビツト情報に
ついては128ビツトとすれば十分であり、また幅
方向の位置情報は16区分とすれば２進数で４ビツ
ト、移動方向の位置情報も10ビツト取れば十分で
あるから全部で142ビツトで済むこととなる。従
つてRAM１１へ取り込ませる情報のビツト数は
従来方法に比較して7/100程度となり、マイクロ
コンピユータ１７によつても十分に高速度で演算
処理して良否の判別を行わせることが可能とな
る。なお、１つのライン像の複数個所で欠陥パル
スが発生したときにはその都度情報の取り込みが
行われることは言うまでもない。また本発明は板
状の製品だけはなく、円形の製品の検査にもその
まま利用できるものである。

（発明の効果） 本発明は以上の説明からも明らかなように、
RAMへ取り込ませる情報のビツト数を従来法に
比較して大幅に減少させることができたので、通
常のマイクロコンピユータによつても工場のオン
ライン検査に十分利用できる速度で演算処理を行
わせることができ、しかも検査精度や検査視野の
点では従来法と何等変わるところのないものであ
る。よつて本発明は従来のこの種の表面欠陥検査
方法の問題点を解消したものとして、産業の発展
に寄与するところは極めて大きいものである。

【図面の簡単な説明】

第１図は本発明の実施に用いられる回路の一例
を示すブロツク図、第２図はRAMの１行に対す
るビツト情報の割付け例を示す図、第３図は従来
法の実施に用いられる回路を示すブロツク図、第
４図はそのRAMへのビツト情報の割付け例を示
す図である。 ３……CCDラインセンサ、４……Ａ／Ｄ変換
回路、８……第１のゲート、９……第２のゲー
ト、１０……第３のゲート、１１……RAM。

Claims (1)

【特許請求の範囲】
1. １ 製品の移動方向に対して垂直方向のライン像
   をCCDラインセンサ上に結像させてその出力信
   号をＡ／Ｄ変換回路により２値化した後パルス化
   し、欠陥パルスの発生の都度最初のパルスの立ち
   上がりから欠陥許容値を包含するに十分なビツト
   数のゲート信号を発生させて３個のゲートを同時
   に開き、第１のゲートからは欠陥ビツト情報を、
   第２のゲートからは製品の幅方向の位置情報を、
   第３のゲートからは製品の移動方向の位置情報を
   それぞれRAMに取り込ませた後に演算処理する
   ことを特徴とする表面欠陥検査方法。