Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0465518B2 - - Google Patents
[go: Go Back, main page]

JPH0465518B2 - - Google Patents

Info

Publication number
JPH0465518B2
JPH0465518B2 JP1161257A JP16125789A JPH0465518B2 JP H0465518 B2 JPH0465518 B2 JP H0465518B2 JP 1161257 A JP1161257 A JP 1161257A JP 16125789 A JP16125789 A JP 16125789A JP H0465518 B2 JPH0465518 B2 JP H0465518B2
Authority
JP
Japan
Prior art keywords
dimming
signal
load
converter
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1161257A
Other languages
Japanese (ja)
Other versions
JPH0329295A (en
Inventor
Toshio Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1161257A priority Critical patent/JPH0329295A/en
Publication of JPH0329295A publication Critical patent/JPH0329295A/en
Publication of JPH0465518B2 publication Critical patent/JPH0465518B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、舞台やスタジオなどで複数の照明負
荷を調光制御する際に好適に実施される調光装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a light control device that is suitably implemented when controlling the light intensity of a plurality of lighting loads on a stage, a studio, or the like.

従来の技術 第9図は、従来の調光装置の基本的構成を示す
ブロツク図である。操作制御部1は、複数の調光
負荷5を調光制御するための操作部であり、操作
制御部1からの調光制御出力は、調光インタフエ
イス2を介して調光負荷5に与えられる。調光負
荷5は、調光器3と照明負荷4とで構成される。
調光器3は、前記調光制御出力に対応する電圧を
照明負荷4に印加し、これによつて調光動作が行
われる。
Prior Art FIG. 9 is a block diagram showing the basic configuration of a conventional light control device. The operation control section 1 is an operation section for controlling the dimming of a plurality of dimming loads 5, and the dimming control output from the operation control section 1 is given to the dimming loads 5 via the dimming interface 2. It will be done. The dimming load 5 is composed of a dimmer 3 and a lighting load 4.
The dimmer 3 applies a voltage corresponding to the dimming control output to the lighting load 4, thereby performing a dimming operation.

第2図は操作制御部1の基本的構成を示すブロ
ツク図であり、後述する実施例とに共用する。照
明レベル設定部10は、たとえばフエーダと呼ば
れるポテンシヨメータであり、各調光器の調光の
レベルを予め設定しておくところである。照明シ
ーン指定部11は、たとえばテンキースイツチな
どで構成され、シーン番号などの入力を行う。照
明再生部12は、たとえばクロスフエーダなどで
構成され、予め記憶されているシーンを再生する
ための操作部である。照明レベル設定部10およ
び照明再生部12は、アナログ/デジタル変換器
(以下、A/D変換器)15を介してラインl1
に接続され、照明シーン指定部11は入出力回路
16を介してラインl1に接続される。
FIG. 2 is a block diagram showing the basic configuration of the operation control section 1, and is shared with the embodiments described later. The illumination level setting section 10 is, for example, a potentiometer called a fader, and is used to preset the dimming level of each dimmer. The lighting scene specifying section 11 is composed of, for example, a numeric keypad switch, and inputs a scene number and the like. The illumination reproduction unit 12 is an operation unit configured with, for example, a cross fader, and is used to reproduce scenes stored in advance. The illumination level setting section 10 and the illumination reproducing section 12 are connected to a line l1 via an analog/digital converter (hereinafter referred to as an A/D converter) 15
The illumination scene specifying section 11 is connected to the line l1 via an input/output circuit 16.

記憶部13は、調光制御のためのプログラムな
どを記憶するROM(リードオンリメモリ)や演
算のためのRAM(ランダムアクセスメモリ)な
どで構成され、RAMには調光データとして、各
調光負荷毎の調光レベルデータやフエード時間デ
ータなどが記憶されている。制御部14は、たと
えばマイクロコンピユータなどで構成され、操作
制御部1全体の電気的制御を行う。たとえば照明
レベル設定部10において設定された調光レベル
を照明シーン指定部11によつて指定されたシー
ン番号に対応付けて記憶部13に記憶させてお
き、照明再生部12のクロスフエーダなどによつ
て各シーンを再生する。
The storage unit 13 is composed of a ROM (read-only memory) for storing programs for dimming control, a RAM (random access memory) for calculations, etc., and the RAM stores each dimming load as dimming data. Dimming level data, fade time data, etc. are stored for each time. The control section 14 is composed of, for example, a microcomputer, and electrically controls the entire operation control section 1 . For example, the dimming level set in the lighting level setting section 10 is stored in the storage section 13 in association with the scene number specified by the lighting scene specifying section 11, and then the dimming level set in the lighting level setting section 10 is stored in the storage section 13 in association with the scene number specified by the lighting scene specifying section 11. Play each scene.

調光データ出力部17は、調光制御のためのア
ナログ信号を時分割伝送するものである。調光デ
ータ出力部17の基本的構成が第4図に示されて
いる。調光データ出力部17は、バツフアメモリ
18と、アドレス発生器19と、デジタル/アナ
ログ変換器(以下、D/A変換器)20と、パラ
レル/シリアル変換器(以下、P/S変換器)2
1と、増幅器23aとを含んで構成される。ライ
ンl1から与えられる調光負荷毎の調光レベル信
号は、バツフアメモリ18に一時的に記憶され、
アドレス発生器19からのアドレス信号ADiによ
つて時分割で読出されてD/A変換器20に与え
られる。D/A変換器20によつてアドレス値に
変換された調光レベル信号は、ラインl2を介し
て調光インタフエイス2に与えられる。
The dimming data output section 17 transmits analog signals for controlling dimming in a time-division manner. The basic configuration of the dimming data output section 17 is shown in FIG. The dimming data output section 17 includes a buffer memory 18, an address generator 19, a digital/analog converter (hereinafter referred to as a D/A converter) 20, and a parallel/serial converter (hereinafter referred to as a P/S converter) 2.
1 and an amplifier 23a. The dimming level signal for each dimming load applied from the line l1 is temporarily stored in the buffer memory 18,
The address signal ADi from the address generator 19 is read out in a time-division manner and applied to the D/A converter 20. The dimming level signal converted into an address value by the D/A converter 20 is applied to the dimming interface 2 via line l2.

また、アドレス発生器19からのアドレス信号
は、P/S変換器21によつてシリアルデータに
変換され、ラインl3を介して調光インタフエイ
ス2に与えられる。第5図は、アドレス発生器1
9の基本的構成を示すブロツク図である。アドレ
ス発生器19は、カウンタ24と、クロツク発生
回路25とを含んで構成される。クロツク発生回
路25からのクロツク信号は、カウンタ24およ
びP/S変換器21に与えられる。カウンタ24
は、「1」から順次カウントアツプしてゆき、調
光負荷の数に達するとリセツトされる。カウンタ
24からの計数値すなわちアドレス信号ADiは、
バツフアメモリ18およびP/S変換器21に与
えられる。P/S変換器21は、クロツク発生回
路25からのクロツク信号に応答して、アドレス
信号ADiをシリアルデータに変換してラインl3
に出力する。
Further, the address signal from the address generator 19 is converted into serial data by the P/S converter 21, and is applied to the dimming interface 2 via the line l3. FIG. 5 shows the address generator 1
FIG. 9 is a block diagram showing the basic configuration of the device. Address generator 19 includes a counter 24 and a clock generation circuit 25. A clock signal from clock generation circuit 25 is applied to counter 24 and P/S converter 21. counter 24
is counted up sequentially from "1" and is reset when it reaches the number of dimming loads. The count value from the counter 24, that is, the address signal ADi is
The signal is applied to buffer memory 18 and P/S converter 21. The P/S converter 21 converts the address signal ADi into serial data in response to the clock signal from the clock generation circuit 25, and outputs the serial data on the line l3.
Output to.

調光インタフエイス2は、第4図に示すよう
に、増幅器23bと、シリアル/パラレル変換器
(以下、S/P変換器)26と、マルチプレクサ
27と、信号保持回路28とを含んで構成され
る。ラインl3を介して与えられるアドレス信号
ADiは、S/P変換器26によつてパラレルデー
タに変換されてマルチプレクサ27に与えられ
る。マルチプレクサ27は、アドレス信号に基づ
いてスイツチSW1〜SWNを順次閉じてゆき、
ラインl2を介して与えられる調光レベル信号を
ホールド回路H1〜HNに与える。ホールド回路
Hiは、コンデンサCiと増幅器APiとで構成され
る。マルチプレクサ27から与えられる調光レベ
ル信号としての電圧は、コンデンサCiに充電さ
れ、増幅器APiを介して各調光負荷毎に与えられ
る。増幅器APiの入力抵抗は高く設定され、コン
デンサCiの放電は起こらず、電位のみが出力され
る。このようにして調光インタフエイス2からの
各調光レベル信号によつて調光器3は対応する電
圧を照明負荷4に印加し、これによつて調光動作
が行われる。
As shown in FIG. 4, the dimming interface 2 includes an amplifier 23b, a serial/parallel converter (hereinafter referred to as an S/P converter) 26, a multiplexer 27, and a signal holding circuit 28. Ru. Address signal provided via line l3
ADi is converted into parallel data by the S/P converter 26 and provided to the multiplexer 27. The multiplexer 27 sequentially closes the switches SW1 to SWN based on the address signal,
A dimming level signal applied via line l2 is applied to hold circuits H1 to HN. hold circuit
Hi consists of a capacitor Ci and an amplifier APi. A voltage as a dimming level signal given from the multiplexer 27 is charged in a capacitor Ci, and is given to each dimming load via an amplifier APi. The input resistance of the amplifier APi is set high, and the capacitor Ci does not discharge, and only the potential is output. In this manner, each dimming level signal from the dimming interface 2 causes the dimmer 3 to apply a corresponding voltage to the lighting load 4, thereby performing a dimming operation.

発明が解決しようとする課題 上述の調光装置において、操作制御部1が異常
状態となつた場合、たとえばノイズなどが原因で
制御部14が暴走したりした場合、バツフアメモ
リ18に調光レベル信号が記憶されているため、
異常状態となる直前の調光レベル信号が出力され
続けることになる。また、マルチプレクサ27に
も特定のアドレス信号が出力され続けることにな
り、対応するスイツチが閉じたままとなる。操作
制御部1は異常状態であるために操作不能であ
り、このため操作制御部1の電源を一旦遮断し、
再度電源投入して強制的にリセツトをかけたり、
あるいはバツクアツプ用の操作制御部がある場合
には、そちらに切換えを行うことになる。
Problems to be Solved by the Invention In the above-mentioned light control device, when the operation control unit 1 is in an abnormal state, for example, when the control unit 14 goes out of control due to noise etc., the light control level signal is stored in the buffer memory 18. Because it is remembered,
The dimming level signal immediately before the abnormal state will continue to be output. Further, the specific address signal continues to be output to the multiplexer 27, and the corresponding switch remains closed. The operation control unit 1 is in an abnormal state and cannot be operated, so the power to the operation control unit 1 is temporarily cut off.
Turn on the power again and force a reset, or
Alternatively, if there is an operation control section for backup, switching to that section will be performed.

このリセツト時あるいは切換時において、上述
のようにマルチプレクサ27においては特定のス
イツチが閉じたままであるために、そのスイツチ
に接続されているホールド回路に充電されている
電圧が放電されてしまい、一瞬あるいはしばらく
の間、一部の照明が消えてしまうことになる。こ
のことは、舞台公演などの本番中においては重大
な問題となる。
During this reset or switching, as mentioned above, in the multiplexer 27, a specific switch remains closed, so the voltage charged in the hold circuit connected to that switch is discharged momentarily or Some lights will be turned off for a while. This becomes a serious problem during performances such as stage performances.

本発明の目的は、調光装置が異常状態になつた
場合に、異常状態からの回復までの期間、照明が
消えることのないようにすることができる調光装
置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a light control device that can prevent illumination from turning off even when the light control device enters an abnormal state until the light control device recovers from the abnormal state.

課題を解決するための手段 本発明は、複数の調光負荷毎の調光レベル信号
を信号ラインに出力し、かつ各調光負荷毎の識別
信号を出力する調光制御手段と、 前記識別信号に基づいて、各調光負荷を選択的
に前記信号ラインに接続する選択接続手段と、 選択接続手段と各調光負荷との間に予め設けら
れ、調光レベル信号を保持する複数の信号保持手
段と、 前記調光制御手段の異常時に、選択接続手段に
おいて信号ラインをいずれの調光負荷とも遮断さ
せる遮断信号を出力する遮断信号発生手段とを含
むことを特徴とする調光装置である。
Means for Solving the Problems The present invention provides a dimming control means that outputs a dimming level signal for each of a plurality of dimming loads to a signal line and outputs an identification signal for each dimming load, and the identification signal. selective connection means for selectively connecting each dimming load to the signal line based on the above; and a plurality of signal holding devices provided in advance between the selective connection means and each dimming load and holding dimming level signals. and a cutoff signal generating means for outputting a cutoff signal to cut off the signal line from any dimming load in the selective connection means when the dimming control means is abnormal.

作 用 本発明に従えば、調光制御手段は複数の調光負
荷毎の調光レベル信号を信号ラインに出力し、か
つ各調光負荷毎の識別信号を強くする。選択接続
手段は、調光制御手段からの識別信号に基づい
て、調光負荷を選択的に前記信号ラインに接続す
る。選択接続手段と各調光負荷との間には、複数
の信号保持手段が設けられており、信号保持手段
は調光制御手段からの調光レベル信号を保持す
る。この信号保持手段によつて保持された調光レ
ベル信号によつて各調光負荷は調光制御される。
遮断信号発生手段は、前記調光制御手段の異常時
に、前記選択接続手段において信号ラインをいず
れの調光負荷とも遮断させるための遮断信号を出
力する。
Effect According to the present invention, the dimming control means outputs the dimming level signal for each of the plurality of dimming loads to the signal line, and strengthens the identification signal for each dimming load. The selective connection means selectively connects the dimming load to the signal line based on the identification signal from the dimming control means. A plurality of signal holding means are provided between the selection connection means and each dimming load, and the signal holding means holds the dimming level signal from the dimming control means. Each dimming load is dimmed and controlled by the dimming level signal held by this signal holding means.
The cutoff signal generating means outputs a cutoff signal for cutting off the signal line from any dimming load in the selective connection means when the dimming control means is abnormal.

前記調光制御手段が異常状態になると、遮断信
号発生手段からの遮断信号は選択接続手段に与え
られ、いずれの調光負荷も信号ラインから遮断さ
れることになり、異常状態になる直前の調光レベ
ル信号が信号保持手段に保持される。この保持さ
れている調光レベル信号によつて各調光負荷は調
光制御される。したがつて調光制御手段を異常状
態から正常状態に回復させるために、たとえば電
源を遮断したり、バツクアツプ用の調光制御手段
に切換えたとしても、照明負荷は消えることな
く、異常状態になる直前の調光レベルで制御され
ることになる。
When the dimming control means enters an abnormal state, a cutoff signal from the cutoff signal generation means is given to the selection connection means, and all dimming loads are cut off from the signal line, so that the dimming control means immediately before entering the abnormal state is The optical level signal is held in the signal holding means. Each dimming load is controlled to be dimmed by this held dimming level signal. Therefore, even if the power is cut off or switched to a backup dimming control means in order to restore the dimming control means from an abnormal state to a normal state, the lighting load will not go out and will remain in an abnormal state. It will be controlled based on the previous dimming level.

実施例 第1図は、本発明の第1実施例である調光装置
の基本的構成を示すブロツク図である。調光制御
手段である操作制御部31は複数の調光負荷35
を調光制御するための操作部であり、操作制御部
31からの調光制御出力は切換スイツチ37およ
び調光インタフエイス32を介して調光負荷35
に与えられる。調光負荷35は、調光器33と照
明負荷34とで構成される。調光器33は、前記
調光制御出力に対応する電圧を照明負荷34に印
加し、これによつて調光動作が行われる。遮断信
号発生回路36は、後述する遮断信号を発生させ
る回路であり、操作制御部31の異常時におい
て、切換スイツチ37を切換えることによつて遮
断信号発生回路36からの遮断信号が調光インタ
フエイス32に与えられる。操作制御部31およ
び遮断信号発生回路36は、交流電源39によつ
て電力付勢される。
Embodiment FIG. 1 is a block diagram showing the basic configuration of a light control device according to a first embodiment of the present invention. The operation control unit 31, which is a dimming control means, controls a plurality of dimming loads 35.
The dimming control output from the operation control unit 31 is transmitted to the dimming load 35 via the changeover switch 37 and the dimming interface 32.
given to. The dimming load 35 is composed of a dimmer 33 and a lighting load 34. The dimmer 33 applies a voltage corresponding to the dimming control output to the lighting load 34, thereby performing a dimming operation. The cutoff signal generation circuit 36 is a circuit that generates a cutoff signal, which will be described later. When the operation control section 31 is abnormal, the cutoff signal from the cutoff signal generation circuit 36 is switched to the dimming interface by switching the changeover switch 37. Given to 32. The operation control unit 31 and the cutoff signal generation circuit 36 are powered by an AC power source 39.

第2図は、操作制御部31の基本的構成を示す
ブロツク図である。照明レベル設定部10は、た
とえばフエーダと呼ばれるポテンシヨメータであ
り、各調光器の調光レベルを予め設定しておくと
ころである。照明シーン指定部11は、たとえば
テンキースイツチなどで構成され、シーン番号な
どの入力を行う。照明再生部12は、たとえばク
ロスフエーダなどで構成され、予め記憶されてい
るシーンを再生するための操作部である。照明レ
ベル設定部10および照明再生部12は、アナロ
グ/デジタル変換器(以下、A/D変換器)15
を介してラインl1に接続され、照明シーン指定
部11は入出力回路16を介してラインl1に接
続される。
FIG. 2 is a block diagram showing the basic configuration of the operation control section 31. As shown in FIG. The illumination level setting section 10 is, for example, a potentiometer called a fader, and is used to preset the dimming level of each dimmer. The lighting scene specifying section 11 is composed of, for example, a numeric keypad switch, and inputs a scene number and the like. The illumination reproduction unit 12 is an operation unit configured with, for example, a cross fader, and is used to reproduce scenes stored in advance. The illumination level setting section 10 and the illumination reproduction section 12 include an analog/digital converter (hereinafter referred to as an A/D converter) 15
The illumination scene specifying section 11 is connected to the line l1 via an input/output circuit 16.

記憶部13は、調光制御のためのプログラムな
どを記憶するROM(リードオンリメモリ)や演
算のためのRAM(ランダムアスセスメモリ)な
どで構成され、RAMには調光データとして、各
調光負荷毎の調光レベルデータやフエード時間デ
ータなどが記憶されている。制御部14は、たと
えばマイクロコンピユータなどで構成され、操作
制御部31全体の電気的制御を行う。たとえば照
明レベル設定部10において設定された調光レベ
ルを、照明シーン指定部11によつて指定された
シーン番号に対応付けて記憶部13に記憶させて
おき、照明再生部12のクロスフエーダによつて
各シーンを再生する。調光データ出力部17は、
調光制御のためのアナログ信号を時分割伝送す
る。
The storage unit 13 is composed of a ROM (read-only memory) for storing programs for dimming control, a RAM (random access memory) for calculations, etc., and the RAM stores each dimming load as dimming data. Dimming level data, fade time data, etc. are stored for each time. The control unit 14 is composed of, for example, a microcomputer, and performs electrical control of the entire operation control unit 31. For example, the dimming level set in the lighting level setting section 10 is stored in the storage section 13 in association with the scene number specified by the lighting scene specifying section 11, and the dimming level is stored in the storage section 13 in association with the scene number specified by the lighting scene specifying section 11, and then Play each scene. The dimming data output section 17 is
Analog signals for dimming control are transmitted in a time-division manner.

第3図は遮断信号発生手段である遮断信号発生
回路36の構成を示すブロツク図である。遮断信
号発生回路36は、後述する調光インタフエイス
32のマルチプレクサ27をいずれの調光負荷と
も遮断させるための遮断信号を出力する。遮断信
号発生回路36は、アドレス設定回路41と、ク
ロツク発生回路42と、P/S変換器43と、直
流電源回路44とを含んで構成される。アドレス
設定回路41は、デイツプスイツチDS1〜DSM
と、各デイツプスイツチとP/S変換器43との
間にそれぞれ接続される抵抗R1〜RMとで構成
される。デイツプスイツチDS1〜DSMの開閉状
態によつて、異なるアドレスが設定される。アド
レス設定回路41から出力される遮断信号として
のアドレス信号ADDは、P/S変換器43によ
つてシリアルデータに変換され、クロツク発生回
路42からのクロツク信号に基づいて切換スイツ
チ37に与えられる。遮断信号発生回路36は、
直流電源回路44からの電圧VCCによつて電力付
勢される。
FIG. 3 is a block diagram showing the configuration of a cut-off signal generating circuit 36 which is a cut-off signal generating means. The cutoff signal generation circuit 36 outputs a cutoff signal for cutting off the multiplexer 27 of the dimming interface 32, which will be described later, from any dimming load. The cutoff signal generation circuit 36 includes an address setting circuit 41, a clock generation circuit 42, a P/S converter 43, and a DC power supply circuit 44. The address setting circuit 41 includes deep switches DS1 to DSM.
and resistors R1 to RM connected between each dip switch and the P/S converter 43, respectively. Different addresses are set depending on the open/closed states of the deep switches DS1 to DSM. The address signal ADD as a cutoff signal outputted from the address setting circuit 41 is converted into serial data by the P/S converter 43 and applied to the changeover switch 37 based on the clock signal from the clock generation circuit 42. The cutoff signal generation circuit 36 is
It is powered by voltage V CC from DC power supply circuit 44 .

第4図は、調光データ出力部17および調光イ
ンタフエイス32の構成を示すブロツク図であ
る。調光データ出力部17は、バツフアメモリ1
8と、アドレス発生器19と、デジタル/アナロ
グ変換器(以下、D/A変換器)20と、パラレ
ル/シリアル変換器(以下、P/S変換器)21
と、増幅器23aとを含んで構成される。ライン
l1から与えられる調光負荷毎の調光レベル信号
は、バツフアメモリ18に一時的に記憶され、第
6図に示すようにアドレス発生器19からの識別
信号としてのアドレス信号ADiによつて時分割で
読出されてD/A変換器20に与えられる。D/
A変換器20によつてアナログ値に変換された調
光レベル信号は、ラインl2を介して調光インタ
フエイス32に与えられる。
FIG. 4 is a block diagram showing the configuration of the dimming data output section 17 and the dimming interface 32. The dimming data output section 17 is connected to the buffer memory 1.
8, an address generator 19, a digital/analog converter (hereinafter referred to as a D/A converter) 20, and a parallel/serial converter (hereinafter referred to as a P/S converter) 21
and an amplifier 23a. The dimming level signal for each dimming load applied from the line l1 is temporarily stored in the buffer memory 18, and is time-divided by the address signal ADi as an identification signal from the address generator 19 as shown in FIG. is read out and applied to the D/A converter 20. D/
The dimming level signal converted into an analog value by the A converter 20 is provided to the dimming interface 32 via line l2.

またアドレス発生器19からのアドレス信号
ADiは、P/S変換器21によつてシリアルデー
タに変換され、ラインl3を介して調光インタフ
エイス32に与えられる。第5図は、アドレス発
生器19の基本的構成を示すブロツク図である。
アドレス発生器19は、カウンタ24とクロツク
発生回路25とを含んで構成される。クロツク発
生回路25からのクロツク信号は、P/S変換器
21およびカウンタ24に与えられる。カウンタ
24は、「1」から順次カウントアツプしてゆき、
調光負荷の数、本実施例においては「N」に達す
るとリセツトされる。カウンタ24からの計数値
すなわちアドレス信号ADiは、バツフアメモリ1
8およびP/S変換器21に与えられる。P/S
変換器21は、クロツク発生回路25からのクロ
ツク信号に応答してアドレス信号ADiをシリアル
データに変換してラインl3に出力する。
Also, the address signal from the address generator 19
ADi is converted into serial data by the P/S converter 21 and provided to the dimming interface 32 via line l3. FIG. 5 is a block diagram showing the basic configuration of address generator 19.
Address generator 19 includes a counter 24 and a clock generation circuit 25. A clock signal from clock generation circuit 25 is applied to P/S converter 21 and counter 24. The counter 24 sequentially counts up from "1",
When the number of dimming loads reaches "N" in this embodiment, it is reset. The count value from the counter 24, that is, the address signal ADi is the buffer memory 1.
8 and P/S converter 21. P/S
Converter 21 converts address signal ADi into serial data in response to a clock signal from clock generation circuit 25, and outputs the serial data to line 13.

調光インタフエイス32は、第4図に示すよう
に、増幅器23bと、シリアル/パラレル変換器
(以下、S/P変換器)26と、選択接続手段で
あるマルチプレクサ27と、信号保持手段である
信号保持回路28とを含んで構成される。ライン
l3を介して与えられるアドレス信号ADiは、
S/P変換器26によつてパラレルデータに変換
され、マルチプレクサ27に与えられる。マルチ
プレクサ27はアドレス信号ADiに基づいて、ス
イツチSW1〜SWNを順次閉じてゆき、ライン
l2を介して与えられる調光レベル信号をホール
ド回路H1〜HNに与える。ホールド回路Hiは、
コンデンサCiと増幅器APiとで構成される。マル
チプレクサ27から与えられる調光レベル信号で
ある電圧は、コンデンサCiに充電され、増幅器
APiを介して各調光負荷毎に与えられる。増幅器
APiの入力抵抗は高く設定されており、コンデン
サCiの放電は起こらず、電位のみが出力される。
このようにして調光インタフエイス32からの調
光レベル信号によつて、調光器33は対応する電
圧を照明負荷34に印加し、これによつて調光動
作が行われる。
As shown in FIG. 4, the dimming interface 32 includes an amplifier 23b, a serial/parallel converter (hereinafter referred to as an S/P converter) 26, a multiplexer 27 as a selective connection means, and a signal holding means. The signal holding circuit 28 is configured to include the signal holding circuit 28. The address signal ADi applied via line l3 is
It is converted into parallel data by the S/P converter 26 and provided to the multiplexer 27. The multiplexer 27 sequentially closes the switches SW1 to SWN based on the address signal ADi, and applies the dimming level signal applied via the line l2 to the hold circuits H1 to HN. Hold circuit Hi is
It consists of a capacitor Ci and an amplifier APi. The voltage that is the dimming level signal given from the multiplexer 27 is charged to the capacitor Ci, and the voltage is applied to the amplifier.
It is given to each dimming load via APi. amplifier
The input resistance of APi is set high, so the capacitor Ci does not discharge, and only the potential is output.
In this manner, depending on the dimming level signal from the dimming interface 32, the dimmer 33 applies a corresponding voltage to the lighting load 34, thereby performing a dimming operation.

上述のような構成の調光装置において、操作制
御部31の制御部14が異常状態になると、切換
スイツチ37を切換えて遮断信号発生回路36の
出力を調光インタフエイス32に与えるようにす
る。遮断信号発生回路36のアドレス設定回路4
1によつて設定されるアドレス信号ADDは、調
光負荷の数「N」よりも大きな数値、たとえば
「N+1」である。前記アドレス信号ADDが調光
インタフエイス32のマルチプレクサ27に与え
られることによつて、マルチプレクサ27におい
てはスイツチSW1〜SWNのいずれも開いた状
態となり、ホールド回路H1〜HNに充電されて
いる電圧はそのまま保持される。これによつて調
光インタフエイス32は、切換スイツチ37を切
換える直前の電圧を調光負荷35に与え続けるこ
とになる。したがつて操作制御部31の故障を修
理する間、あるいはバツクアツプ用の操作制御部
に切換えたときなどでも、照明が消えることはな
い。
In the light control device configured as described above, when the control section 14 of the operation control section 31 becomes abnormal, the changeover switch 37 is changed over so that the output of the cutoff signal generation circuit 36 is applied to the light control interface 32. Address setting circuit 4 of cutoff signal generation circuit 36
The address signal ADD set by 1 is a value larger than the number of dimming loads "N", for example "N+1". By applying the address signal ADD to the multiplexer 27 of the dimming interface 32, all of the switches SW1 to SWN are opened in the multiplexer 27, and the voltages charged in the hold circuits H1 to HN remain unchanged. Retained. As a result, the dimming interface 32 continues to apply the voltage immediately before switching the changeover switch 37 to the dimming load 35. Therefore, even when a failure in the operation control section 31 is being repaired or when switching to the operation control section for backup, the illumination will not go out.

以上のように本実施例によれば、操作制御部3
1が異常になつたときに遮断信号発生回路36か
らの出力を調光インタフエイス32に与えること
によつて、信号保持回路28に保持されている電
圧は、そのまま保持され続けることになり、操作
制御部31の電源を切つた場合でも、照明が消え
ることはない。これによつて、舞台演劇などの公
演において支障を来さないようにすることができ
る。
As described above, according to this embodiment, the operation control unit 3
1 becomes abnormal, by giving the output from the cutoff signal generation circuit 36 to the dimming interface 32, the voltage held in the signal holding circuit 28 will continue to be held as it is, and the operation Even if the power to the control unit 31 is turned off, the illumination will not go out. This makes it possible to avoid any hindrance in performances such as stage plays.

第7図は、本発明の第2実施例を示すブロツク
図である。本実施例の前述の第1実施例と類似し
ているので、対応する構成には同一の参照符号を
付す。本実施例の特徴は、操作制御部31の異常
状態を検出する異常状態検出回路38を設け、異
常状態検出回路38の検出信号によつて自動的に
切換スイツチ37を切換えるようにしたことであ
る。第8図は、異常状態検出回路38の構成を示
すブロツク図である。異常状態検出回路38は、
たとえばウオツチドツクタイマ回路であり、リト
リガブルワンシヨツトマルチバイブレータ46,
47で構成される。マルチバイブレータ46,4
7には、それぞれ電圧VCCが供給される。
FIG. 7 is a block diagram showing a second embodiment of the present invention. Since this embodiment is similar to the above-described first embodiment, corresponding components are given the same reference numerals. The feature of this embodiment is that an abnormal state detection circuit 38 is provided to detect an abnormal state of the operation control section 31, and the changeover switch 37 is automatically switched based on the detection signal of the abnormal state detection circuit 38. . FIG. 8 is a block diagram showing the configuration of the abnormal state detection circuit 38. The abnormal state detection circuit 38 is
For example, a watchdog timer circuit, a retriggerable one-shot multivibrator 46,
Consists of 47. Multi vibrator 46,4
7 are each supplied with a voltage V CC .

マルチバイブレータ46には、制御部14から
のクロツク信号が与えられている。このクロツク
信号が一定期間入力されなくなると、マルチバイ
ブレータ46のQ出力S1は反転し、この反転信
号が切換スイツチ37に与えられて切換え動作が
行われる。また、マルチバイブレータ46のQ出
力S1は、マルチバイブレータ47のCK入力と
され、マルチバイブレータ46のQ出力の反転に
よつてマルチバイブレータ47はパルスS2を出
力する。このパルスS2は制御部14のリセツト
信号として使用される。このとき、前記パルスS
2を遅延させることによつて、切換スイツチ37
の切換え動作が確実に行われた後に前記パルスS
2を制御部14へ与えるようにしてもよい。
The multivibrator 46 is supplied with a clock signal from the control section 14. When this clock signal is not input for a certain period of time, the Q output S1 of the multivibrator 46 is inverted, and this inverted signal is applied to the changeover switch 37 to perform a switching operation. Further, the Q output S1 of the multivibrator 46 is used as the CK input of the multivibrator 47, and by inverting the Q output of the multivibrator 46, the multivibrator 47 outputs a pulse S2. This pulse S2 is used as a reset signal for the control section 14. At this time, the pulse S
2, the transfer switch 37
After the switching operation has been reliably performed, the pulse S
2 may be given to the control unit 14.

本実施例においても前述の第1実施例と同様の
効果がある。さらに、異常状態検出回路38によ
つて異常状態を検出すると、自動的に切換え動作
を行うようにしたので、調光装置の操作性が向上
される。
This embodiment also has the same effects as the first embodiment described above. Further, when an abnormal state is detected by the abnormal state detection circuit 38, the switching operation is automatically performed, so that the operability of the light control device is improved.

発明の効果 以上のように本発明によれば、調光制御手段が
異常状態になつたときは、遮断信号発生手段から
の遮断信号が選択接続手段に与えられ、これによ
つて各調光負荷は信号ラインから遮断され、信号
保持手段からの調光レベル信号によつて調光制御
される。したがつて、調光制御手段を異常状態か
ら正常状態に回復させるための期間において、照
明が消えることが防止される。
Effects of the Invention As described above, according to the present invention, when the dimming control means is in an abnormal state, a cutoff signal from the cutoff signal generation means is given to the selection connection means, thereby controlling each dimming load. is cut off from the signal line, and dimming is controlled by a dimming level signal from the signal holding means. Therefore, the lighting is prevented from turning off during the period for restoring the dimming control means from an abnormal state to a normal state.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実施例の調光装置の基本
的構成を示すブロツク図、第2図は操作制御部3
1の構成を示すブロツク図、第3図は遮断信号発
生回路36の構成を示すブロツク図、第4図は調
光データ出力部17および調光インタフエイス3
2の構成を示すブロツク図、第5図は調光データ
出力部17内のアドレス発生器19の構成を示す
ブロツク図、第6図は調光データ出力部17の動
作を示すタイミングチヤート、第7図は本発明の
第2実施例を示すブロツク図、第8図は異常状態
検出回路38の構成を示すブロツク図、第9図は
従来の調光装置の基本的構成を示すブロツク図で
ある。 14……制御部、17……調光データ出力部、
27……マルチプレクサ、28……信号保持回
路、31……操作制御部、32……調光インタフ
エイス、35……調光負荷、36……遮断信号発
生回路、41……アドレス設定回路、42……ク
ロツク発生回路、43……P/S変換器、44…
…直流電源回路。
FIG. 1 is a block diagram showing the basic configuration of a light control device according to a first embodiment of the present invention, and FIG. 2 is a block diagram showing the operation control unit 3.
3 is a block diagram showing the configuration of the cutoff signal generation circuit 36, and FIG. 4 is a block diagram showing the configuration of the dimming data output section 17 and the dimming interface 3.
2. FIG. 5 is a block diagram showing the configuration of the address generator 19 in the dimming data output section 17. FIG. 6 is a timing chart showing the operation of the dimming data output section 17. FIG. 8 is a block diagram showing the second embodiment of the present invention, FIG. 8 is a block diagram showing the structure of the abnormal state detection circuit 38, and FIG. 9 is a block diagram showing the basic structure of a conventional light control device. 14...Control unit, 17...Dimmer data output unit,
27... Multiplexer, 28... Signal holding circuit, 31... Operation control unit, 32... Dimming interface, 35... Dimming load, 36... Cutoff signal generation circuit, 41... Address setting circuit, 42 ...Clock generation circuit, 43...P/S converter, 44...
...DC power supply circuit.

Claims (1)

【特許請求の範囲】 1 複数の調光負荷毎の調光レベル信号を信号ラ
インに出力し、かつ各調光負荷毎の識別信号を出
力する調光制御手段と、 前記識別信号に基づいて、各調光負荷を選択的
に前記信号ラインに接続する選択接続手段と、 選択接続手段と各調光負荷との間に予め設けら
れ、調光レベル信号を保持する複数の信号保持手
段と、 前記調光制御手段の異常時に、選択接続手段に
おいて信号ラインをいずれの調光負荷とも遮断さ
せる遮断信号を出力する遮断信号発生手段とを含
むことを特徴とする調光装置。
[Scope of Claims] 1. A dimming control means that outputs a dimming level signal for each of a plurality of dimming loads to a signal line, and outputs an identification signal for each dimming load; Based on the identification signal, selective connection means for selectively connecting each dimming load to the signal line; a plurality of signal holding means provided in advance between the selective connection means and each dimming load and holding dimming level signals; A light control device comprising a cutoff signal generating means for outputting a cutoff signal for cutting off a signal line from any light control load in the selective connection means when the light control means is abnormal.
JP1161257A 1989-06-24 1989-06-24 Dimmer device Granted JPH0329295A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1161257A JPH0329295A (en) 1989-06-24 1989-06-24 Dimmer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1161257A JPH0329295A (en) 1989-06-24 1989-06-24 Dimmer device

Publications (2)

Publication Number Publication Date
JPH0329295A JPH0329295A (en) 1991-02-07
JPH0465518B2 true JPH0465518B2 (en) 1992-10-20

Family

ID=15731655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1161257A Granted JPH0329295A (en) 1989-06-24 1989-06-24 Dimmer device

Country Status (1)

Country Link
JP (1) JPH0329295A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024003996A (en) 2022-06-28 2024-01-16 富士フイルムビジネスイノベーション株式会社 image forming system

Also Published As

Publication number Publication date
JPH0329295A (en) 1991-02-07

Similar Documents

Publication Publication Date Title
JPH0465518B2 (en)
GB2351857A (en) Lamp dimmer
JPS62264597A (en) Dimming controller
JP2638019B2 (en) Memory dimmer
KR100275904B1 (en) Apparatus and method for controlling battery charge
JPH0236237Y2 (en)
KR880003087Y1 (en) A control circuit of trideck cassette tape recorder
JPH0757879A (en) Lighting system
KR920007372Y1 (en) Aperture operation maintaining circuit
KR940000245Y1 (en) Malfunction prevention circuit during recording and playback on audio decks
JPH0831580A (en) Dimming apparatus
JPS5910820Y2 (en) Timer signal input/output circuit
JP2821596B2 (en) Video camera equipment
JPH01183094A (en) memory dimmer
JPH0313696U (en)
KR900004183Y1 (en) All mode execution circuit in case of power failure
JPH0677477B2 (en) Dimming control device
JPH0746848B2 (en) Imaging device
JPH0447956B2 (en)
KR950005089Y1 (en) Door auto-control circuit for cdp
JPS63175385A (en) Dimmer device
JPH03145094A (en) Load control system
JPH058560B2 (en)
JPS60116184A (en) Method and device for lighting laser tube
JPS6232596B2 (en)