Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0466386B2 - - Google Patents
[go: Go Back, main page]

JPH0466386B2 - - Google Patents

Info

Publication number
JPH0466386B2
JPH0466386B2 JP61060218A JP6021886A JPH0466386B2 JP H0466386 B2 JPH0466386 B2 JP H0466386B2 JP 61060218 A JP61060218 A JP 61060218A JP 6021886 A JP6021886 A JP 6021886A JP H0466386 B2 JPH0466386 B2 JP H0466386B2
Authority
JP
Japan
Prior art keywords
layer
metallized layer
electrodes
metal
electrical insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61060218A
Other languages
Japanese (ja)
Other versions
JPS62216348A (en
Inventor
Takeshi Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP61060218A priority Critical patent/JPS62216348A/en
Publication of JPS62216348A publication Critical patent/JPS62216348A/en
Publication of JPH0466386B2 publication Critical patent/JPH0466386B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63Vias, e.g. via plugs
    • H10W70/635Through-vias

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は高密度集積回路のような極めて多数の
電極を有する半導体素子を支持するためのセラミ
ツク製の半導体素子用パツケージとその製造法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a semiconductor device package made of ceramic for supporting a semiconductor device having an extremely large number of electrodes, such as a high-density integrated circuit, and a method for manufacturing the same. It is.

(従来の技術) 半導体素子用パツケージの表面には半導体素子
の多数の電極と接続されるためのフインガパター
ンと呼ばれる極めて細い多数の線状の電極や、半
導体素子用パツケージを回路基板と接続するため
の多数の電極などが形成されており、従来はこれ
らの電極はセラミツクグリーンシート上にMo、
W等の高融点の金属を含む導電ペーストを印刷し
焼成する方法によつて形成されていた。ところが
最近の半導体素子の集積度の著しい向上に伴ない
端子数の多いものでは端子数が100個以上の多数
のものあり、しかもその全体の大きさは小型化す
る一方である。この結果電極に要求される寸法精
度は極度に高まり、セラミツクグリーンシートを
焼成する際に不可避的に生ずる不均等な焼成収縮
で要求される電極の寸法精度を満足できず、従来
法によつてはこのような集積度の高い半導体素子
のためのパツケージを製造することが困難となり
つつあつた。
(Prior art) On the surface of the package for semiconductor elements, there are many extremely thin linear electrodes called finger patterns for connecting to the many electrodes of the semiconductor element, and for connecting the package for semiconductor elements to the circuit board. Many electrodes are formed on ceramic green sheets, and conventionally these electrodes were made of Mo,
It was formed by printing and firing a conductive paste containing a metal with a high melting point such as W. However, with the recent remarkable improvement in the degree of integration of semiconductor devices, there are many devices with a large number of terminals, such as 100 or more, and their overall size is becoming smaller and smaller. As a result, the dimensional accuracy required for the electrodes has become extremely high, and due to uneven firing shrinkage that inevitably occurs when ceramic green sheets are fired, the dimensional accuracy required for the electrodes cannot be satisfied, and conventional methods cannot It has become difficult to manufacture packages for such highly integrated semiconductor devices.

(発明が解決しようとする問題点) 本発明はこのような従来の問題点を解決して、
100個を越えるような多数の電極を備えた集積度
の高い半導体素子を支持するために要求される寸
法精度を十分に満たすことができる新規な半導体
素子用パツケージとその製造法を目的として完成
されたものである。
(Problems to be solved by the invention) The present invention solves these conventional problems,
It was completed with the aim of developing a new package for semiconductor devices and its manufacturing method that can fully meet the dimensional accuracy required to support highly integrated semiconductor devices with a large number of electrodes, exceeding 100. It is something that

(問題点を解決するための手段) 本発明はセラミツクシート上に焼成された電極
用メタライズ層上に、ホトエツチングにより形成
された開口部を有する感光性電気絶縁層が被覆さ
れ、この開口部内の電極用メタライズ層上にはは
んだとの親和性に優れた金属層が形成されている
ことを特徴とする半導体素子用パツケージに関す
る第1の発明と、所要部分に電極用メタライズ層
が形成されたセラミツクグリーンシートを焼成し
た後その電極用メタライズ層を含む部分の表面全
体に感光性電気絶縁層を形成し、これをホトエツ
チングして正確な位置に開口部を形成したうえ、
外部金属リードをろう付けし、その後はんだとの
親和性に優れた金属によるめつきを施して開口部
内の電極用メタライズ層上にはんだ付け用の金属
層を形成することを特徴とする半導体素子用パツ
ケージの製造法に関する第2の発明と、所要部分
に電極用メタライズ層が形成されたセラミツクグ
リーンシートを焼成したうえ端子ピンのような外
部金属リードをろう付けし、該電極用メタライズ
層を含む部分の表面全体に感光性電気絶縁層を塗
布し、その後この感光性電気絶縁層をホトエツチ
ングして正確な位置に電極用メタライズ層に連通
する開口部を形成し、その後はんだとの親和性に
優れた金属によるめつきを施して開口部内のメタ
ライズ層上にはんだ付け用の金属層を形成するこ
とを特徴とする半導体素子用パツケージの製造法
に関する第3の発明とからなるものである。
(Means for Solving the Problems) In the present invention, a metallized layer for electrodes fired on a ceramic sheet is coated with a photosensitive electric insulating layer having an opening formed by photoetching, and an electrode inside the opening is coated with a photosensitive electrical insulating layer having an opening formed by photoetching. A first invention relating to a package for a semiconductor element, characterized in that a metal layer having excellent affinity with solder is formed on a metallized layer for use, and a ceramic green in which a metallized layer for electrodes is formed in required parts. After firing the sheet, a photosensitive electrical insulating layer is formed on the entire surface of the part including the electrode metallized layer, and this is photoetched to form openings at precise positions.
For semiconductor devices, characterized in that an external metal lead is brazed and then plated with a metal that has excellent affinity with solder to form a metal layer for soldering on the metallized layer for electrodes in the opening. A second invention relating to a method for manufacturing a package, in which a ceramic green sheet with a metallized layer for electrodes formed on required portions is fired, and external metal leads such as terminal pins are brazed to the portions containing the metallized layer for electrodes. A photosensitive electrical insulating layer is applied to the entire surface of the electrode, and then this photosensitive electrical insulating layer is photoetched to form openings communicating with the electrode metallized layer at precise locations. A third aspect of the present invention relates to a method for manufacturing a package for a semiconductor device, characterized in that a metal layer for soldering is formed on the metallized layer in the opening by plating with metal.

(実施例) 次に本発明を図示のワイヤボンデイング用タブ
タイプの実施例について詳細に説明する。
(Example) Next, the present invention will be described in detail with regard to an example of a wire bonding tab type shown in the drawings.

第1図〜第4図は本願第2の発明の実施例の製
造工程を示すもので、先ず第1図に示されるよう
に従来技法により未焼成のセラミツクグリーンシ
ート1の表面に半導体素子をマウントするための
メタライズ層2と、半導体素子の多数の電極端子
とワイヤボンデイングにより接続されるフインガ
パターン状の電極用メタライズ層3とが形成さ
れ、またセラミツクグリーンシート1には各電極
用メタライズ層3と端子用のピン9とを接続する
ための導電体4が充填されたスルーホール5が透
設される。このようなセラミツクグリーンシート
1は次に常法により焼成されてセラミツクシート
1となるが、この際に焼成収縮を生じて特に電極
用メタライズ層3の寸法精度に狂いを生ずること
は従来と同様である。そこで本発明においては、
セラミツクシート1のこのような電極用メタライ
ズ層3を含む部分の表面全体に第2図のように感
光性電気絶縁層6を塗布する。この感光性電気絶
縁層6は後工程のろう付け(800℃程度)、はんだ
付け(200℃程度)、半導体素子のダイマウント
(450℃程度)等に耐えられる耐熱性を有するもの
とする必要があり、無機塗料を用いることが好ま
しい。次に感光性電気絶縁層6はホトエツチング
され、本来電極用メタライズ層があるべき正確な
位置に高精度で開口部7が形成される。このホト
エツチングはセラミツクシートの焼成収縮とは無
関係に光学的手段によつて極めて正確に行われ
る。その後必要に応じて無電解めつき及びろう付
け用のめつきを施して第3図のようにこの開口部
7内の電極用メタライズ層3、半導体素子をマウ
ントするためのメタライズ層2、スルーホール5
の下地めつき層8を形成し、次に端子用のピン9
等の外部金属リードをろう付けしたうえNi、Cu、
Au、Agのようなはんだとの親和性に優れた金属
によるめつきを施せば第4図に示されるとおり開
口部7内の電極用メタライズ層3及びメタライズ
層2にははんだ付けに適した金属層10が形成さ
れることとなる。
1 to 4 show the manufacturing process of an embodiment of the second invention of the present application. First, as shown in FIG. 1, a semiconductor element is mounted on the surface of an unfired ceramic green sheet 1 using a conventional technique. A metallized layer 2 for electrodes is formed on the ceramic green sheet 1, and a metallized layer 3 for electrodes in a finger pattern is connected to a large number of electrode terminals of a semiconductor element by wire bonding. A through hole 5 filled with a conductor 4 for connecting the terminal pin 9 to the terminal pin 9 is provided. Such a ceramic green sheet 1 is then fired by a conventional method to become a ceramic sheet 1, but at this time, firing shrinkage occurs and the dimensional accuracy of the metallized layer 3 for electrodes in particular is disturbed, as is the case with the conventional method. be. Therefore, in the present invention,
A photosensitive electrical insulating layer 6 is applied to the entire surface of the ceramic sheet 1 including the electrode metallized layer 3 as shown in FIG. This photosensitive electrical insulating layer 6 must have heat resistance that can withstand subsequent processes such as brazing (about 800°C), soldering (about 200°C), and die mounting of semiconductor elements (about 450°C). Yes, it is preferable to use an inorganic paint. Next, the photosensitive electrical insulating layer 6 is photo-etched to form an opening 7 with high precision at the exact position where the electrode metallized layer should originally be. This photoetching is carried out very precisely by optical means, independent of firing shrinkage of the ceramic sheet. Thereafter, electroless plating and brazing plating are applied as needed, and as shown in FIG. 5
A base plating layer 8 is formed, and then pins 9 for terminals are formed.
After brazing external metal leads such as Ni, Cu, etc.
If plating is performed with a metal that has excellent affinity with solder, such as Au or Ag, the electrode metallized layer 3 and metallized layer 2 in the opening 7 will be made of a metal suitable for soldering, as shown in FIG. Layer 10 will be formed.

次に本願第3の発明の実施例を第5図〜第8図
により詳細に説明すると、先ず第5図に示される
ように従来技法により未焼成のセラミツクグリー
ンシート1の表面に半導体素子をマウントするた
めのメタライズ層2と、半導体素子の多数の電極
端子とワイヤボンデイングにより接続されるフイ
ンガパターン状の電極用メタライズ層3とが形成
され、またセラミツクグリーンシート1には各電
極用メタライズ層3と端子用のピン9とを接続す
るための導電体4が充填されたスルーホール5が
透設される。このようなセラミツクグリーンシー
ト1は次に常法により焼成されてセラミツクシー
ト1となるが、この際に焼成収縮を生じて特に電
極用メタライズ層3の寸法精度に狂いを生ずるこ
とは従来と同様である。次に第6図に示されるよ
うにセラミツクシート1の下面のスルーホール5
の部分にろう付け用のめつき層8が形成され、端
子用のピン9のような外部金属リードがろう付け
される。次にセラミツクシート1の電極用メタラ
イズ層3を含む部分の表面全体に感光性電気絶縁
層6が塗布される。この感光性電気絶縁層6は後
工程のはんだ付け工程(約200℃程度)及び半導
体素子のダイマウント工程等に耐えられる耐熱性
を有する有機塗料を用いることができる。なお、
感光性電気絶縁層6の材料として感光性ポリイミ
ド、感光性ガラス等を用い、半導体素子を囲むよ
うにすると半導体素子のアルミナセラミツクから
放散されるα線を遮蔽できる効果がある。次に感
光性電気絶縁層6は第7図に示されるようにホト
エツチングされ、本来電極用メタライズ層がある
べき正確な位置に高精度で開口部7が形成され
る。このホトエツチングはセラミツクシートの焼
成収縮とは無関係に光学的手段によつて極めて正
確に行われる。その後、Ni、Au、Agのようなは
んだとの親和性に優れた金属による仕上げめつき
を施せば、第8図に示されるように電解用メタラ
イズ層3の表面が感光性電気絶縁層6に覆われ、
この感光性電気絶縁層6の正確な位置にホトレジ
ストにより開口部7が形成されるとともに開口部
7内にはんだとの親和性に優れた金属層10が形
成された半導体素子用パツケージが得られること
となる。
Next, the embodiment of the third invention of the present application will be described in detail with reference to FIGS. 5 to 8. First, as shown in FIG. 5, a semiconductor element is mounted on the surface of an unfired ceramic green sheet 1 by a conventional technique. A metallized layer 2 for electrodes is formed on the ceramic green sheet 1, and a metallized layer 3 for electrodes in a finger pattern is connected to a large number of electrode terminals of a semiconductor element by wire bonding. A through hole 5 filled with a conductor 4 for connecting the terminal pin 9 to the terminal pin 9 is provided. Such a ceramic green sheet 1 is then fired by a conventional method to become a ceramic sheet 1, but at this time, firing shrinkage occurs and the dimensional accuracy of the metallized layer 3 for electrodes in particular is disturbed, as is the case with the conventional method. be. Next, as shown in FIG.
A plating layer 8 for brazing is formed on the portion, and an external metal lead such as a pin 9 for a terminal is brazed thereto. Next, a photosensitive electrical insulating layer 6 is applied to the entire surface of the ceramic sheet 1 including the electrode metallized layer 3. For this photosensitive electrical insulating layer 6, an organic paint having heat resistance that can withstand subsequent soldering steps (approximately 200° C.), die mounting steps for semiconductor elements, etc. can be used. In addition,
If photosensitive polyimide, photosensitive glass, or the like is used as the material for the photosensitive electrical insulating layer 6, and it surrounds the semiconductor element, it has the effect of shielding alpha rays emitted from the alumina ceramic of the semiconductor element. Next, the photosensitive electrical insulating layer 6 is photo-etched as shown in FIG. 7, and an opening 7 is formed with high precision at the exact position where the electrode metallized layer should originally be. This photoetching is carried out very precisely by optical means, independent of firing shrinkage of the ceramic sheet. After that, by finishing plating with a metal that has excellent affinity with solder such as Ni, Au, or Ag, the surface of the electrolytic metallized layer 3 becomes the photosensitive electrical insulating layer 6, as shown in FIG. covered,
It is possible to obtain a package for a semiconductor device in which an opening 7 is formed using photoresist at a precise position in the photosensitive electrical insulating layer 6, and a metal layer 10 having excellent affinity with solder is formed inside the opening 7. becomes.

(作用) このようにして製造された半導体素子用パツケ
ージは、この開口部7内にはんだ等を流し込んで
直接半導体素子の端子又はTAB等による接続を
行わせるものであり、セラミツクグリーンシート
の焼成時に不可避的に生ずるセラミツクシート1
の焼成収縮によつて電極用メタライズ層3の寸法
精度が低下した場合にもその表面の感光性電気絶
縁層6にホトエツチングによつて正確に形成され
た開口部7を介して半導体素子の電極等との接続
を正しく行うことができる。従つて本発明によれ
ば電極数が100を越えるとうような集積度の高い
半導体素子のためのパツケージを容易に製造する
ことができる。
(Function) The package for semiconductor elements manufactured in this way is one in which solder or the like is poured into the opening 7 to directly connect semiconductor elements with terminals or TABs, etc., and when the ceramic green sheet is fired. Unavoidable ceramic sheet 1
Even if the dimensional accuracy of the electrode metallized layer 3 decreases due to firing shrinkage, the electrodes of the semiconductor element etc. connection can be made correctly. Therefore, according to the present invention, it is possible to easily manufacture a package for a highly integrated semiconductor device having more than 100 electrodes.

なお以上の説明では電極用メタライズ層3をワ
イヤボンデイング用のものとして説明したが、フ
リツプチツプタイプのものにおいては半導体素子
の下面の電極と直接接触する点状電極が電極用メ
タライズ層3に相当するものとなる。またリード
レスタイプのパツケージにあつてはパツケージの
下面に回路基板との接続用の多数の点状の電極が
形成されるが、この場合にはこれらの点状電極が
電極用メタライズ層3に相当するものとなり、本
発明をこれらの点状電極の形成にも適用できるこ
とは言うまでもない。
In the above explanation, the electrode metallized layer 3 is used for wire bonding, but in the case of a flip-chip type, the electrode metallized layer 3 corresponds to the dot-shaped electrode that directly contacts the electrode on the lower surface of the semiconductor element. Become something to do. In addition, in the case of a leadless type package, many dot-like electrodes are formed on the bottom surface of the package for connection with the circuit board, but in this case, these dot-like electrodes correspond to the electrode metallization layer 3. It goes without saying that the present invention can also be applied to the formation of these point-like electrodes.

(発明の効果) 本発明は以上の説明からも明らかなように、不
可避的に生ずるセラミツクシートの焼成収縮にか
かわらず、ホトレジスト法によつて高精度の電極
を形成することに成功したものであるから、高集
積度の半導体素子を支持するために好適な半導体
素子用パツケージ及びその製造方法として、産業
の発展に寄与するところは極めて大である。
(Effects of the Invention) As is clear from the above description, the present invention has succeeded in forming highly accurate electrodes by the photoresist method, despite the inevitable firing shrinkage of ceramic sheets. Therefore, the semiconductor device package suitable for supporting highly integrated semiconductor devices and its manufacturing method will greatly contribute to the development of industry.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図は本願第2の発明の実施例の製
造工程を示す断面図、第5図〜第8図は本願第3
の発明の実施例の製造工程を示す断面図である。 1:セラミツクシート、3:電極用メタライズ
層、6:感光性電気絶縁層、7:開口部、10:
金属層。
1 to 4 are cross-sectional views showing the manufacturing process of the embodiment of the second invention of the present application, and FIGS. 5 to 8 are sectional views of the third embodiment of the present invention.
FIG. 3 is a cross-sectional view showing the manufacturing process of the embodiment of the invention. 1: Ceramic sheet, 3: Electrode metallized layer, 6: Photosensitive electrical insulating layer, 7: Opening, 10:
metal layer.

Claims (1)

【特許請求の範囲】 1 セラミツクシート1上に焼成された電極用メ
タライズ層3上に、ホトエツチングにより形成さ
れた開口部7を有する感光性電気絶縁層6が被覆
され、この開口部7内の電極用メタライズ層3上
にははんだとの親和性に優れた金属層10が形成
されていることを特徴とする半導体素子用パツケ
ージ。 2 所要部分に電極用メタライズ層が形成された
セラミツクグリーンシートを焼成した後その電極
用メタライズ層を含む部分の表面全体に感光性電
気絶縁層を形成し、これをホトエツチングして正
確な位置に開口部を形成したうえ、外部金属リー
ドをろう付けし、その後はんだとの親和性に優れ
た金属によるめつきを施して開口部内の電極用メ
タライズ層上にはんだ付け用の金属層を形成する
ことを特徴とする半導体素子用パツケージの製造
法。 3 所要部分に電極用メタライズ層が形成された
セラミツクグリーンシートを焼成したうえ端子ピ
ンのような外部金属リードをろう付けし、該電極
用メタライズ層を含む部分の表面全体に感光性電
気絶縁層を塗布し、その後この感光性電気絶縁層
をホトエツチングして正確な位置に電極用メタラ
イズ層に連通する開口部を形成し、その後はんだ
との親和性に優れた金属によるめつきを施して開
口部内のメタライズ層上にはんだ付け用の金属層
を形成することを特徴とする半導体素子用パツケ
ージの製造法。
[Scope of Claims] 1. A photosensitive electrical insulating layer 6 having an opening 7 formed by photoetching is coated on an electrode metallized layer 3 fired on a ceramic sheet 1. A package for a semiconductor element, characterized in that a metal layer 10 having excellent affinity with solder is formed on a metallized layer 3. 2. After firing the ceramic green sheet on which the metallized layer for electrodes is formed in the required areas, a photosensitive electrical insulating layer is formed on the entire surface of the area including the metallized layer for electrodes, and this is photoetched to form openings at precise positions. A metal layer for soldering is formed on the electrode metallized layer in the opening by brazing the external metal lead and then plating with a metal that has excellent affinity with solder. Features: A manufacturing method for packages for semiconductor devices. 3. After firing the ceramic green sheet on which the metallized layer for electrodes is formed in the required parts, external metal leads such as terminal pins are brazed, and a photosensitive electrical insulating layer is applied to the entire surface of the part including the metallized layer for electrodes. This photosensitive electrical insulating layer is then photoetched to form an opening communicating with the electrode metallized layer at a precise location, and then plating is performed with a metal that has excellent affinity with solder to fill the inside of the opening. A method for manufacturing a package for a semiconductor device, comprising forming a metal layer for soldering on a metallized layer.
JP61060218A 1986-03-18 1986-03-18 Package for semiconductor element and manufacture thereof Granted JPS62216348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61060218A JPS62216348A (en) 1986-03-18 1986-03-18 Package for semiconductor element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61060218A JPS62216348A (en) 1986-03-18 1986-03-18 Package for semiconductor element and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS62216348A JPS62216348A (en) 1987-09-22
JPH0466386B2 true JPH0466386B2 (en) 1992-10-23

Family

ID=13135803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61060218A Granted JPS62216348A (en) 1986-03-18 1986-03-18 Package for semiconductor element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS62216348A (en)

Also Published As

Publication number Publication date
JPS62216348A (en) 1987-09-22

Similar Documents

Publication Publication Date Title
JPS62216259A (en) Manufacture and structure of hybrid integrated circuit
JPH08172143A (en) Printed wiring board and electronic device using the same
JPS5832785B2 (en) electronic parts container
US4034467A (en) Process for producing a multi-chip wiring arrangement
JP2501174B2 (en) Method for manufacturing surface mount terminal
JPH0466386B2 (en)
JPH05259372A (en) Hibrid ic
JP2000165004A (en) Multi-cavity wiring board
JP2788656B2 (en) Manufacturing method of package for integrated circuit
EP0100727B1 (en) Semiconductor device comprising a ceramic base
JPS6016749B2 (en) Packages for integrated circuits
JPS63283051A (en) Substrate for hybrid integrated circuit device
JPS595977Y2 (en) Integrated circuit tower equipment
JPH0558678B2 (en)
JPS62281359A (en) Manufacture of ceramic wiring substrate
JP3015504B2 (en) Semiconductor device
JPS59201452A (en) Device sealing for high density tape bonding
JPH07297236A (en) Semiconductor element mounting film and semiconductor element mounting structure
JPH022289B2 (en)
JPH0240937A (en) Semiconductor package
JPS6322615B2 (en)
JPS60180151A (en) Substrate with bump and manufacture thereof
JPS58197863A (en) Semiconductor device
JPH0365034B2 (en)
JPH06151231A (en) Electric part

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees
</