JPH0531328B2 - - Google Patents
Info
- Publication number
- JPH0531328B2 JPH0531328B2 JP21185087A JP21185087A JPH0531328B2 JP H0531328 B2 JPH0531328 B2 JP H0531328B2 JP 21185087 A JP21185087 A JP 21185087A JP 21185087 A JP21185087 A JP 21185087A JP H0531328 B2 JPH0531328 B2 JP H0531328B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- average level
- register
- leading
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デイジタル表現された信号の平均レ
ベルを一定にするためのデイジタルAGC回路に
関する。
ベルを一定にするためのデイジタルAGC回路に
関する。
従来、この種のデイジタルAGC回路は、デイ
ジタル入力信号の平均レベルを算出して、その算
出値に応じて利得を求め、入力信号にこの利得を
乗じていた。
ジタル入力信号の平均レベルを算出して、その算
出値に応じて利得を求め、入力信号にこの利得を
乗じていた。
上述した従来のデイジタルAGC回路は、入力
の平均レベルから直接利得を求めているため、入
力信号の平均レベルのダイナミツクレンジが広い
場合、その平均レベルのデイジタル表現のビツト
長が長くなつて、ROMテーブルを用いて利得を
求める場合ROMテーブルの容量が大きくなり、
また、この場合利得のダイナミツクレンジも広く
なるので利得をデイジタル表現するビツト長も長
くなり、入力信号と利得を乗算する乗算路のハー
ドウエアも大きくなるという欠点がある。
の平均レベルから直接利得を求めているため、入
力信号の平均レベルのダイナミツクレンジが広い
場合、その平均レベルのデイジタル表現のビツト
長が長くなつて、ROMテーブルを用いて利得を
求める場合ROMテーブルの容量が大きくなり、
また、この場合利得のダイナミツクレンジも広く
なるので利得をデイジタル表現するビツト長も長
くなり、入力信号と利得を乗算する乗算路のハー
ドウエアも大きくなるという欠点がある。
本発明のデイジタルAGC回路は、
当該デイジタルAGC回路が出力したデイジタ
ル信号を入力してそれ以前に入力した所定数の入
力値との平均レベルを算出し、２進数デイジタル
値として出力する平均レベル算出手段と、 平均レベル算出手段の算出値のリーデイング
“０”を検出し、予め決められている平均レベル
の目標値のリーデイング“０”との差分の数値を
出力するリーデイング“０”検出手段と、 平均レベル算出手段の出力値を入力し、その値
をリーデイング“０”検出手段が出力した数値分
だけシフトして出力する第１のシフト手段と、 第１のシフト手段によつてシフトされた平均レ
ベル値を入力し、その値と平均レベルの目標値と
の比に対応する利得を出力する可変利得発生手段
と、 第１のレジスタと、 リーデイング“０”検出手段の出力値と第１の
レジスタの値を加算し、加算結果を第１のレジス
タに出力する加算手段と、 第２のレジスタと、 可変利得発生手段の出力と第２のレジスタの値
を乗算し、乗算結果を第２のレジスタに出力する
第１の乗算手段と、 入力したデイジタル値を第１のレジスタに保持
されている数値分シフトしてその値を出力する第
２のシフト手段と、 第２のシフト手段の出力値に第２のレジスタに
保持されている利得を乗算してその値を出力する
第２の乗算手段を有する。
ル信号を入力してそれ以前に入力した所定数の入
力値との平均レベルを算出し、２進数デイジタル
値として出力する平均レベル算出手段と、 平均レベル算出手段の算出値のリーデイング
“０”を検出し、予め決められている平均レベル
の目標値のリーデイング“０”との差分の数値を
出力するリーデイング“０”検出手段と、 平均レベル算出手段の出力値を入力し、その値
をリーデイング“０”検出手段が出力した数値分
だけシフトして出力する第１のシフト手段と、 第１のシフト手段によつてシフトされた平均レ
ベル値を入力し、その値と平均レベルの目標値と
の比に対応する利得を出力する可変利得発生手段
と、 第１のレジスタと、 リーデイング“０”検出手段の出力値と第１の
レジスタの値を加算し、加算結果を第１のレジス
タに出力する加算手段と、 第２のレジスタと、 可変利得発生手段の出力と第２のレジスタの値
を乗算し、乗算結果を第２のレジスタに出力する
第１の乗算手段と、 入力したデイジタル値を第１のレジスタに保持
されている数値分シフトしてその値を出力する第
２のシフト手段と、 第２のシフト手段の出力値に第２のレジスタに
保持されている利得を乗算してその値を出力する
第２の乗算手段を有する。
直前に当該デイジタルAGCから出力された所
定数のデイジタル値の平均値がそのリーデイング
“０”を目標値のリーデイング“０”と同じにな
るようにシフトされ、そのシフト数と前回粗調の
AGCに用いられたシフト数とを加算したシフト
数を用いて粗調のAGCが行なわれ、微調用の係
数も同じリーデイング“０”にシフトされた平均
レベル値と平均レベルの目標値との比が算出さ
れ、前回の微調用利得と乗算されたものを利得と
しているので、値が小さく、その乗算用領域は決
められた精度によつて定まるものとなる。
定数のデイジタル値の平均値がそのリーデイング
“０”を目標値のリーデイング“０”と同じにな
るようにシフトされ、そのシフト数と前回粗調の
AGCに用いられたシフト数とを加算したシフト
数を用いて粗調のAGCが行なわれ、微調用の係
数も同じリーデイング“０”にシフトされた平均
レベル値と平均レベルの目標値との比が算出さ
れ、前回の微調用利得と乗算されたものを利得と
しているので、値が小さく、その乗算用領域は決
められた精度によつて定まるものとなる。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明のデイジタルAGC回路の一実
施例のブロツク図である。
施例のブロツク図である。
平均レベル算出手段１は第２の乗算手段６が直
前に出力したデイジタル値を入力し、それ以前に
入力した所定数の入力値との平均レベルを算出し
て２進数のデイジタル値として出力する。リーデ
イング“０”検出手段２は前記平均レベルの２進
数のリーデイング“０”を検出して、予め決めら
れている平均レベルの目標値のリーデイング
“０”との差分を出力する。第１のシフト手段３
はリーデイング“０”検出手段２の出力に応じて
平均レベルの２進数のリーデイング“０”を平均
レベル目標値のリーデイング“０”と同数になる
ようにシフトし、末尾が長ければ末尾を切捨て、
短かければ“０”を付加して出力する。可変利得
発生手段５は第１のシフト手段３の出力を入力
し、その値と目標値との比からそれに対応する微
調用の利得を出力する。加算手段１１はリーデイ
ング“０”検出手段３の出力値と第１のレジスタ
８の値を加算し、加算結果を第１のレジスタ８に
出力する。第１の乗算手段７は可変利得発生手段
５の出力と第２のレジスタ９の値を乗算し、乗算
結果を第２のレジスタ９に出力する。第２のシフ
ト手段４は入力したデイジタル信号に対し、レジ
スタ８が保持している更新されたシフト数だけシ
フトして粗調のAGCを行ない、そのシフトした
デイジタル信号を出力する。第２の乗算手段６は
第２のシフト手段４の出力を入力し、レジスタ９
の保持する更新された利得を乗算して微調の
AGCを行ない、その結果を出力する。
前に出力したデイジタル値を入力し、それ以前に
入力した所定数の入力値との平均レベルを算出し
て２進数のデイジタル値として出力する。リーデ
イング“０”検出手段２は前記平均レベルの２進
数のリーデイング“０”を検出して、予め決めら
れている平均レベルの目標値のリーデイング
“０”との差分を出力する。第１のシフト手段３
はリーデイング“０”検出手段２の出力に応じて
平均レベルの２進数のリーデイング“０”を平均
レベル目標値のリーデイング“０”と同数になる
ようにシフトし、末尾が長ければ末尾を切捨て、
短かければ“０”を付加して出力する。可変利得
発生手段５は第１のシフト手段３の出力を入力
し、その値と目標値との比からそれに対応する微
調用の利得を出力する。加算手段１１はリーデイ
ング“０”検出手段３の出力値と第１のレジスタ
８の値を加算し、加算結果を第１のレジスタ８に
出力する。第１の乗算手段７は可変利得発生手段
５の出力と第２のレジスタ９の値を乗算し、乗算
結果を第２のレジスタ９に出力する。第２のシフ
ト手段４は入力したデイジタル信号に対し、レジ
スタ８が保持している更新されたシフト数だけシ
フトして粗調のAGCを行ない、そのシフトした
デイジタル信号を出力する。第２の乗算手段６は
第２のシフト手段４の出力を入力し、レジスタ９
の保持する更新された利得を乗算して微調の
AGCを行ない、その結果を出力する。
次に、本実施例の動作について具体的数値によ
り説明する。
り説明する。
直前に平均レベル算出手段１に入力されたデイ
ジタル信号のレベルが「01000000」であり、それ
以前のレベルが「00100000」、「01100000」である
とすると、平均レベル算出手段１の出力は
「01000000」となる。また、平均レベル目標値が
「01100000」とすると、リーデイング“０”検出
手段２の出力が０となる。したがつて、第１のシ
フト手段３の出力は「01000000」となつて可変利
得発生手段５に入力する。ここで、平均レベルの
目標値「01100000」との比「01100000」／
「01000000」が計算されて0.1が利得として出力さ
れる。そしてこの値がレジスタ９に書込まれてい
る前回の微調AGC利得0.01に第１の乗算手段７
で乗算され、その値0.11がレジスタ９の更新値と
なる。一方、リーデイング“０”検出手段２の出
力０とレジスタ８に書込まれている前回の粗調
AGCのシフト数「５」と仮定するとその値が加
算手段１１で加算されてその値「５」がレジスタ
８の更新値となる。その状態において入力された
デイジタル値「00000010」は、まず第２のシフト
手段４でレジスタ８に書込まれているシフト数
「５」だけシフトされる粗調のAGCが行なわれ、
そのシフトされた出力「01000000」が第２の乗算
手段６においてレジスタ９に書込まれている微調
AGCの利得0.11と乗算されて「01110000」が出
力される。
ジタル信号のレベルが「01000000」であり、それ
以前のレベルが「00100000」、「01100000」である
とすると、平均レベル算出手段１の出力は
「01000000」となる。また、平均レベル目標値が
「01100000」とすると、リーデイング“０”検出
手段２の出力が０となる。したがつて、第１のシ
フト手段３の出力は「01000000」となつて可変利
得発生手段５に入力する。ここで、平均レベルの
目標値「01100000」との比「01100000」／
「01000000」が計算されて0.1が利得として出力さ
れる。そしてこの値がレジスタ９に書込まれてい
る前回の微調AGC利得0.01に第１の乗算手段７
で乗算され、その値0.11がレジスタ９の更新値と
なる。一方、リーデイング“０”検出手段２の出
力０とレジスタ８に書込まれている前回の粗調
AGCのシフト数「５」と仮定するとその値が加
算手段１１で加算されてその値「５」がレジスタ
８の更新値となる。その状態において入力された
デイジタル値「00000010」は、まず第２のシフト
手段４でレジスタ８に書込まれているシフト数
「５」だけシフトされる粗調のAGCが行なわれ、
そのシフトされた出力「01000000」が第２の乗算
手段６においてレジスタ９に書込まれている微調
AGCの利得0.11と乗算されて「01110000」が出
力される。
したがつて、入力が「00000010」である時の平
均レベルも大体この値に近似しているのでそのま
ま用いると目標値が「01100000」、平均レベル値
が「00000010」の場合その利得は「01100000」／
「00000010」＝110000となり、入力「00000010」に
対する乗算は「00000010」×「110000」＝
0000001100000となる。これに対して本実施例に
よると00000010×0.11＝01110000となり精度によ
り異なるが少くとも３桁分は消減される。
均レベルも大体この値に近似しているのでそのま
ま用いると目標値が「01100000」、平均レベル値
が「00000010」の場合その利得は「01100000」／
「00000010」＝110000となり、入力「00000010」に
対する乗算は「00000010」×「110000」＝
0000001100000となる。これに対して本実施例に
よると00000010×0.11＝01110000となり精度によ
り異なるが少くとも３桁分は消減される。
可変利得発生手段５としてはROMテーブルを
用いた場合のテーブル容量は入力信号の平均レベ
ルのダイナミツクレンジは第１のシフト手段３、
第２のシフト手段４で調整されているため、
AGCの必要精度のみで決まる。したがつて、従
来のシフト手段を用いないAGC回路に比べて非
常に小さくできる。また、このことは、可変利得
発生手段５の出力のビツト長を小さくできること
も意味しているので第２の乗算手段６の入力ビツ
ト長もシフト手段を用いない場合に比べて非常に
小さくなり、乗算器のハードウエアを小さくでき
る。
用いた場合のテーブル容量は入力信号の平均レベ
ルのダイナミツクレンジは第１のシフト手段３、
第２のシフト手段４で調整されているため、
AGCの必要精度のみで決まる。したがつて、従
来のシフト手段を用いないAGC回路に比べて非
常に小さくできる。また、このことは、可変利得
発生手段５の出力のビツト長を小さくできること
も意味しているので第２の乗算手段６の入力ビツ
ト長もシフト手段を用いない場合に比べて非常に
小さくなり、乗算器のハードウエアを小さくでき
る。
以上説明したように本発明は、従来のAGC回
路にシフト手段による粗調AGC回路を設けるこ
とにより、可変利得発生手段と乗算手段のハード
ウエアを小さくすることができる効果がある。
路にシフト手段による粗調AGC回路を設けるこ
とにより、可変利得発生手段と乗算手段のハード
ウエアを小さくすることができる効果がある。
第１図は本発明のデイジタルAGC回路の一実
施例のブロツク図である。 １……平均レベル算出手段、２……リーデイン
グ“０”検出手段、３……第１のシフト手段、４
……第２のシフト手段、５……可変利得発生手
段、６……第２の乗算手段、７……第１の乗算手
段、８……第１のレジスタ、９……第２のレジス
タ、１１……加算手段。
施例のブロツク図である。 １……平均レベル算出手段、２……リーデイン
グ“０”検出手段、３……第１のシフト手段、４
……第２のシフト手段、５……可変利得発生手
段、６……第２の乗算手段、７……第１の乗算手
段、８……第１のレジスタ、９……第２のレジス
タ、１１……加算手段。
Claims (1)
- 【特許請求の範囲】 １ デイジタルAGC回路であつて、 当該デイジタルAGC回路が出力したデイジタ
ル信号を入力してそれ以前に入力した所定数の入
力値との平均レベルを算出し、２進数デイジタル
値として出力する平均レベル算出手段と、 平均レベル算出手段の算出値のリーデイング
“０”を検出し、予め決められている平均レベル
の目標値のリーデイング“０”との差分の数値を
出力するリーデイング“０”検出手段と、 平均レベル算出手段の出力値を入力し、その値
をリーデイング“０”検出手段が出力した数値分
だけシフトして出力する第１のシフト手段と、 第１のシフト手段によつてシフトされた平均レ
ベル値を入力し、その値と平均レベルの目標値と
の比に対応する利得を出力する可変利得発生手段
と、 第１のレジスタと、 リーデイング“０”検出手段の出力値と第１の
レジスタの値を加算し、加算結果を第１のレジス
タに出力する加算手段と、 第２のレジスタと、 可変利得発生手段の出力と第２のレジスタの値
を乗算し、乗算結果を第２のレジスタに出力する
第１の乗算手段と、 入力したデイジタル値を第１のレジスタに保持
されている数値分シフトしてその値を出力する第
２のシフト手段と、 第２のシフト手段の出力値に第２のレジスタに
保持されている利得を乗算してその値を出力する
第２の乗算手段を有するデイジタルAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21185087A JPS6454822A (en) | 1987-08-25 | 1987-08-25 | Digital agc circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21185087A JPS6454822A (en) | 1987-08-25 | 1987-08-25 | Digital agc circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6454822A JPS6454822A (en) | 1989-03-02 |
| JPH0531328B2 true JPH0531328B2 (ja) | 1993-05-12 |
Family
ID=16612626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21185087A Granted JPS6454822A (en) | 1987-08-25 | 1987-08-25 | Digital agc circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6454822A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19636463C2 (de) * | 1996-09-07 | 1998-07-02 | Eht Werkzeugmaschinen Gmbh | Blechbearbeitungsmaschine für plattenförmige Werkstücke mit einem in einzelne Segmente unterteilten Niederhalter |
| JP5382393B1 (ja) * | 2013-02-15 | 2014-01-08 | 東洋システム株式会社 | デジタルａｇｃ制御方法およびフィードバック制御装置 |
-
1987
- 1987-08-25 JP JP21185087A patent/JPS6454822A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6454822A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999628A (en) | Analog-to-digital converting unit with broad dynamic range | |
| US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
| US5619198A (en) | Number format conversion apparatus for signal processing | |
| US5343200A (en) | Analog/digital converter with digital automatic gain control | |
| US7382150B2 (en) | Sensitivity switchable detection circuit and method | |
| JPH0531328B2 (ja) | ||
| JPH0531327B2 (ja) | ||
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| US5706217A (en) | Digital signal processing automatic gain control amplifier | |
| KR0142262B1 (ko) | 자동 고휘도 압축회로 | |
| EP0849662A2 (en) | Arithmetic operation and rounding system | |
| JPH08504046A (ja) | 浮動小数点２進数を２進形式における対数に変換しまたはその逆変換をするための装置 | |
| US20040252209A1 (en) | Digital programmable gain stage with high resolution for CMOS image sensors | |
| US4941118A (en) | Division circuit having an operation loop including an adder and multiplier | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JPH0217730A (ja) | ディジタルａｇｃ回路 | |
| JP2771704B2 (ja) | 自動利得制御回路 | |
| JPS6132436Y2 (ja) | ||
| JPS60142735A (ja) | オ−バ−フロ−検出補正回路 | |
| SU593212A1 (ru) | Цифровое устройство дл логарифмировани двоичных чисел | |
| JPH0883263A (ja) | ディジタル信号処理装置 | |
| JPS61169027A (ja) | デイジタルヒステリシス回路 | |
| JP2926657B2 (ja) | ディジタル包絡線生成装置 | |
| KR0149323B1 (ko) | 디지탈 방식의 오디오 음량 조절장치 | |
| JP2569976B2 (ja) | ディジタルフィルタ |