JPH0546124B2 - - Google Patents
Info
- Publication number
- JPH0546124B2 JPH0546124B2 JP63151765A JP15176588A JPH0546124B2 JP H0546124 B2 JPH0546124 B2 JP H0546124B2 JP 63151765 A JP63151765 A JP 63151765A JP 15176588 A JP15176588 A JP 15176588A JP H0546124 B2 JPH0546124 B2 JP H0546124B2
- Authority
- JP
- Japan
- Prior art keywords
- sawtooth wave
- circuit
- output
- level
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、プロジエクシヨンTV受像機や大型
受像管を用いるTV受像機の偏向回路に用いられ
るパラボラ波(2次曲線波形)発生回路に関する
ものである。
(ロ) 従来の技術
波形の対象性が良いパラボラ波を発生するパラ
ボラ波発生回路が、特開昭61−125217号公報に記
載されている。第2図は、前記パラボラ波発生回
路を示す回路図で、垂直トリガパルスに応じて開
閉する第1スイツチ1と、定電流源2と、該定電
流源2からの定電流に応じて充電されるコンデン
サ3と、結合コンデンサ4と、積分回路5と、出
力端子6と、第2スイツチ7とから成り、前記出
力端子6にパラボラ波を得る構成となつている。
垂直トリガパルスとして第3図イの如きものが第
1及び第2スイツチ1及び7に印加されると、第
3図イの「L」レベル期間、第1スイツチ1が開
成し、第2スイツチ7が閉成する。すると、コン
デンサ3への充電が行なわれ、コンデンサ3の上
端Aの電圧は、第3図ロの如く上昇する。又、第
3図イの「H」レベルの期間には第1スイツチ1
が閉成し、第2スイツチ7が開成するので、コン
デンサ3の放電が行なわれ、その上端Aの電圧は
第3図ロの如く急速に下降する。第2スイツチ7
が開成している期間、端子8の電圧はアースレベ
ルとなるので、端子8には第3図ハの如き鋸歯状
波が発生する。そして、第3図ハの信号は、積分
回路5で積分されるが、その際、第3図ハの信号
波形はアースレベルを境として上側の面積と下側
の面積が等しくなるので、出力端子6には第3図
ニの如く対象性の良いパラボラ波を得ることが出
来る。
(ハ) 発明が解決しようとする課題
しかしながら、第2図の回路においては積分回
路5の入力信号の直流レベルを積分の基準電圧
(アースレベル)と等しく設定しなければならな
いとともに前段の直流変動を阻止する為に結合コ
ンデンサ4が必らず必要となり、素子数が増加し
てしまうという欠点がある。特にIC(集積回路)
化に際しては結合コンデンサ4は、ICの外付け
となり問題であつた。
又、一般に垂直トリガパルスの周期は、変動し
易く、その様な周期の変動した垂直トリガパルス
が第2図の回路に印加されると、発生する鋸歯状
波の振幅が変動し、後段階に悪影響を及ぼすとい
う問題があつた。
(ニ) 課題を解決するための手段
本発明は、上述の点に鑑み成されたもので、垂
直トリガパルスに応じて一定振幅の鋸歯状波を作
成する鋸歯状波作成回路と、該鋸歯状波作成回路
出力鋸歯状波を積分し、パラボラ波を発生する差
動型の積分回路とから成るパラボラ波発生回路に
おいて、前記積分回路の基準電圧レベルを前記振
幅の1/2のレベルに設定したことを特徴とする。
(ホ) 作用
本発明に依れば、垂直トリガパルスの周期に関
わらず一定振幅の鋸歯状波を作成するとともに、
該鋸歯状波を積分する差動型の積分回路の積分の
為の基準電圧を前記振幅の1/2のレベルに設定し
てるので、対象性の良いパラボラ波を作成するこ
とが出来る。
(ヘ) 実施例
第1図は、本発明の一実施例を示す回路図で、
9は入力端子10からの垂直トリガパルスに応じ
てセツトされるRS−FF(RS型フリツプフロツプ
回路)、11は定電流源12からの定電流に応じ
て充電される充放電コンデンサ、13は前記RS
−FF9の出力がベースに印加され、前記充放
電コンデンサ11の充放電を制御する制御トラン
ジスタ、14は前記充放電コンデンサ11の上端
に発生する鋸歯状波をレベルシフトする第1レベ
ルシフト回路、15は第1基準電源16の基準電
圧をレベルシフトする第2レベルシフト回路、1
7は前記第1及び第2レベルシフト回路14及び
15の出力信号を比較し、その差に応じて前記
RS−FF9をリセツトするコンパレータ、18は
前記第1基準電源16の基準電圧Vrefの1/2の基
準電圧(1/2Vref)を有する第2基準電源、19
は前記第2基準電源18の基準電圧をレベルシフ
トする第3レベルシフト回路、20は差動増幅回
路21と、該差動増幅回路21の出力端子22と
負帰還端子23との間に接続されたコンデンサ2
4と、抵抗25とから成る積分回路、26はRS
−FF9の出力に応じて動作する電流ミラー回
路、及び27は前記電流ミラー回路26の出力信
号に応じて、差動増幅回路21の出力端子22と
負帰還端子23とを短絡するトランジスタであ
る。
次に動作を説明する。今、第4図イの如き垂直
トリガパルスが入力端子10に印加されその立ち
上がり(時刻t1)に応じてRS−FF9がセツトさ
れ、その出力は第4図ロの如く「L」レベルと
なる。すると、制御トランジスタ13がオフする
ので、定電流源12からの定電流は、充放電コン
デンサ11に流れ、充放電コンデンサの上端Aの
電圧は、第4図ハの如く上昇する。上端Aの電圧
は、第1レベルシフト回路14で2VBE(VBEはト
ランジスタのベース・エミツタ間電圧)レベルシ
フトされ第4図ニの如くなり点Bに発生し、コン
パレータ17の正入力端子(+)に印加される。
一方、第1基準電圧16の基準電圧Vrefも第2
レベルシフト回路15で同様に2VBEレベルシフ
トされコンパレータ17の負入力端子(−)に印
加される。その為、点Aの電圧が前記基準電圧
Vrefまで達すると、コンパレータ17の出力は
第4図ホの如く「H」レベルとなり、RS−FF9
をリセツトする。すると、前記RS−FF9の出
力が「H」レベルとなり、制御トランジスタ13
がオンするので、充放電コンデンサ11は急速に
放電され、点Aの電圧は、第4図ハの如く低下し
アースレベルとなる。点Aの電圧が、基準電圧
Vrefより低下すると、コンパレータ17の出力
は再び「L」レベルとなりその出力波形は、第4
図ホの如くなる。
点Bに発生する第4図ニの鋸歯状波は、バツフ
アアンプ28を介して積分回路20に印加され
る。積分回路20を構成する差動増幅回路21の
正入力端子(+)には第2基準電源18及び第3
レベルシフト回路19に応じて電圧(1/2Vref+
2VBE)が印加されており、それと等しい電圧が
負入力端子(−)に帰還されるので、前記負入力
端子(−)のレベルには、第4図ニの2点鎖線の
如くなる。従つて、第4図のニの期間T1におい
ては積分回路20のコンデンサ24に図示の方向
に電流が流れコンデンサ24が充電され又、期間
T2においては前記コンデンサ24が放電される。
一方、RS−FF9の出力が「H」レベルとな
る期間T3ではトランジスタ29がオンし電流ミ
ラー回路26に電流が流れトランジスタ27がオ
ンする。すると、差動増幅回路21の出力端子2
2と負帰還端子23とが短絡されるので、積分回
路20は積分動作を停止し、単なるバツフアアン
プとなる。つまり、期間T3においては鋸歯状波
の積分が行なわれず、期間T1及びT2で鋸歯状波
の積分が行なわれる。鋸歯状波の傾きは一定であ
り、差動増幅回路21の正入力端子(+)の電圧
レベルは、鋸歯状波の振幅に対して正確に1/2と
することが出来るので、出力端子22には第4図
ヘの如く、頂点が、コンデンサ24が充電から放
電に切換わる時刻t2と一致したパラボラ波を得る
ことができる。
尚、第1図の実施例においては単一の電源を使
用している為、種々のレベルシフト回路を必要と
するが正負の二電源を用いるならば、前記レベル
シフト回路は必要としない。
(ト) 発明の効果
以上述べた如く、本発明に依れば対象性の良い
パラボラ波を得ることが出来る。又、その際結合
コンデンサを必要としないのでIC化に際して外
付部品の削減を計ることが出来る。更に、本発明
に依れば、垂直トリガパルスのエツジに応じて鋸
歯状波を作成し、その振幅を一定にすることが出
来るので、パラボラ波の振幅も一定にすることが
出来る。 [Detailed description of the invention] (a) Industrial application field The present invention relates to a parabolic wave (quadratic curve waveform) generation circuit used in a deflection circuit of a projection TV receiver or a TV receiver using a large picture tube. It is related to. (b) Prior Art A parabolic wave generation circuit that generates parabolic waves with good waveform symmetry is described in Japanese Patent Laid-Open No. 125217/1983. FIG. 2 is a circuit diagram showing the parabolic wave generation circuit, which includes a first switch 1 that opens and closes in response to a vertical trigger pulse, a constant current source 2, and a switch that is charged in accordance with the constant current from the constant current source 2. It consists of a capacitor 3, a coupling capacitor 4, an integrating circuit 5 , an output terminal 6, and a second switch 7, and is configured to obtain a parabolic wave at the output terminal 6.
When a vertical trigger pulse as shown in FIG. 3A is applied to the first and second switches 1 and 7, the first switch 1 is opened and the second switch 7 is opened during the "L" level period of FIG. 3A. is closed. Then, the capacitor 3 is charged, and the voltage at the upper end A of the capacitor 3 rises as shown in FIG. 3B. Also, during the "H" level period in Figure 3A, the first switch 1 is
is closed and the second switch 7 is opened, so that the capacitor 3 is discharged, and the voltage at its upper end A rapidly drops as shown in FIG. 3B. 2nd switch 7
During the period when the terminal 8 is open, the voltage at the terminal 8 is at the ground level, so a sawtooth wave as shown in FIG. 3C is generated at the terminal 8. The signal shown in Fig. 3C is integrated by the integrating circuit 5 , but at this time, the signal waveform shown in Fig. 3C has the same area above and below the ground level, so the output terminal 6, it is possible to obtain a parabolic wave with good symmetry as shown in Fig. 3 (d). (C) Problems to be Solved by the Invention However, in the circuit shown in FIG. 2, the DC level of the input signal of the integrating circuit 5 must be set equal to the reference voltage (earth level) for integration, and the DC fluctuations in the previous stage must be set equal to the reference voltage (earth level) for integration. A coupling capacitor 4 is necessarily required to prevent this, which has the drawback of increasing the number of elements. Especially IC (integrated circuit)
In this case, the coupling capacitor 4 was attached externally to the IC, which was a problem. In addition, the period of the vertical trigger pulse generally tends to fluctuate, and when a vertical trigger pulse with such a fluctuating period is applied to the circuit shown in Figure 2, the amplitude of the generated sawtooth wave will fluctuate, causing problems in later stages. There was a problem with negative effects. (d) Means for Solving the Problems The present invention has been made in view of the above-mentioned points, and includes a sawtooth wave creation circuit that creates a sawtooth wave with a constant amplitude in response to a vertical trigger pulse, and In a parabolic wave generating circuit consisting of a differential type integrating circuit that integrates the sawtooth wave output from the wave generating circuit and generates a parabolic wave, the reference voltage level of the integrating circuit is set to a level that is 1/2 of the amplitude. It is characterized by (E) Effect According to the present invention, a sawtooth wave having a constant amplitude is created regardless of the period of the vertical trigger pulse, and
Since the reference voltage for integration of the differential type integrating circuit that integrates the sawtooth wave is set to a level that is 1/2 of the amplitude, a parabolic wave with good symmetry can be created. (F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention.
9 is an RS-FF (RS type flip-flop circuit) that is set in response to a vertical trigger pulse from an input terminal 10; 11 is a charging/discharging capacitor that is charged in response to a constant current from a constant current source 12; 13 is the RS
- A control transistor to which the output of FF9 is applied to the base and controls charging and discharging of the charge/discharge capacitor 11; 14 , a first level shift circuit that level-shifts the sawtooth wave generated at the upper end of the charge/discharge capacitor 11; 15; 1 is a second level shift circuit that level-shifts the reference voltage of the first reference power supply 16;
7 compares the output signals of the first and second level shift circuits 14 and 15, and adjusts the output signal according to the difference.
a comparator for resetting the RS-FF9; 18 is a second reference power supply having a reference voltage (1/2Vref) that is 1/2 of the reference voltage Vref of the first reference power supply 16; 19 ;
20 is a differential amplifier circuit 21 connected between the output terminal 22 and the negative feedback terminal 23 of the differential amplifier circuit 21; capacitor 2
4 and an integrating circuit consisting of a resistor 25, 26 is RS
- A current mirror circuit that operates according to the output of the FF 9, and a transistor 27 that short-circuits the output terminal 22 of the differential amplifier circuit 21 and the negative feedback terminal 23 according to the output signal of the current mirror circuit 26. Next, the operation will be explained. Now, a vertical trigger pulse as shown in Figure 4A is applied to the input terminal 10, and in response to its rise (time t1 ), RS-FF9 is set, and its output becomes the "L" level as shown in Figure 4B. . Then, since the control transistor 13 is turned off, the constant current from the constant current source 12 flows to the charging/discharging capacitor 11, and the voltage at the upper end A of the charging/discharging capacitor rises as shown in FIG. 4C. The voltage at the upper end A is level-shifted by 2V BE (V BE is the voltage between the base and emitter of the transistor) in the first level shift circuit 14 , and is generated at point B as shown in FIG. +).
On the other hand, the reference voltage Vref of the first reference voltage 16 is also
The level shift circuit 15 similarly shifts the level of 2V BE and applies it to the negative input terminal (-) of the comparator 17. Therefore, the voltage at point A is the reference voltage
When it reaches Vref, the output of the comparator 17 becomes "H" level as shown in Fig. 4, and the RS-FF9
Reset. Then, the output of the RS-FF9 becomes "H" level, and the control transistor 13
is turned on, the charging/discharging capacitor 11 is rapidly discharged, and the voltage at point A drops to the ground level as shown in FIG. 4C. The voltage at point A is the reference voltage
When the voltage drops below Vref, the output of the comparator 17 becomes “L” level again and its output waveform becomes the fourth
It will look like the picture. The sawtooth wave shown in FIG. 4D generated at point B is applied to the integrating circuit 20 via the buffer amplifier 28. A second reference power supply 18 and a third
The voltage (1/ 2Vref +
2V BE ) is applied, and a voltage equal to that is fed back to the negative input terminal (-), so the level of the negative input terminal (-) is as shown by the two-dot chain line in FIG. 4D. Therefore, during the period T1 shown in FIG .
At T 2 the capacitor 24 is discharged. On the other hand, during the period T3 in which the output of the RS-FF9 is at the "H" level, the transistor 29 is turned on, current flows through the current mirror circuit 26 , and the transistor 27 is turned on. Then, the output terminal 2 of the differential amplifier circuit 21
2 and the negative feedback terminal 23, the integrating circuit 20 stops its integrating operation and becomes a mere buffer amplifier. In other words, the sawtooth wave is not integrated during the period T3 , and the sawtooth wave is integrated during the periods T1 and T2 . The slope of the sawtooth wave is constant, and the voltage level at the positive input terminal (+) of the differential amplifier circuit 21 can be set to exactly 1/2 of the amplitude of the sawtooth wave. As shown in FIG. 4, a parabolic wave whose apex coincides with time t2 when the capacitor 24 switches from charging to discharging can be obtained. In the embodiment shown in FIG. 1, a single power supply is used, so various level shift circuits are required. However, if two positive and negative power supplies are used, the level shift circuit is not required. (g) Effects of the invention As described above, according to the present invention, parabolic waves with good symmetry can be obtained. In addition, since a coupling capacitor is not required in this case, it is possible to reduce the number of external parts when implementing an IC. Furthermore, according to the present invention, a sawtooth wave can be created according to the edge of the vertical trigger pulse and its amplitude can be made constant, so the amplitude of the parabolic wave can also be made constant.
第1図は、本発明の一実施例を示す回路図、第
2図は従来のパラボラ波発生回路を示す回路図、
第3図イ乃至ニは第2図の説明に供する為の波形
図、及び第4図イ乃至ヘは第1図の説明に供する
為の波形図である。
9……RS−FF、11……充放電コンデンサ、
12……定電流源、13……制御トランジスタ、
17……コンパレータ、18……第2基準電源、
20……積分回路、24……コンデンサ、25…
…抵抗。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional parabolic wave generation circuit,
3A to 3D are waveform diagrams for explaining FIG. 2, and FIGS. 4A to 4F are waveform diagrams for explaining FIG. 1. 9...RS-FF, 11...Charge/discharge capacitor,
12... constant current source, 13... control transistor,
17...Comparator, 18...Second reference power supply,
20... Integrating circuit, 24... Capacitor, 25...
…resistance.
Claims (1)
フロツプと、該フリツプフロツプの出力信号に応
じて鋸歯状波を作成する鋸歯状波作成回路と、前
記鋸歯状波の振幅を定める第1基準電源と、該第
1基準電源の基準電圧と前記鋸歯状波の振幅を比
較しその差に応じて前記フリツプフロツプを反転
するコンパレータと、前記鋸歯状波作成回路の出
力鋸歯状波を積分しパラボラ波を発生する差動型
の積分回路と、該積分回路の一方の入力の基準電
圧レベルを前記第1基準電源の1/2のレベルに設
定する第2基準電源と、前記フリツプフロツプの
出力信号に応じて前記鋸歯状波が発生していない
期間、前記積分回路の動作を禁止する禁止手段と
を備えることを特徴とするパラボラ波発生回路。 2 前記積分回路は、前記第2基準電源が接続さ
れる入力端子、前記鋸歯状波作成回路の出力鋸歯
状波が抵抗を介して印加される負帰還端子、及び
出力端子を有する差動増幅回路と、前記負帰還端
子と前記出力端子との間に接続されたコンデンサ
とを備え、前記禁止手段は前記負帰還端子と前記
出力端子との間に接続されたスイツチ手段である
ことを特徴とする請求項第1項記載のパラボラ波
発生回路。[Scope of Claims] 1. A flip-flop that inverts in response to a vertical trigger pulse, a sawtooth wave creation circuit that creates a sawtooth wave in response to an output signal of the flip-flop, and a first criterion that determines the amplitude of the sawtooth wave. a power source; a comparator that compares the reference voltage of the first reference power source with the amplitude of the sawtooth wave and inverts the flip-flop according to the difference; and a comparator that integrates the output sawtooth wave of the sawtooth wave generating circuit and generates a parabolic wave. a differential type integrating circuit that generates a voltage, a second reference power source that sets the reference voltage level of one input of the integrating circuit to 1/2 the level of the first reference power source, and a second reference power source that responds to the output signal of the flip-flop. a parabolic wave generating circuit, further comprising inhibiting means for inhibiting operation of the integrating circuit during a period when the sawtooth wave is not generated. 2. The integrating circuit is a differential amplifier circuit having an input terminal to which the second reference power supply is connected, a negative feedback terminal to which the output sawtooth wave of the sawtooth wave generation circuit is applied via a resistor, and an output terminal. and a capacitor connected between the negative feedback terminal and the output terminal, and the inhibiting means is a switch means connected between the negative feedback terminal and the output terminal. A parabolic wave generation circuit according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15176588A JPH01318423A (en) | 1988-06-20 | 1988-06-20 | Parabolic wave generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15176588A JPH01318423A (en) | 1988-06-20 | 1988-06-20 | Parabolic wave generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01318423A JPH01318423A (en) | 1989-12-22 |
| JPH0546124B2 true JPH0546124B2 (en) | 1993-07-13 |
Family
ID=15525804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15176588A Granted JPH01318423A (en) | 1988-06-20 | 1988-06-20 | Parabolic wave generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318423A (en) |
-
1988
- 1988-06-20 JP JP15176588A patent/JPH01318423A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01318423A (en) | 1989-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
| JPH01136419A (en) | Oscillation circuit | |
| US4052645A (en) | Vertical deflection circuit | |
| JPH0546124B2 (en) | ||
| JP3406613B2 (en) | Triangular wave oscillation circuit | |
| US4499386A (en) | Trigger circuit | |
| KR100314165B1 (en) | A pulse generating apparatus | |
| JP2979934B2 (en) | Digital temperature compensated oscillator | |
| JPH06101674B2 (en) | Parabolic wave generation circuit | |
| JPS6130343Y2 (en) | ||
| JPH07121075B2 (en) | Parabolic wave generation circuit | |
| US6316972B1 (en) | Slope generator | |
| JPS641797Y2 (en) | ||
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| JPH0548406A (en) | Synchronous triangular wave generator | |
| US4126815A (en) | Delayed kinescope blanking pulse generator | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| JPH07105953B2 (en) | Burst gate pulse forming circuit | |
| JPS58114622A (en) | Delaying circuit | |
| JP2557696B2 (en) | Sawtooth wave generator and convergence correction device using the same | |
| JP2760671B2 (en) | Horizontal oscillation circuit | |
| JPH054345Y2 (en) | ||
| JPH0582775B2 (en) | ||
| JPH047604B2 (en) | ||
| JPS5875326A (en) | Resetting circuit |